KR100247409B1 - 비동기성 전송 모드인 디지탈 원거리통신망 단말 장비의 동기화 장치 - Google Patents

Abstract

비동기성 전송 모드인 디지탈 원거리통신망 단말 장비의 동기화 장치.

통신망에 의해 유입된 전송 지터를 필터링하고 상기 통신망을 거쳐 상기 장비가 수신하는 클럭 주파수에 영향을 주며, 상기 장비내부의 국부 클럭에 의해 필터의 출력 신호에 공급된 국부 클럭 신호 주파수를 종속화시키는 수단(7)을 구비하는 비동기성 전송 모드인 디지탈 원거리통신망 단말 장비의 동기화 장치는, 장비에 의해 데이타가 수신되는 클럭 주파수에서 상기 데이타로 기록되는 버퍼(MTB1, MTB2)와 데이타를 복구하는데 걸리는 시간지연에 대한 허용가능한 한계값을 벗어나지 않고 필터와 주파수 제어기의 반응시간 동안 판독한 후 데이타를 복구하는데 있어서 지나치게 낮은 비트 속도와 관련된 위험을 최소화할 수 있는 방법으로 기록과 관련있는 시간지연이 결정되는 상기 주파수 제어기의 출력 신호의 클럭 주파수에서 상기 버퍼를 판독하기 위한 수단(5,5')을 구비한다.

Description

비동기성 전송 모드인 디지탈 원거리통신망 단말 장비의 동기화 장치

본 발명은 원거리통신(telecommunication), 특히 비동기 전송 모드인 디지탈 원거리통신망의 단말 장비를 동기화시키는 장치에 관한 것이다.

이와 같은 원거리통신망은 널리 공지되어 있으므로 본 명세서에서는 다시 설명되지 않을 것이다. 이와 같은 종류의 통신망에서 있어서 데이타는, 통신망에 의해 전송될 데이타, 통신망을 통해서 셀을 경로지정하는데 필요한 변수들을 포함하는 헤더를 위해 확보된 한 부분을 각각 구비하는 고정된 길이의 패킷 혹은 셀로 구성되며, 상기 셀은 가상 회로 기법과, 매우 높은 비트 속도와 시간에 따라 불규칙적으로 변하는 비트 속도를 포함하는 다양한 비트 속도로 원거리통신망을 통해 전송시키는데 아주 적합한 회로 교환망과, 패킷 교환망의 혼합을 이용하는 통신망을 통해 경로지정된다고 말할 수 있다.

상기 통신망으로 인해 유입된 전송시간의 시간-지연(The transfer time-delays)은 동일한 셀에 대해서도 그때 그때의 통신망 노드의 부하에 따라 가변적이다.

통신망에 의해 접속된 단말기간에 어느 정도의 동기화를 달성하는데 필요한 텔리포니(telephoney)를 포함한 몇 몇 응용에 있어서, 통신망으로부터 수신된 데이타를 각 단말기가 정확하게 복구하도록 단말기를 동기화시킬 필요가 있다.

공지된 단말기의 동기화 방법은, 통신망에 의해 유입된 전송시의 지터를 간단히 필터링함으로써 수신단의 전송 클럭을 검색하는 것이다.

예를 들어, 전송시의 지터는, 수신된 데이타에 의해 버퍼가 얼마나 채워졌는지 그리고 신호의 현재 주파수 상태에 상당하는 것으로 버퍼가 얼마나 채워질 것인지 간의 측정 차이에 따라 국부 클럭 신호의 주파수를 끊임 없이 바꿈으로써 필터될 수 있다.

이와 같은 방법의 단점은, 개선시키는데 실패하여 실행을 더욱 더 복잡하게 하여 일부의 응용에 있어서는 유연한 반응이 필수적임에도 불구하고 유연하게 반응하지 못하기 때문에, 클럭 신호를 필터링하는데 비교적 엄격한 제한이 존재하는 곳에서는 전적으로 효과적이지 못하다는 것이다.

예를 들어, 이와 같은 한 응용에는 각 통신망이 서로를 가리키는 엑세스 지점을 갖고 있으며, 하나의 단말기는 광대역 ISDN과 같은 비동기성 전송 모드 통신망에 접속되어 있고 다른 단말기는 협대역 ISDN과 같은 동기성 전송 모드인 디지탈 원거리통신망에 접속되어 있는 두 단말기간의 호출을 확립(setting up a call)하는 것이 포함되어 있다.

따라서 이와 같은 응용은, 다른 원리에 근거한 정의, 특히 통신망에 접속된 단말기와 다른 인터페이스를 사용하는 두 통신망간의 호환성 문제를 일으킨다.

"인터페이스"라는 용어는 해당 단말기를 해당 통신망에 접속시키는 매체상에서 교환되는 신호의 성질 그리고 연관된 통신망을 거쳐 호출을 확립, 유지 및 제거(clearing down)하는 절차와 관련된 모든 개념들을 포함한다. 각 유형의 통신망에 대한 인터페이스는 표준에 따른다.

가입자와 비동기 전송 모드인 ISDN간의 So 인터페이스를 정의하는 표준은, 호출과 관련된 시그널링 단계(signalling phase) 이전에 기준 클럭을 복구시킬 수 있는 통신망을 경유하여 단말기에 특수한 신호를 보냄으로써 해당 단말기를 통신망의 기준 클럭에 동기화시키는 단계를 포함하는 호출 확립 단계(call set-up phase)를 매번 필요로 한다. 이와 같은 인터페이스로 보내진 시그널링과 데이타는 시그널링 또는 데이타 중 어느 하나에 고정되어 할당된 장소를 갖는 프레임으로 구성된다.

비동기 전송 모드인 통신망을 경유하여 상기 통신망에 단말기를 접속하는 경우, So 인터페이스를 정의하는 표준은 반드시 컴파일되어야 하며, 상기 단말기는 어뎁터와 결합되어 있고 동기화 위상(synchronized phase)의 외부 단말기에 인가된 기준 클럭 신호를 어뎁터 내부의 국부 클럭에 의해 발생된다.

이와 같은 국부 클럭에서 나오는 클럭 신호는 시그널링을 교환하여 호출확립을 가능하게 한다. 데이타와는 달리, 시그널링은 발작적으로 발생되기 때문에 상기 신호를 동기 회복시키는 문제는 발생하지 않는다.

그러나, 호출 데이타의 교환이 시작되자마자, 상기 원리에 따라 이와 같은 "국부적인(local)" 동기화로부터 수신된 데이타에 영향을 끼치는 지터를 필터링하고 수신된 데이타로부터 송신 클럭(send clock)을 복구함으로써 얻어지는 "원거리(distant)" 동기화로 바꿀 필요가 있다.

국부와 원거리 클럭 주파수간의 차이 때문에, 수신된 데이타를 복구하는데 터무니없이 고속인 비트율을 방지하기 위해 국부적으로 동기화를 보존한다는 것은 복구하기 이전에 상기 데이타를 저장시키기 위해 터무니없이 큰 용량의 버퍼를 제공해야 할 필요성을 유발시킬 것이다.

또한, 상기 응용에 있어서 So 인터페이스를 정의하는 표준은, 반드시 초과되지 않아야 할 한계값이 지터의 최고 주파수 성분(이 경우에 약 50㎐)에 대해 거의 300 나노초인 반면에, 비동기 전송 모드인 통신망의 전송 지터는 100 마이크로초를 초과할 수 있기 때문에 이와 같은 유형의 클럭 신호에 대한 최대 허용 지터와 관련하여 상대적으로 제한되고 있다.

그래서 이와 같은 동기화 방법을 바꾸는 것은 반드시 유연하게 수행되어 필터링의 질에 대한 극히 까다로운 요구 조건을 충족시켜야만 한다.

한 가지 동기화 모드로부터 다른 동기화 모드로 유연하게 전환시키는데 필요한 요구조건은, So 인터페이스를 정의하는 표준에 제공된 바와 같이 개별적인 2개의 통신채널(B1와 B2)이 2개의 단말기에 각각 할당된 공유 어뎁터에 의해 통신망에 접속되어 있는 동일한 가입자 영역에 2개의 단말기가 존재하는 경우에 상기와 같은 응용으로부터 알 수 있다. 이것은, 상기 단말기 중 하나의 단말기에 연결되어 상기 채널 중 하나의 채널을 사용하는 호출이 제거되며, 다른 단말기에 연결되어 다른 채널을 사용하여 다른 호출을 계속하며 전자의 호출에 대해 원거리 동기화가 달성될(이것이 첫 번째로 확립된다고 가정)때에 적용된다.

또한 이것은, 만약 2개의 호출이 동시에 진행 중이라면, 두 번째 호출이 확립될 때 호출확립시 먼저 두번째 호출과 관련된 데이타의 복구를 방해하지 않고 호출확립을 위해 달성된 원거리 동기화를 이용할 수 있도록 원거리 동기화를 달성하기 위한 장치인 경우에 적용된다.

본 발명의 한 가지 목적은, 이와 같은 종류의 응용에 있어서 상기 조건들, 특히 위상이 전이하는 동안 데이타를 복구하는데 있어서 에러를 유발하는 너무 높거나 또는 너무 낮은 비트율의 가능성을 제한하는 하나의 동기화 모드로부터 다른 동기화 모드로 부드럽게 전이하기 위한 조건들을 충족시키도록 상기 유형의 원거리 동기화가 달성되는 것을 가능케 하는 장치를 제공하는 것이다.

본 발명의 다른 목적은, 비동기 전송 모드의 통신망과 상기 통신망에 접속된 단말기간의 인터페이스에 필요한 어뎁터를 크게 복잡하지 않게 상기 조건을 충족시킬 수 있으며, 특히 "셀 분해(cell disassembly)" 기능, 즉 비동기 전송 모드의 통신망을 거쳐 원하는 데이타를 전송하는데 사용되는 "비동기성" 셀 구조로부터 So 인터페이스로 원하는 데이타를 전송하는데 사용되는 "동기성" 프레임 구조로의 변화 이외의 기능을 실행하기 위해 상기 어뎁터에 제공된 구성부품을 사용할 수 있는 유형의 장치를 제공하는 것이다.

비록 본 발명에 의해 해결된 기술적 문제가 상기 정의된 특정한 응용과 관련하여 설명되었지만, 본 발명은 상기의 특정한 응용에 한정된 것이 아니며, 유사한 문제가 발생하는 임의의 응용에도 사용될 수 있다.

상기 특정한 응용에 있어서, 본 발명은 이와 같은 방식으로 비동기 전송 모드의 통신망에 접속된 단말기에 그리고 상기 통신망으로부터 동기 전송 모드의 통신망을 가리키는 엑세스 지점에도 동일하게 적절히 사용될 수 있는데, 그 이유는 비동기 전송 모드인 통신망의 단말 장비라는 표현은, 본 발명에 따른 장치가 적용되는 장비 종류를 가리키는 것으로 사용되기 때문이다.

본 발명은, 통신망으로 인해 유입된 전송 지터를 필터링하고 통신망을 거쳐 장비가 데이타를 수신하는 클럭 주파수에 영향을 미치며, 상기 장비 내부의 국부 클럭에 의해 상기 필터 수단에 공급된 국부 클럭 신호의 주파수를 종속화(slaving)시키기 위한 수단을 구비하는 비동기성 전송 모드인 디지탈 원거리 통신망의 단말 장비를 동기화시키는 장치로 구성되며, 상기 장치는 데이타 복구의 시간-지연(the data recovery time-delay)에 대한 허용가능한 한계값을 벗어나지 않고, 상기 필터 및 제어 수단의 반응시간 동안 판독한 후의 시간 지연이 데이타를 복구하는데 있어서 너무 낮은 비트율과 관련된 위험을 최소화할 수 있는 방법으로 기록과 관련있는 시간지연이 결정되는, 상기 주파수 제어 수단의 출력 신호 클럭 주파수에서 상기 버퍼를 판독하기 위한 장비 및 수단에 의해 데이타가 수신되는 클럭 주파수에서 상기 데이타로 기록되는 버퍼를 부가적으로 구비한다.

본 발명의 다른 특성에 따라 상기 버퍼는, 상기 반응시간 동안 수신된 데이타를 복구하는데 너무 높은 비트 속도와 관련될 위험을 최소화시킬 수 있도록 그 크기가 정해진다.

본 발명의 다른 목적과 특징들은, 본 발명을 상기 구성에 응용한 특정한 실시예에 대한 다음 설명과 첨부 도면으로부터 알 수 있을 것이다.

- 제1도는 본 발명에 따른 장치의 블럭도이다.

- 제2도는 제1도의 블럭도에 포함된 필터 및 위상 제어 수단의 한 실시예에 대한 블럭도이다.

- 제3도는 버퍼 및 그 판독 제어기와 연관된 병-직렬 변환기 및 그 제어기로 형성된 하부 시스템의 블럭도이다.

- 제4도는 제2도의 블럭도에 포함된 동기화 버퍼의 부재를 검출하는 수단의 블럭도이다.

- 제5도는 제2도의 블럭도에 포함된 동기화 버퍼 생성 수단의 블럭도이다.

- 제6도는 제2도의 블럭도에 포함된 동기화 버퍼-오버플로우 검출 수단의 블럭도이다.

- 제7도는 제1도의 블럭도에 포함된 버퍼의 출력단에서의 병-직렬 변환 제어수단의 블럭도이다.

비동기 전송 모드인 디지탈 원거리통신망 단말 장비에 포함되어 있는 제1도의 장치는, 장치에 의해 수신된 데이타 또는 셀의 클럭(D)을 복구하기 위한 수단(1)을 구비한다.

수단(1)에 의해 공급된 클럭 신호는 H 0.250으로 표시되어 있다. 예로서, 셀은 250㎐의 평균 클럭 주사수로 도달하고, 상기 설명에서 언급된 여러가지 클럭 신호는 신호 주파수를 나타내는 접미사로 표시되며, 이하에 주어지는 상기 여러가지 값은 단지 예시적인 것이라고 가정한다.

상기 셀은 각 셀이 고정된 수의 데이타 바이트(32)를 갖는 바이트로 구성되며, 본 응용에 있어서 상기 데이타 바이트는, 연속하는 데이타 바이트로 상기 셀을 기록하기 위해 신호 (H 0.250)의 그것으로부터 유도된 클럭 주파수에서 바이트로 구성된 2개의 버퍼(MTB1, MTB2) 중 임의의 버퍼에 기록되며, 그 자체로는 본 발명의 어떠한 일부로 형성하지 못하기 때문에 이하에는 더 이상 상세히 설명되지 않는 기록 제어 수단(2)에 의해서 기록 클럭 주파수가 공급된다.

본 발명의 응용예에 있어서 상기 버퍼(MTB1, MTB2)는 상술된 바와 같이 So 인터페이스의 채널(B1 및 B2) 중 임의의 채널과 관련있는 데이타 바이트를 저장한다.

기록 제어 수단(2)에 의해 발생된 버퍼(MTB1 및 MTB2)의 기록 제어 신호는 각각 SIB1 및 SIB2로 명명되어 있다. 신호를 기록하는 셀의 끝단은 각각 HCVB1 및 HCVB2로 명명되어 있다.

상기 버퍼에 기록될 데이타 바이트는, 셀을 헤더(E)와 데이타 바이트(B)로 분할하기 위한 수단(3)에 의해서 공급되는데, 상기 헤더(E)의 데이타는 헤더에 포함된 시그널링 데이타를 처리하며 채널(B1 및 B1)이 통화중이라는 것을 가리키는 신호(C)를 기록 제어 수단(2)에 공급하기 위한 수단(4)로 경로지정된다. 이 때 상기 각 데이타 바이트는 알맞는 버퍼의 입력단에 인가된다.

제1도에 도시된 장치는, 버퍼(MTB1 및 MTB2)의 판독제어기와 So 인터페이스의 채널(B1 및 B2)을 형성하는 데이타를 포함하는 1개의 비트 스트림(DREC)을 형성하도록 멀티플렉서(6)에 의해 다중화되는 직렬 비트 스트림(DREC1 및 DREC2)로, 버퍼에서 판독된 바이트를 변환하기 위해 버퍼와 결합된 2개의 병-직렬 변환기(PSB1 및 PSB2)를 부가적으로 구비한다.

제1도에서 판독제어기는 버퍼(MTB1)와 관련있는 회로(5)와, 버퍼(MTB2)와 관련있는 회로(5')로 분할된다.

버퍼(MTB1 및 MTB2)의 기록 제어 신호는 각각 SOB1 및 SOB2로, 변환기(PSB1 및 PSB2)의 병렬 적재를 제어(controlling parallel^-loading)하는 신호는 각각 CHPB1 및 CHPB2로, 그리고 변환기의 직렬 판독 클럭 신호는 각각 HL1 및 HL2로 명명된다.

제1도에 도시된 장치는, 신호 H 0.250에 영향을 미치는 전송 지터를 필터링하며 상기 필터링 후에 얻어진 신호의 위상으로 국부 클럭 신호의 위상을 종속화시키기 위한 수단(7)을 부가적으로 구비하는데, 상기 국부 클럭 신호는 So 인터페이스의 여러가지 클럭 주파수 특성을 멀티플렉서(6)(비록 이것은 제1도에 명확하게 도시되어 있지 않지만)로 그리고 이하에 설명되는 바와 같이 판독 제어기의 여러부분으로 공급하는데 각각 사용된 신호(H 0.250)의 평균 주파수(250㎐)의 배수인 각각의 평균 주파수이다.

제2도에 도시된 실시예에서, 지터 필터 수단(7)은 디지탈 위상-록 루프(digital phase-locked loop)(10)와 주파수 분배기(11)를 구비한다.

위상-록 루프는, 공지된 방법과 같이 루프 입력 신호(H 0.250)의 위상을 다음 설명 동작 즉,

- 카운터의 용량이 계수(K)에 의해 설정되며, 상기 예에서 신호(H 0.250)의 평균 주파수의 배수인 주파수에서 클럭 신호(H 15360)를 발생하는 오실레이터(14)에 의해 카운터의 클럭이 공급되는 카운터(13)에 의한 상기 위상의 비교 결과에 따라 카운트하거나 또는 역으로 카운트하는 것을 명령하며,

- 회로(15)로서, 한 방향으로 또는 다른 방향으로 오버플로우하는 카운터(13)에 응답하여 오실레이터(14)에서 나오는 클럭 신호에 펄스를 부가하거나 또는 클럭 신호로부터 펄스를 제거하며,

- 주파수 분배기(16)로서, 평균적으로[즉, 회로(15)로서 펄스가 부가되고 제거되는 것을 허용하는] 250㎐의 주파수를 얻기 위해 정해진 정수만큼 회로(15)에 의해 공급된 신호의 주파수를 분배하는 것을 수행함으로써 얻어진 루프 출력 신호의 위상과 비교하는 위상 검출기(12)를 구비한다.

상기 오실레이터(14)는, 또한 그 주파수가 해당 So 인터페이스 구조의 주파수 특성의 배수인 클럭 신호를 공급한다. 상기 예에서 상기 주파수는 15 360 ㎐로 선정된다.

H8, H32 및 H256은, 상기 구조의 바이트, 프레임 및 비트 주파수의 평균 주파수가 각각 8㎑, 32㎑ 및 206㎑인 분배기(11)에 의해 공급된 클럭 신호이다.

상기 정의된 응용예의 설명에서, 상기 위상-록 루프는 상기 국부 동기화가 달성되도록 인에이블시키는 클럭 신호를 공급하는데 바람직하게 사용된다는 것에 유의하여야 한다. 비록 상기 예에서는 어떠한 입력신호도 공급되지 않았지만, 상기 루프는 입력신호의 마지막 위상 상태를 근거로 하여 계속 출력 신호를 공급한다. 이것은 국부 동기화를 달성하는데 사용된다.

제3도의 블럭도는 하나의 버퍼 판독 제어기, 이 실시예에서 버퍼(MTB1)와 관련있는 5와 그 출력 병-직렬 변환기(PSB1)를 상세히 도시한다.

상기 회로는, 초기화할 때, 즉 채널(B1)이 개방되거나 또는 만일 상기 동기화 버퍼에 의해 처음에 공급된 비축량이 다 소모된 임의의 시간에 버퍼(MTB1)내에 동기화 버퍼를 생성하기 위한 동기화 버퍼 생성(SBC) 수단(20)을 포함한다.

SBC 수단(20)은 요구되는 동기화 버퍼 용량을 나타내는 시간 주기 동안 반드시 버퍼 판독 클럭을 일시적으로 차단함으로써 동작하는데, 상기 시간 주기는 상기 버퍼에 의해 데이타를 복구하는데 있어서 상기 시간 주기와 같은 시간을 지연시키는 것에 상당한다.

동기화 버퍼의 크기를 적당히 함으로써, 상기 시간-지연은 필터 및 제어 수단(7)의 반응시간 동안 버퍼의 출력에서 지나치게 낮은 비트율과 관련될 위험을 피한다. 그러나, 상기 동기화 버퍼의 크기는 데이타를 복구하는데 유입된 시간-지연에 대해 허용할 수 있는 한계값 내에 놓일 수 있도록 제한되어 있다. 상기 적용예에서, 상기 동기화 버퍼는 셀 또는 셀의 절반을 바람직하게 수용할 수 있는 크기이다.

상기 버퍼는 자체적으로 필터 및 제어 수단(7)의 반응시간 동안 상기 버퍼의 출력에서 너무 높은 비트 속도와 관련될 위험을 바람직하게 피할 수 있는 크기이다.

상기 동기화 버퍼 생성 수단(20)은 버퍼(MTB1)에 동기화 버퍼가 존재하지 않음을 검출하는 회로(21)에 의해 제어된다.

만약 버퍼의 입력에서 비트 속도가 너무 높다면, 처음에 결정된 크기로 되돌리기 위해 상기 버퍼의 판독 속도를 높일 필요가 있다. 상기 이유 때문에 회로(5)는 오버플로우를 검출하고 일시적으로 버퍼의 판독 속도를 높이는 기능을 갖는 동기화 버퍼 오버플로우 검출기(22)를 더 구비한다. 동기화 버퍼를 만들기 위해 판독 클럭을 일시적으로 디스에이블시키는 것을 포함하는 신호(SSOB1)를 수신하는 상기 검출기(22)에 의해 회로(5) 내에 버퍼(MTB1)의 판독 클럭(SUB1)이 발생되며, 상기 신호(SSOB1)는 상기 도면의 병-직렬 변환기(PSB1)를 위해 제어기(23)에 의해 발생된다.

제3도에서 버퍼에서 판독된 바이트를 구성하는 비트는 B1Q0 내지 B1Q7로 명명된다. 제3도에서 2개의 신호(DIRB1 및 DORB1)는, 예에서 FIFO 유형의 버퍼인 버퍼(MTB1)가 입력 바이트를 받아들이거나 또는 출력 바이트를 공급할 준비가 되어 있다는 것을 각각 나타낸다.

제4도는 동기화 버퍼 검출기가 존재하지 않음을 나타낸다. 이것은 버퍼(MTB1)의 빈 상태를 검출하기 위한 회로(30)를 구비한다. 상기 회로(30)는 적재 클럭 신호(CHPB1)를 사용하여 회로의 입력(D)에서 수신된 신호(DORB1) 또는 상기 회로의 입력(H)에서 수신된 병-직렬 레지스터(PSB1)를 샘플링한다. 회로(30)의 출력 신호 상태, 즉 버퍼가 비었는지 혹은 채워져 있는지에 따라, 상기 상태를 분석하는 회로(31)의 출력 신호가 활성화된다. 상기 회로(31)는 회로의 입력(H)에서 수신된 클럭 신호(H256)를 이용하여 회로(31)의 입력(D)에 수신된 회로(30)의 출력 신호를 샘플링한다.

버퍼가 비어있을 때 활성 상태인 회로(31)의 한 출력 신호(DCHP1)는 병-직렬 레지스터(PSB1)에서 나오는 출력 비트 대신 음성주파수 소음(audiofrequency silence)과 같은 교체 시퀀스의 전송을 초기화 시킨다는 것을 가리킨다. 제1도의 블럭도는, 이하에 설명되는 바와 같이 제어신호(CHP1)에 따라 신호(DREC1 또는 SA)를 선택하도록 적응되는 신호(DREC1)와 교체 시퀀스(SA)를 수신하는 스위칭 소자(10)를 구비한다. 이와 유사하게 신호(DREC2 와 SA)를 수신하며 신호(CHP2)에 의해 제어되는 스위칭 소자(11)가 제공되어 있다.

버퍼가 비어있을 때 활성 상태인 회로(31)의 다른 출력 신호(RTIM1)는, 지금부터 제5도와 관련하여 설명될 동기화 버퍼 생성 수단을 리세트하는데 사용된다.

상기 동기화 버퍼 생성 수단은, 동기화 버퍼 내의 바이트 수인 "" 으로 분할되는 카운터(32)를 구비한다. 상기 카운터는 병-직렬 레지스터(PSB1)의 클럭 적재신호(CHPB1)에 의해 증가되어 상기 정의된 신호(RTIM1)에 의해 리세트되며, 상기 카운트가 ""상태를 통과할 때를 나타내는 신호(FCHP1)을 공급하는데, 상기 후자의 신호(FCHP1)는 병-직렬 레지스터(PSB1)에서 나오는 출력 비트 대신에 음성주파수 소음과 같은 교체 시퀀스의 전송이 끝났다는 것을 나타낸다.

제6도에 도시된 동기화 버퍼 오버플로우 검출기는 버퍼(MTB1)의 채워진 상태를 검출하기 위한 회로(33)을 구비한다. 상기 회로(33)은 회로의 입력(H)의 수신된 상기 신호(HCVB1)을 이용하여 회로의 입력(D)에 수신된 신호(DIRB1)를 샘플링한다.

회로(33)의 출력 신호 상태, 즉 버퍼가 채워졌는지 혹은 채워지지 않았는지에 따라 상기 상태를 분석하는 회로(34)의 임의의 출력 신호가 활성화된다. 상기 회로(34)는 회로의 입력(H)에 수신된 클럭 신호(H256)를 이용하여 회로(34)의 입력(D)에 수신된 회로(33)의 출력 신호를 샘플링한다.

버퍼가 채워졌을 때 활성 상태인 회로(34)의 한 출력 신호(HACCB1)는, 통상적으로 한 바이트를 판독하는데 걸리는 시간에 상기 버퍼로부터 "" 바이트를 판독하도록 버퍼가 판독되는 속도로 가속된다.

상기 신호(HACCB1)은 신호(SSOB1)이 버퍼 판독 클럭 신호(SOB1)를 형성하도록 상기 정의된 "OR" 논리 게이트(35)에 결합된다.

버퍼가 채워졌을 때 활성인 회로(34)의 다른 출력 신호(HECH1)는, 판독되는 속도를 가속시킴으로써 충만 상태의 버퍼가 움직이지 않게 되는 것(sticking)을 검출하기 위해 신호(DIRB1)를 샘플링하는데 사용되는데, 상기 버퍼가 움직이지 않게 된다는 것은 비정상적인 것으로서 반드시 FIFO 버퍼를 제어하는 논리를 리세트함으로써 시정되어야 한다.

이것은, 신호(HECH1)를 사용하여 신호(DIRB1)를 샘플링하기 위한 회로(37)에 의해 공급된 결과를 분석하기 위한 회로(36)에 의해 공급된 신호(MRBIR)로 인해 발생되는데, 상기 신호(DIRB1)는 회로(37)의 입력(D)에서 그리고 신호(HECH1)는 회로(37)의 입력(H)에서 수신된다.

제7도에 도시된 병/직렬 변환 제어기는, 병-직렬 레지스터(PSB1)의 적재를 제어하는 신호(CHPB1) 그리고 필터 및 제어 수단(7)에 의해 공급된 클럭 신호(H8, H32 및 H256)와 클럭 신호(H8)로부터 유도된 클럭 신호(HBT4)로부터 나오는 상기 레지스터에 포함된 비트를 전송하기 위한 클럭 신호(HL1)를 유도하는 클럭 수단(40)을 구비한다.

상기 신호(HBT4)는, So 인터페이스에서 선행 위치에 해당하는 시간에 병-직렬 레지스터를 적재함으로써 채널(B1)에 할당되는 다음 위치에서 다음 전송을 가능케 하기 위해 채널(B1)에 할당된 위치의 선행 위치에 대응한다.

상술된 바와 같이, 제7도에 도시된 제어기는, 제6도에서 버퍼(MTB1)를 위해 판독 클럭 신호(SOB1)를 형성하도록 신호(HACCB1)와 결합되는 신호(SSOB1)를 발생시키기 위한 수단(41, 42)를 더 구비한다.

논리 게이트(41)는 클럭 수단(40)에 의해 공급되며 클럭 신호(H 32)로부터 유도된 첫번째 신호(MSOB1)를 수신한다.

논리 게이트(41)는 버퍼(MTB1)에 저장된 데이타 대신에 교체 시퀀스를 전송하는 것에 집중(focusing)하기 위한 신호(CHP1)를 부가적으로 수신한다.

상기 신호(CHP1)은 제1도로부터 멀티플렉서(6)을 제어하는데 사용되며 상기 정의된 신호(FCHP1와 DCHP1)로부터 상기 신호(CHP1)를 발생시키는 회로(42)에 의해 공급되는데, 상기 신호들은 교체 시퀀스의 전송의 시작과 종료를 각각 정의한다.

Claims (9)

1. 비동기성 전송 모드인 통신망에 의해 도입되어 상기 통신망을 거쳐 단말 장비가 데이터를 수신하는 클럭 주파수에 영향을 미치는 전송 지터를 필터링하고, 상기 장비 내부의 국부 클럭에 의해 출력 신호에 공급된 국부 클럭 신호의 주파수를 종속화시키는 필터 수단(7)을 포함하는 비동기성 전송 모드인 디지탈 원거리 통신망의 단말 장비를 동기화시키는 장치에 있어서,

   상기 장비에 의해 데이타가 수신되는 클럭 주파수에서 상기 데이타로 기록되는 버퍼(MTB1, MTB2), 및 데이타를 복구하는데 걸리는 시간-지연에 대한 허용가능한 한계값을 벗어나지 않고 상기 필터 및 제어 수단의 반응 시간 동안의 판독 후 데이타를 복구하는데 있어 너무 낮은 비트 속도와 관련된 위험을 최소화할 수 있는 방식으로 기록에 대한 시간 지연이 결정되는 상기 주파수 제어 수단의 상기 출력 신호의 클럭 주파수에서 상기 버퍼를 판독하는 수단(5, 5')을 구비하는 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
2. 제1항에 있어서, 상기 버퍼는, 상기 반응 시간 동안 수신된 데이타를 복구하는데 있어서 지나치게 높은 비트 속도와 관련된 위험을 최소화시킬 수 있는 크기인 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
3. 제1항 또는 제2항에 있어서, 상기 필터 및 제어 수단은, 위상-록 루프(10)와 그 주파수가 루프 출력 신호 주파수의 배수인 상기 루프 내부의 신호로부터 상기 국부 클럭 신호를 유도하는 주파수 분배기(11)를 구비하는 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
4. 제1항 또는 제2항에 있어서, 상기 판독수단은, 상기 시간-지연에 상당하는 시간 주기 동안의 초기화에서 상기 버퍼를 판독하기 위한 클럭 신호를 디스에이블 시키는 수단(41)을 구비하는 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
5. 제4항에 있어서, 상기 디스에이블 수단은, 상기 버퍼의 오버플로우에 응답하여 임의의 시간에 상기 시간-지연을 도입하도록 동작할 수 있는 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
6. 제1항, 제2항 또는 제5항 중 어느 한 항에 있어서, 상기 버퍼는, 상기 통신망으로부터 수신된 셀을 상기 단말 장비에 의해 받아들일 수 있는 엔터티로 변환시키는데 사용되는 셀 분해 버퍼를 구비하는 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
7. 제1항, 제2항 또는 제5항 중 어느 한 항에 있어서, 동기성 매체로 전송하거나 수신하는 단말 장비의 경우, 상기 단말 장비와 관련된 호출을 셋업하는 동안 시그널링 단계 동안 국부 클럭으로부터 유도된 국부 동기화 신호를 상기 장비에 공급하기 위한 수단을 더 포함하는 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
8. 제7항에 있어서, 상기 국부 동기화 신호는, 수신된 데이타가 존재하지 않을 때에는 활성화되지 않는 상기 위상-록 루프의 출력 신호인 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.
9. 제4항에 있어서, 버퍼 판독 클럭 신호를 디스에이블하는 동안 상기 버퍼에 포함된 데이타 대신에 교체 데이타를 전송하기 위한 수단(10, 11)을 포함하는 것을 특징으로 하는 비동기성 전송 모드인 디지탈 원거리 통신망 단말 장비의 동기화 장치.