KR100244479B1 - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
KR100244479B1
KR100244479B1 KR1019970023243A KR19970023243A KR100244479B1 KR 100244479 B1 KR100244479 B1 KR 100244479B1 KR 1019970023243 A KR1019970023243 A KR 1019970023243A KR 19970023243 A KR19970023243 A KR 19970023243A KR 100244479 B1 KR100244479 B1 KR 100244479B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
substrate
forming
manufacturing
Prior art date
Application number
KR1019970023243A
Other languages
Korean (ko)
Other versions
KR19990000372A (en
Inventor
안희원
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970023243A priority Critical patent/KR100244479B1/en
Publication of KR19990000372A publication Critical patent/KR19990000372A/en
Application granted granted Critical
Publication of KR100244479B1 publication Critical patent/KR100244479B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 종래의 반도체 소자 제조방법은 두께가 불규칙한 Ti층을 증착하고, 어닐링 공정을 통해 상기 Ti층의 Ti를 기판으로 확산시켜 실리사이드층을 형성함으로써, 그 실리사이드층의 두께 및 접촉저항을 제어할 수 없어 반도체 소자의 신뢰도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 소정의 소자 패턴이 형성된 기판(1)의 상부에 Ti층(3)을 증착하기 전에 실리콘과의 반응성이 Ti보다 우수한 불순물을 주입하여 기판(1)의 소정깊이에 확산방지층(5)을 형성하고, Ti층의 증착후 어닐링을 통한 확산으로 기판(1)의 상부로부터 확산방지층(5)의 상부에 이르는 실리사이드층(4)을 형성하여, 형성되는 실리사이드층(4)의 두께를 제어함이 가능해 짐으로써, 반도체 소자의 신뢰도를 증가시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In the related art, a method for manufacturing a semiconductor device includes depositing a Ti layer having an irregular thickness, and forming a silicide layer by diffusing Ti of the Ti layer onto a substrate through an annealing process, thereby forming the silicide layer. There was a problem that the reliability of the semiconductor device can be reduced because the thickness and contact resistance of the semiconductor device cannot be controlled. In view of the above problems, the present invention injects impurities having a higher reactivity with silicon to a predetermined depth of the substrate 1 before depositing the Ti layer 3 on the substrate 1 on which a predetermined device pattern is formed. The silicide layer 4 formed by forming the diffusion barrier layer 5 and forming the silicide layer 4 from the top of the substrate 1 to the top of the diffusion barrier layer 5 by diffusion through annealing after deposition of the Ti layer. It is possible to control the thickness of), thereby increasing the reliability of the semiconductor device.

Description

반도체 소자 제조방법Semiconductor device manufacturing method

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 기판의 하부에 확산방지층을 형성한 후, 그 상부에 실리사이드를 확산하여 반도체 소자와 금속배선의 접속저항을 정확히 조절함으로써 반도체 소자의 특성을 향상시키는데 적당하도록 한 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and in particular, after forming a diffusion barrier layer on a lower portion of a substrate, silicide is diffused on the upper portion of the semiconductor device to precisely control the connection resistance between the semiconductor element and the metal wiring, thereby improving the characteristics of the semiconductor element. The present invention relates to a semiconductor device manufacturing method.

일반적으로, 실리사이드는 반도체 소자의 특정패턴과 금속배선이 접속하는 경우, 금속과 반도체 소자의 특정패턴의 접속저항을 감소시키기 위해 주로 Ti을 반도체 소자의 특정영역에 확산시켜 형성하였으며, 이와 같은 반도체 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, when the specific pattern of the semiconductor device and the metal wiring are connected, the silicide is mainly formed by diffusing Ti in a specific region of the semiconductor device to reduce the connection resistance between the metal and the specific pattern of the semiconductor device. When described in detail with reference to the accompanying drawings the manufacturing method as follows.

도1a 내지 도1d는 종래 반도체 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 보호층(2)을 증착하고 사진식각공정을 통해 상기 보호층(2)을 선택적으로 식각하여 기판(1)에 형성된 반도체 소자의 특정영역을 노출시키는 단계(도1a)와; 상기 보호층(2) 및 노출된 기판(1)의 상부에 Ti층(3)을 증착하는 단계(도1b)와; 어닐링을 통해 상기 Ti층(3)의 Ti를 상기 노출된 기판(1)의 하부로 확산시켜 실리사이드층(4)을 형성하는 단계(도1c)와; 상기 Ti층(3)을 제거하는 단계(도1d)를 포함하여 이루어진다.1A to 1D are cross-sectional views of a conventional semiconductor device manufacturing process, in which a protective layer 2 is deposited on top of a substrate 1 and selectively etched through the photolithography process. Exposing a specific region of the semiconductor element formed on the substrate 1 (FIG. 1A); Depositing a Ti layer (3) on top of the protective layer (2) and the exposed substrate (1); Diffusing Ti of the Ti layer 3 under the exposed substrate 1 through annealing to form a silicide layer 4 (FIG. 1C); And removing the Ti layer 3 (FIG. 1D).

이하, 상기와 같은 종래 반도체 소자 제조방법을 좀더 상세히 설명한다.Hereinafter, a conventional method of manufacturing a semiconductor device as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 특정한 반도체 소자패턴이 형성된 기판(1)의 상부에 상기 반도체 소자패턴의 보호를 위한 보호층(2)을 증착하고, 사진식각공정을 통해 상기 반도체 소자패턴의 특정영역을 노출시키기 위해 패턴을 형성하고, 보호층(2)의 일부를 선택적으로 식각하여 반도체 소자의 특정영역을 노출시킨다.First, as shown in FIG. 1A, a protective layer 2 for protecting the semiconductor device pattern is deposited on a substrate 1 on which a specific semiconductor device pattern is formed, and the semiconductor device pattern is identified through a photolithography process. A pattern is formed to expose the region, and a portion of the protective layer 2 is selectively etched to expose a specific region of the semiconductor device.

그 다음, 도1b에 도시한 바와 같이 상기 노출된 기판(1)과 보호층(2)의 전면에 Ti층(3)을 증착한다. 이때 증착되는 Ti층(3)은 기판(1)과 보호층(2)의 패턴에 따라 불균일 하게 된다. 즉, 노출된 기판(1)의 면적이 넓으면 두껍게 증착되며, 노출된 기판(1)의 면적이 좁으면 얇게 증착되고, 각 구조의 모서리는 얇게 증착된다.Next, as shown in FIG. 1B, a Ti layer 3 is deposited on the entire surface of the exposed substrate 1 and the protective layer 2. At this time, the Ti layer 3 to be deposited is uneven according to the pattern of the substrate 1 and the protective layer (2). That is, if the area of the exposed substrate 1 is wide, it is thickly deposited. If the area of the exposed substrate 1 is narrow, it is thinly deposited, and the edges of each structure are thinly deposited.

그 다음, 도1c에 도시한 바와 같이 상기 Ti층(3)이 증착된 기판(1)에 650℃정도의 열을 인가하는 어닐링공정으로, 상기 Ti층(3)의 Ti를 상기 노출된 기판(1)으로 확산시켜 실리사이드층(4)을 형성한다. 이때 기판(1)으로 확산되는 Ti는 Ti층(3)의 두께에 따라 그 양이 다르게 되며, 이는 실리사이드층(4)의 두께에 영향을 주게 된다.Next, as illustrated in FIG. 1C, an annealing process of applying heat of about 650 ° C. to the substrate 1 on which the Ti layer 3 is deposited, wherein Ti of the Ti layer 3 is exposed to the exposed substrate ( Diffused into 1) to form the silicide layer 4; At this time, the amount of Ti diffused into the substrate 1 varies depending on the thickness of the Ti layer 3, which affects the thickness of the silicide layer 4.

그 다음, 도1d에 도시한 바와 같이 상기 Ti층(3)을 식각한다.Then, the Ti layer 3 is etched as shown in FIG. 1D.

이후의 공정에서 상기 실리사이드층(4)의 상부에 금속을 증착시켜, 반도체 소자의 특정영역에 외부의 신호를 인가하는 전극을 형성하게 된다.In the subsequent process, a metal is deposited on the silicide layer 4 to form an electrode for applying an external signal to a specific region of the semiconductor device.

그러나, 상기한 바와 같이 종래의 반도체 소자 제조방법은 두께가 불규칙한 Ti층을 증착하고, 어닐링 공정을 통해 상기 Ti층의 Ti를 기판으로 확산시켜 실리사이드층을 형성함으로써, 그 실리사이드층의 두께 및 접촉저항을 제어할 수 없어 반도체 소자의 신뢰도가 감소하는 문제점이 있었다.However, as described above, in the conventional semiconductor device manufacturing method, a Ti layer having an irregular thickness is deposited, and a Ti layer of the Ti layer is diffused to a substrate through an annealing process to form a silicide layer, thereby the thickness and contact resistance of the silicide layer. There is a problem in that the reliability of the semiconductor device can be reduced since it cannot be controlled.

이와 같은 문제점을 감안한 본 발명은 실리사이드층의 두께 및 접촉저항을 제어할 수 있는 반도체 소자 제조방법의 제공에 그 목적이 있다.It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of controlling the thickness and contact resistance of the silicide layer.

도1a 내지 도1d는 종래 반도체 소자 제조공정 수순단면도.1A to 1D are cross-sectional views of a conventional semiconductor device manufacturing process.

도2a 내지 도2e는 본 발명에 의한 반도체 소자 제조공정 수순단면도.2A to 2E are cross-sectional views of a semiconductor device manufacturing process according to the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2:보호층1: Substrate 2: Protective Layer

3:Ti층 4:실리사이드층3: Ti layer 4: Silicide layer

5:확산방지층5: Diffusion prevention layer

상기와 같은 목적은 Ti이 기판으로 확산하는 것을 방지하는 확산방지층을 기판의 하부에 형성시킴으로써 달성되는 것으로, 실리콘과의 반응성이 Ti보다 우수한 원소를 Ti층 증착전에 기판의 하부에 주입하여 특정한 층을 형성하고, Ti층을 증착한 후에 어닐링을 통해 기판의 상부로부터 상기 확산방지층까지의 두께를 갖는 실리사이드층을 형성함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 반도체 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is achieved by forming a diffusion barrier layer at the bottom of the substrate that prevents Ti from diffusing to the substrate. An element having a higher reactivity with silicon than Ti is injected into the bottom of the substrate prior to the deposition of the Ti layer. And a silicide layer having a thickness from the top of the substrate to the diffusion barrier layer through annealing after the Ti layer is deposited, with reference to the accompanying drawings of a method of manufacturing a semiconductor device according to the present invention. It will be described in detail as follows.

도2a 내지 도2e는 본 발명에 의한 반도체 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 보호층(2)을 증착하고 사진식각공정을 통해 상기 보호층(2)을 선택적으로 식각하여 기판(1)에 형성된 반도체 소자의 특정영역을 노출시키는 단계(도2a)와; 상기 노출된 기판(2)에 불순물 이온을 소정깊이로 주입하여 확산방지층(5)을 형성하는 단계(도2b)와; 상기 보호층(2) 및 노출된 기판(1)의 상부에 Ti층(3)을 증착하는 단계(도2c)와; 어닐링을 통해 상기 Ti층(3)의 Ti를 상기 노출된 기판(1)의 하부로 확산시켜 두께가 기판(1)의 상부로부터 상기 확산방지층(5)의 상부에 이르는 실리사이드층(4)을 형성하는 단계(도2d)와; 상기 Ti층(3)을 제거하는 단계(도2e)를 포함하여 이루어진다.2A to 2E are cross-sectional views of a semiconductor device manufacturing process according to an embodiment of the present invention. As shown therein, a protective layer 2 is deposited on an upper portion of a substrate 1, and the protective layer 2 is formed through a photolithography process. Selectively etching to expose a specific region of the semiconductor device formed on the substrate 1 (FIG. 2A); Implanting impurity ions into the exposed substrate 2 to a predetermined depth to form a diffusion barrier layer 5 (FIG. 2B); Depositing a Ti layer (3) on top of the protective layer (2) and the exposed substrate (1) (FIG. 2C); Ti of the Ti layer 3 is diffused to the lower portion of the exposed substrate 1 through annealing to form a silicide layer 4 having a thickness ranging from the top of the substrate 1 to the top of the diffusion barrier layer 5. (FIG. 2D); The Ti layer 3 is removed (FIG. 2E).

이하, 상기와 같은 본 발명 반도체 소자 제조방법을 좀더 상세히 설명한다.Hereinafter, the method of manufacturing the semiconductor device of the present invention as described above will be described in more detail.

먼저, 도2a에 도시한 바와 같이 특정한 반도체 소자패턴이 형성된 기판(1)의 상부에 상기 반도체 소자패턴의 보호를 위한 보호층(2)을 증착하고, 사진식각공정을 통해 상기 반도체 소자패턴의 특정영역을 노출시키기 위해 패턴을 형성하고, 보호층(2)의 일부를 선택적으로 식각하여 반도체 소자의 특정영역을 노출시킨다.First, as shown in FIG. 2A, a protective layer 2 for protecting the semiconductor device pattern is deposited on the substrate 1 on which a specific semiconductor device pattern is formed, and the semiconductor device pattern is identified through a photolithography process. A pattern is formed to expose the region, and a portion of the protective layer 2 is selectively etched to expose a specific region of the semiconductor device.

그 다음, 도2b에 도시한 바와 같이 불순물 이온을 상기 노출된 기판(1)의 하부에 소정깊이로 이온주입하여 확산방지층(5)을 형성한다. 이때 주입되는 이온은 실리콘과의 반응성이 Ti보다 우수한 원소를 사용한다. 즉, As, B를 주입하여 기판(1)의 하부에 SiAs 또는 SiB로 이루어지는 확산방지층(5)을 형성한다.Next, as shown in FIG. 2B, impurity ions are implanted into the lower portion of the exposed substrate 1 to a predetermined depth to form a diffusion barrier layer 5. In this case, the implanted ions use an element having better reactivity with silicon than Ti. That is, As and B are implanted to form a diffusion barrier layer 5 made of SiAs or SiB under the substrate 1.

그 다음, 도2c에 도시한 바와 같이 상기 노출된 기판(1)과 보호층(2)의 전면에 Ti층(3)을 증착한다. 이때 증착되는 Ti층(3)은 기판(1)과 보호층(2)의 패턴에 따라 불균일 하게 된다. 즉, 노출된 기판(1)의 면적이 넓으면 두껍게 증착되며, 노출된 기판(1)의 면적이 좁으면 얇게 증착되고, 각 구조의 모서리는 얇게 증착된다.Next, as shown in FIG. 2C, a Ti layer 3 is deposited on the entire surface of the exposed substrate 1 and the protective layer 2. At this time, the Ti layer 3 to be deposited is uneven according to the pattern of the substrate 1 and the protective layer (2). That is, if the area of the exposed substrate 1 is wide, it is thickly deposited. If the area of the exposed substrate 1 is narrow, it is thinly deposited, and the edges of each structure are thinly deposited.

그 다음, 도2d에 도시한 바와 같이 상기 Ti층(3)이 증착된 기판(1)에 650℃정도의 열을 인가하는 어닐링공정으로, 상기 Ti층(3)의 Ti를 상기 노출된 기판(1)으로 확산시켜 기판(1)의 상부로부터 상기 확산방지층(5)의 상부에 이르는 두께의 실리사이드층(4)을 형성한다. 이는 기판(1)으로 확산되는 Ti가 확산방지층(5)에 의해 더 이상 확산되지 못하여 일정한 두께를 갖는 실리사이드층(4)을 형성하게 된다.Next, as illustrated in FIG. 2D, an annealing process of applying heat of about 650 ° C. to the substrate 1 on which the Ti layer 3 is deposited, wherein Ti of the Ti layer 3 is exposed to the exposed substrate ( 1), a silicide layer 4 having a thickness ranging from the top of the substrate 1 to the top of the diffusion barrier layer 5 is formed. This prevents Ti diffused to the substrate 1 from being diffused by the diffusion barrier layer 5 so as to form the silicide layer 4 having a constant thickness.

그 다음, 도1d에 도시한 바와 같이 상기 Ti층(3)을 식각한다.Then, the Ti layer 3 is etched as shown in FIG. 1D.

이후의 공정에서 상기 실리사이드층(4)의 상부에 금속을 증착시켜, 반도체 소자의 특정영역에 외부의 신호를 인가하는 전극을 형성하게 된다.In the subsequent process, a metal is deposited on the silicide layer 4 to form an electrode for applying an external signal to a specific region of the semiconductor device.

상기한 바와 같이 본 발명에 의한 반도체 소자 제조방법은 소정의 소자 패턴이 형성된 기판의 상부에 Ti층을 증착하기 전에 실리콘과의 반응성이 Ti보다 우수한 불순물을 주입하여 기판의 소정깊이에 확산방지층을 형성하고, Ti층의 증착후 어닐링을 통한 확산으로 기판의 상부로부터 확산방지층의 상부에 이르는 실리사이드층을 형성하여, 형성되는 실리사이드의 두께를 제어함이 가능해 짐으로써, 반도체 소자의 신뢰도를 증가시키는 효과가 있다.As described above, the semiconductor device manufacturing method according to the present invention forms a diffusion barrier layer at a predetermined depth of the substrate by injecting impurities having better reactivity with silicon than Ti before depositing the Ti layer on the substrate on which the predetermined device pattern is formed. After the deposition of the Ti layer, diffusion through annealing forms a silicide layer from the top of the substrate to the top of the diffusion barrier layer, thereby controlling the thickness of the formed silicide, thereby increasing the reliability of the semiconductor device. have.

Claims (2)

기판의 상부에 소정의 소자패턴을 형성하고, 그 소자패턴의 보호를 위한 보호층을 증착하는 단계와, 상기 보호층을 선택적으로 식각하여 상기 소자패턴을 특정영역을 노출시키는 단계와, 상기 특정영역의 상부에 Ti를 확산시켜 실리사이드를 형성하는 단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 실리사이드를 형성하는 단계 전에 기판의 하부에 그 기판을 구성하는 원소와의 반응성이 기판을 구성하는 원소와 Ti의 반응성보다 우수한 불순물을 주입하여 확산방지층을 형성하는 단계를 더 포함하여 된 것을 특징으로 하는 반도체 소자 제조방법.Forming a predetermined device pattern on the substrate, depositing a protective layer for protecting the device pattern, selectively etching the protective layer to expose the device pattern to a specific area, and A method of manufacturing a semiconductor device, comprising: forming a silicide by diffusing Ti over an upper portion of the semiconductor device, wherein the reactivity with the element constituting the substrate is lower than the element forming the substrate before forming the silicide; Injecting impurities superior to the reactivity of the semiconductor device manufacturing method characterized in that it further comprises the step of forming a diffusion barrier layer. 제 1항에 있어서, 확산방지층을 형성하는 단계에서 주입하는 불순물은 As 또는 B인 것을 특징으로 하는 반도체 소자 제조방법.The method of claim 1, wherein the impurity implanted in the forming of the diffusion barrier layer is As or B.
KR1019970023243A 1997-06-05 1997-06-05 Manufacturing method for semiconductor device KR100244479B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970023243A KR100244479B1 (en) 1997-06-05 1997-06-05 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023243A KR100244479B1 (en) 1997-06-05 1997-06-05 Manufacturing method for semiconductor device

Publications (2)

Publication Number Publication Date
KR19990000372A KR19990000372A (en) 1999-01-15
KR100244479B1 true KR100244479B1 (en) 2000-02-01

Family

ID=19508692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023243A KR100244479B1 (en) 1997-06-05 1997-06-05 Manufacturing method for semiconductor device

Country Status (1)

Country Link
KR (1) KR100244479B1 (en)

Also Published As

Publication number Publication date
KR19990000372A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR930005949B1 (en) Process for fabricating semiconductor device
US4299862A (en) Etching windows in thick dielectric coatings overlying semiconductor device surfaces
JPH07201998A (en) Manufacture of metallic wiring
US6383884B1 (en) Method of manufacturing semiconductor device
KR0129985B1 (en) Semiconductor device and its manufacturing method
JP3479312B2 (en) Manufacturing method of polysilicon embedded contact
KR100244479B1 (en) Manufacturing method for semiconductor device
KR960011859B1 (en) Manufacturing method of field oxide of semiconductor device
US6153919A (en) Bipolar transistor with polysilicon dummy emitter
KR910006975B1 (en) Conductive plug for contacts and vias on intergrated circuits
KR100244271B1 (en) semiconductor device and method for manufacturing the same
KR19980056170A (en) Metal wiring formation method of semiconductor device
JP4044166B2 (en) Method for forming contacts in differently doped regions in a semiconductor device and semiconductor device
JP2695812B2 (en) Semiconductor device
KR100209597B1 (en) Method for forming interconnection of semiconductor device
KR0172254B1 (en) Method of forming metal wire of semiconductor device
US5759869A (en) Method to imporve metal step coverage by contact reflow
KR100273225B1 (en) Fabricating method for metal difflision prevention film in semiconductor device
KR0166203B1 (en) Method for forming contact on a semiconductor
KR100202667B1 (en) Forming method for semiconductor device
JPH0152900B2 (en)
KR100236910B1 (en) Method of manufacturing memory cell array
KR940009591B1 (en) Forming method of metal contact
KR20020066585A (en) Method for forming the bit line contact in semiconductor device
KR100244273B1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee