KR100202667B1 - Forming method for semiconductor device - Google Patents

Forming method for semiconductor device Download PDF

Info

Publication number
KR100202667B1
KR100202667B1 KR1019960030588A KR19960030588A KR100202667B1 KR 100202667 B1 KR100202667 B1 KR 100202667B1 KR 1019960030588 A KR1019960030588 A KR 1019960030588A KR 19960030588 A KR19960030588 A KR 19960030588A KR 100202667 B1 KR100202667 B1 KR 100202667B1
Authority
KR
South Korea
Prior art keywords
metal
film
layer
forming
molecules
Prior art date
Application number
KR1019960030588A
Other languages
Korean (ko)
Other versions
KR980011897A (en
Inventor
이다순
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960030588A priority Critical patent/KR100202667B1/en
Publication of KR980011897A publication Critical patent/KR980011897A/en
Application granted granted Critical
Publication of KR100202667B1 publication Critical patent/KR100202667B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선금속박막과 하부절연막의 부착(Adhesion)력이 증대되도록 하는데 적당한 금속박막 형성방법에 관한 것으로, 일실시예는 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 금속을 증착하는 단계와, 그 금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계를 포함하여 이루어지고, 다른 실시예는 반도체층과 절연박 등을 포함하여 구성되는 하부막 위에 제1금속을 증착하는 단계와, 그 제1금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계와, 상기 제1금속막 위에 제2금속을 증착하는 단계를 포함하여 이루어지는 것을 요지로 한다. 이때 상기 도판트 확산층은 소정의 도전형 이온이 상기 금속막(제1금속막)을 통해 주입되어 형성되는 것으로, 그 금속막(제1금속막)과 하부막이 이루는 계면부에서 정규분포로 형성된다. 이와 같은 도판트 확산층은 그 각각의 도판트가 금속분자와 하부막분자에 에너지를 전달하게 되고, 에너지를 전달받은 금속분자와 하부막분자는 계면을 향해 이동하여 상대 영역으로 확산된다. 따라서, 상기 금속막(제1금속막)의 하층부와 하부막의 상층부에 금속분자-하부막분자 혼합층이 형성됨으로써, 그 금속층과 하부층의 부착력이 향상된다.The present invention relates to a method for forming a metal thin film suitable for increasing the adhesion between the wiring metal thin film and the lower insulating film. One embodiment includes depositing a metal on a lower film including a semiconductor layer and an insulating film. And forming a dopant diffusion layer in an interface portion formed between the metal film and the bottom film, and in another embodiment, depositing a first metal on a bottom film including a semiconductor layer, an insulating foil, and the like. And forming a dopant diffusion layer at an interface portion formed between the first metal film and the lower film, and depositing a second metal on the first metal film. In this case, the dopant diffusion layer is formed by implanting predetermined conductive ions through the metal film (first metal film), and is formed in a normal distribution at an interface portion formed between the metal film (first metal film) and the lower film. . In such a dopant diffusion layer, each dopant transfers energy to the metal molecules and the lower film molecules, and the metal molecules and the lower film molecules which receive the energy move toward the interface and diffuse into the counter region. Therefore, the metal molecule-lower layer molecule mixed layer is formed in the lower layer part of the metal film (the first metal film) and in the upper layer part of the lower film, whereby the adhesion between the metal layer and the lower layer is improved.

Description

금속배선 형성방법Metal wiring formation method

제1도의 (a) 내지 (c)는 본 발명에 따른 금속배선 형성방법의 일실시예를 도시한 공정수순도.(A) to (c) of Figure 1 is a process flowchart showing one embodiment of a method for forming metal wiring according to the present invention.

제2도는 상기 제1도에서 설명한 이온주입층의 이온분포농도를 나타낸 그래프.2 is a graph showing the ion distribution concentration of the ion implantation layer described in FIG.

제3도는 상기 제1도에 도시된 알루미늄-이산화실리콘 혼합층 단면도.3 is a cross-sectional view of the aluminum-silicon dioxide mixed layer shown in FIG.

제4도는 본 발명에 따른 금속배선 형성방법의 다른 실시예를 도시한 단면도.4 is a cross-sectional view showing another embodiment of a method for forming metal wiring according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 실리콘기판 12 : 실리콘산화막11 silicon substrate 12 silicon oxide film

13,13a,13b : 알루미늄층 14 : 알루미늄-이산화실리콘 혼합층13,13a, 13b: aluminum layer 14: aluminum-silicon dioxide mixed layer

Rp : 투사범위Rp: Projection range

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 배선금속층과 그의 하부에 있는 반도체층이나 절연층의 부착(Adhesion)력이 증대되도록 하는데 적당한 금속박막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wiring in a semiconductor device, and more particularly, to a method for forming a metal thin film suitable for increasing the adhesion of a wiring metal layer and a semiconductor layer or an insulating layer below it.

반도체소자 제조공정은 반도체층이나 절연층 등과 같은 일반적인 하부막질 위에 금속박막을 형성한 후, 그 금속박막을 포토/에치(Photo/Etch)하여 소정의 배선패턴을 형성하는 금속배선공정을 포함한다. 이때 상기 금속박막은 스퍼터링법으로 증착된 알루미늄박막(Al)이나 그 합금의 박막층으로 구성되고, 반도체층은 주로 실리콘층으로 구성된다.The semiconductor device manufacturing process includes forming a metal thin film on a general lower film such as a semiconductor layer or an insulating layer, and then forming a predetermined wiring pattern by photo / etching the metal thin film. At this time, the metal thin film is composed of a thin film layer of aluminum thin film (Al) or an alloy thereof deposited by sputtering, and the semiconductor layer is mainly composed of a silicon layer.

이와 같은 금속배선공정에 대한 종래 기술은 금속박막과 그 하부의 반도체층 및 절연층의 부착을 증대시킴과 아울러 전기접촉을 향상시키기 위한 열처리(얼로이) 공정을 포함하여 이루어졌다.The prior art for such a metal wiring process includes a heat treatment (alloy) process for increasing the adhesion of the metal thin film, the semiconductor layer and the insulating layer below, and to improve the electrical contact.

그러나 상기 종래 기술은 금속을 증착한 후, 포토/에치 공정을 하는 경우에 상기 금속층이 들뜨게 되는 문제점이 있었다. 이는, 특히 금속박막과 그 하부에 있는 산화막의 부착이 좋지 않기 때문이다.However, the conventional technology has a problem in that the metal layer is lifted up when a metal is deposited and then subjected to a photo / etch process. This is because in particular, adhesion of the metal thin film and the oxide film beneath it is poor.

이에 본 발명은 상기와 같은 종래 문제점을 해결하기 위하여 창안한 것으로, 금속을 증착한 후, 그 금속박막과 하부에 있는 절연막이 이루는 계면부에 도판트 확산층을 형성함으로써, 그 금속박막과 하부절연막의 부착(Adhesion)력이 증대되도록 하는데 적당한 금속박막 형성방법을 제공함에 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and after the metal is deposited, a dopant diffusion layer is formed at the interface between the metal thin film and the insulating film at the lower portion thereof, whereby the metal thin film and the lower insulating film are formed. It is an object of the present invention to provide a method for forming a metal thin film suitable for increasing adhesion.

상기 목적을 달성하기 위한 본 발명에 따른 금속배선 형성방법의 일실시예는 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 금속을 증착하는 단계와, 그 금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.One embodiment of the method for forming a metal wiring according to the present invention for achieving the above object is the step of depositing a metal on a lower film comprising a semiconductor layer and an insulating film, and the like, the plated portion formed in the interface between the metal film and the lower film Forming a diffusion layer.

그리고 상기 목적을 달성하기 위한 본 발명에 따른 금속배선 형성방법의 다른 실시예는 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 제1금속을 증착하는 단계와, 그 제1금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계와, 상기 제1금속막 위에 제2금속을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Another embodiment of the method for forming a metal wiring according to the present invention for achieving the above object is the step of depositing a first metal on a lower film comprising a semiconductor layer and an insulating film, the first metal film and the lower film And forming a dopant diffusion layer at an interface portion, and depositing a second metal on the first metal film.

특히, 상기 도판트 확산층은 소정의 도전형 이온을 상기 금속막(제1금속막)을 통해 주입하여 형성하는 것으로, 그 금속막(제1금속막)과 하부막이 이루는 계면부에 분포되도록 형성된다.In particular, the dopant diffusion layer is formed by implanting a predetermined conductivity type ion through the metal film (first metal film), and is formed so as to be distributed in an interface portion formed between the metal film (first metal film) and the lower film. .

한편, 상기 일실시예와 다른 실시예에 있어서, 상기 도판트 확산층을 형성하는 단계는, 그 확산층에 주입된 이온이 같은 영역에 있는 금속분자와 하부막분자에 에너지를 전달하는 과정과, 상기와 같이 에너지를 전달받은 금속분자와 하부막분자가 각각 상기 계면으로 이동하는 과정과, 상기와 같이 계면쪽으로 이동하는 금속분자와 하부막분자가 각기 상기 계면을 통과함과 아울러 하부막과 금속막으로 확산되는 과정을 통해, 상기 하부막의 상층부와 금속막의 하층부에 금속 분자-하부막분자 혼합층이 형성하는 단계를 포함한다.On the other hand, in the embodiment and the other embodiment, the step of forming the dopant diffusion layer, the process of transferring energy to the metal molecules and the lower film molecules in the same region of the ion implanted in the diffusion layer, and As described above, the metal molecules and the lower film molecules, which have received energy, move to the interface, and the metal molecules and the lower film molecules moving toward the interface pass through the interface, respectively, and diffuse into the lower film and the metal film. Through the process, the step of forming a metal molecule-lower layer molecule mixed layer on the upper layer of the lower layer and the lower layer of the metal layer.

이하 첨부된 도면 제1-4도를 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 1-4.

제1도의 (a) 내지 (c)는 본 발명에 따른 금속배선 형성방법의 다른 일실시예를 도시한 공정수순도로서, (a)도에 도시된 바와 같이 실리콘기판(11) 위에 증착된 실리콘산화막(12)에 콘택홀을 형성한 후, 스퍼터링법으로 상기 결과물의 전면에 알루미늄(Al)(13)을 증착하고, 이어서 (b)도에 도시된 바와 같이 아르곤이온(Ar+)을 주입한다. 이때 상기 아르곤이온(Ar+) 주입은, 그 주입된 아르곤이온이 알루미늄층(13)과 하부막(11,12)이 이루는 계면을 중심으로 하는 정규(가르시안)분포를 형성할 수 있는 에너지로 선택되어 주입된다. 이에 따라 (c)도에 도시된 바와 같이, 상기와 같이 정규분포를 이룬 불활성 아르곤이온이 각각 그 영역의 알루미늄분자와 이산화실리콘분자에 에너지를 전달함으로써, 에너지를 전달받은 알루미늄분자와 이산화실리콘분자가 각각 계면을 향해 이동하게 되어, 각 영역이 알루미늄분자와 이산화실리콘분자가 혼합된 알루미늄-이산화실리콘 혼합층(14)으로 된다.(A) to (c) of FIG. 1 is a process flow diagram showing another embodiment of the method for forming a metal wiring according to the present invention, and the silicon deposited on the silicon substrate 11 as shown in (a) After forming contact holes in the oxide film 12, aluminum (Al) 13 is deposited on the entire surface of the resultant by sputtering, and then argon ions (Ar + ) are implanted as shown in (b). . In this case, the argon ion (Ar + ) implantation is energy that can form a regular (Garcian) distribution centering on the interface between the implanted argon ion and the aluminum layer 13 and the lower layers 11 and 12. Selected and injected. Accordingly, as shown in (c), the inert argon ions normally distributed as described above transfer energy to the aluminum molecules and the silicon dioxide molecules in the respective regions, whereby the received aluminum molecules and the silicon dioxide molecules Each of them moves toward the interface, and each region becomes an aluminum-silicon dioxide mixed layer 14 in which aluminum molecules and silicon dioxide molecules are mixed.

한편, 제2도는 상기 제1도에 설명한 아르곤이온주입층의 이온농도 그래프로서, 이에 도시된 바와 같이 알루미늄층(13)과 하부막(11,12)의 계면을 중심으로, 그 알루미늄층(13)의 하부와 하부막(11,12)의 상부에 대칭적으로 확산된 정규(가우시안)분포를 형성한다. 따라서 상기 아르곤이온주입층의 투사범위(Rp: Projection Range)는 알루미늄층(13)의 두께와 대략적으로 일치하게 되는데, 이는 주입되는 이온의 에너지를 상기 금속막의 종류 및 두께에 따라 결정함으로써, 달성된다.FIG. 2 is a graph of the ion concentration of the argon ion implantation layer described in FIG. 1, and the aluminum layer 13 is formed around the interface between the aluminum layer 13 and the lower layers 11 and 12 as shown therein. Symmetrically diffused (Gaussian) distributions are formed on the lower part of the upper part and the upper part of the lower layers 11 and 12. Therefore, the projection range (Rp) of the argon ion implantation layer is approximately equal to the thickness of the aluminum layer 13, which is achieved by determining the energy of the implanted ions according to the type and thickness of the metal film. .

그리고, 제3도는 상기 제2도에 도시된 바와 같이, 알루미늄층 두께를 투사범위(Rp)로 하여 정규분포를 이루는 불활성 아르곤이온이, 그 영역의 알루미늄분자와 이산화실리콘분자에 에너지를 전달함에 따라, 에너지를 전달받은 상기 알루미늄분자와 이산화실리콘분자가 각각 계면쪽으로 이동하여, 실리콘산화막(12)과 알루미늄층(13)으로 침투/확산하게 됨으로써, 각각의 영역이 알루미늄-이산화실리콘 혼합층(14)으로 형성된 결과를 나타내는 단면도로서, 그 알루미늄-이산화실리콘 혼합층(14)에 의하여 알루미늄층(13)과 하부막(11,12)의 부착력이 향상됨을 보여준다.FIG. 3 shows inert argon ions having a normal distribution with the aluminum layer thickness as the projection range Rp as shown in FIG. 2 as energy is transferred to the aluminum molecules and silicon dioxide molecules in the region. Then, the aluminum molecules and silicon dioxide molecules which receive energy are moved toward the interface, respectively, to penetrate / diffuse into the silicon oxide film 12 and the aluminum layer 13, whereby each region is transferred to the aluminum-silicon dioxide mixed layer 14. As a cross-sectional view showing the result formed, the adhesion between the aluminum layer 13 and the lower layers 11 and 12 is improved by the aluminum-silicon dioxide mixed layer 14.

이상에서 설명한 바와 같이, 하부막(11,12) 위에 알루미늄(13)을 증착한 후, 그 투사범위(Rp)가 상기 알루미늄층(13) 두께와 같도록 아르곤이온을 주입하는 본 발명은, 상기 알루미늄층(13)의 하부와 실리콘산화막(12)의 상부에 알루미늄-이산화실리콘 혼합층(14)이 형성됨으로써, 알루미늄층(13)과 실리콘산화막(12)의 부착력이 증대되는 효과를 준다.As described above, after the deposition of aluminum 13 on the lower layers 11 and 12, the present invention injecting argon ions such that the projection range Rp is equal to the thickness of the aluminum layer 13 is described above. The aluminum-silicon dioxide mixed layer 14 is formed below the aluminum layer 13 and above the silicon oxide film 12, thereby increasing the adhesion between the aluminum layer 13 and the silicon oxide film 12.

한편, 제4도는 본 발명에 따른 금속배선 형성방법의 다른 실시예를 도시한 단면도로서, 실리콘산화막(12)과 실리콘층(11)을 포함하는 하부막에 콘택홀을 형성한 후, 그 결과물의 전면에 제1금속(13a)을 증착하는 단계와, 그 투사범위(Rp)가 상기 제1금속층(13a)의 두께와 같게 되는 에너지로 아르곤이온(Ar+)을 주입하는 단계와, 상기 제1금속층(13a) 위에 제2금속층(13b)을 증착하는 단계를 포함하여 이루어진 금속공정이 완성된 소자의 단면을 나타낸다. 이때, 상기 제1금속막(13a)과 제2금속막(13b)은 알루미늄(Al)으로 이루어질 수 있다.On the other hand, Figure 4 is a cross-sectional view showing another embodiment of the metal wiring forming method according to the present invention, after forming a contact hole in the lower layer including the silicon oxide film 12 and the silicon layer 11, Depositing a first metal 13a on the entire surface, implanting argon ions (Ar + ) with energy such that the projection range Rp is equal to the thickness of the first metal layer 13a, and A cross section of a device in which a metal process including the step of depositing a second metal layer 13b on the metal layer 13a is completed. In this case, the first metal layer 13a and the second metal layer 13b may be made of aluminum (Al).

이와 같이 두 번의 금속증착단계와 제1금속층을 형성한 후 이온을 주입하는 단계를 포함하여 이루어지는 본 발명의 다른 실시예는, 상기 일실시예와 같이, 제1알루미늄층(13a)의 하부와 실리콘산화막(12)의 상부에 알루미늄-이산화실리콘 혼합층(14)이 형성되어, 그 제1알루미늄층(13a)과 실리콘산화막(12)의 부착력이 증대되는 효과가 발생함과 아울러, 제1알루미늄층(13a)을 통해 주입되는 이온이 적은 에너지로도 원하는 깊이만큼 주입되기 때문에 이상적인 이온주입층을 얻을 수 있는 장점이 있다.As described above, another embodiment of the present invention, which includes forming the first metal layer and injecting ions after forming the first metal layer, as described above, has a lower portion of the first aluminum layer 13a and silicon. The aluminum-silicon dioxide mixed layer 14 is formed on the oxide film 12, so that the adhesion between the first aluminum layer 13a and the silicon oxide film 12 is increased, and the first aluminum layer ( Since the ion implanted through 13a) is implanted to a desired depth with a small amount of energy, there is an advantage of obtaining an ideal ion implantation layer.

Claims (9)

반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 금속을 증착하는 단계와, 그 금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속배선 형성방법.And depositing a metal on a lower film including a semiconductor layer, an insulating film, and the like, and forming a dopant diffusion layer at an interface formed between the metal film and the lower film. 제1항에 있어서, 상기 배선금속은 알루미늄이나 그 합금 등을 증착하여 형성하는 것을 특징으로 하는 금속배선 형성방법.The method of claim 1, wherein the wiring metal is formed by depositing aluminum, an alloy thereof, or the like. 제1항 또는 제2항에 있어서, 상기 배선금속은 스퍼터링법으로 증착하여 형성하는 것을 특징으로 하는 금속배선 형성방법.The metal wiring forming method according to claim 1 or 2, wherein the wiring metal is formed by depositing by sputtering. 제1항에 있어서, 상기 도판트 확산층을 형성하는 단계는, 그 확산층에 주입된 이온이 같은 영역에 있는 금속분자와 하부막분자에 에너지를 전달하는 과정과, 상기와 같이 에너지를 전달받은 금속분자와 하부막분자가 각각 상기 계면으로 이동하는 과정과, 상기와 같이 계면쪽으로 이동하는 금속분자와 하부막분자가 각기 상기 계면을 통과함과 아울러 하부막과 금속막으로 침투/확산되는 과정을 통해, 상기 하부막의 상층부와 금속막의 하층부에 금속분자-하부막분자 혼합층이 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속배선 형성방법.The method of claim 1, wherein the forming of the dopant diffusion layer comprises transferring energy to a metal molecule and a lower film molecule in which the ions injected into the diffusion layer are in the same region, and the metal molecules to which the energy is delivered as described above. Through the process of moving the and the lower film molecules to the interface, and the metal molecules and the lower film molecules moving toward the interface as described above, respectively through the interface and the process to penetrate / diffuse into the lower film and the metal film, And forming a metal molecule-lower layer molecule mixed layer on an upper layer of the lower layer and a lower layer of the metal layer. 제1항에 있어서, 상기 도판트 확산층은 소정의 도전형을 갖는 이온을 주입하여 형성하는 것을 특징으로 하는 금속배선 형성방법.The method of claim 1, wherein the dopant diffusion layer is formed by implanting ions having a predetermined conductivity type. 제1항 또는 제4항에 있어서, 상기 도판트 확산층은 금속막과 하부막이 이루는 계면을 중심으로 분포되는 것을 특징으로 하는 금속배선 형성방법.The method of claim 1, wherein the dopant diffusion layer is distributed around an interface formed between the metal layer and the lower layer. 제1항 또는 제5항에 있어서, 상기 도판트 확산층은 아르곤이온(Ar+)이 주입되어 형성되는 것을 특징으로 하는 금속배선 형성방법.The method of claim 1, wherein the dopant diffusion layer is formed by implanting argon ions (Ar + ). 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 제1금속을 증착하는 단계와, 그 제1금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계와, 상기 제1금속막 위에 제2금속을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속배선 형성방법.Depositing a first metal on a lower film including a semiconductor layer, an insulating film, and the like, forming a dopant diffusion layer at an interface formed between the first metal film and the lower film, and forming a first dopant diffusion layer on the first metal film. Metal wiring forming method comprising the step of depositing a metal. 제8항에 있어서, 상기 도판트 확산층은 소정의 도전형을 갖는 이온이 상기 제1금속막과 하부막이 이루는 계면을 중심으로 분포되게 상기 이온을 주입하여 형성하는 것을 특징으로 하는 금속배선 형성방법.The method of claim 8, wherein the dopant diffusion layer is formed by implanting the ions such that ions having a predetermined conductivity type are distributed around an interface between the first metal layer and the lower layer.
KR1019960030588A 1996-07-26 1996-07-26 Forming method for semiconductor device KR100202667B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960030588A KR100202667B1 (en) 1996-07-26 1996-07-26 Forming method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960030588A KR100202667B1 (en) 1996-07-26 1996-07-26 Forming method for semiconductor device

Publications (2)

Publication Number Publication Date
KR980011897A KR980011897A (en) 1998-04-30
KR100202667B1 true KR100202667B1 (en) 1999-06-15

Family

ID=19467641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030588A KR100202667B1 (en) 1996-07-26 1996-07-26 Forming method for semiconductor device

Country Status (1)

Country Link
KR (1) KR100202667B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692376B2 (en) 2011-05-06 2014-04-08 Hynix Semiconductor Inc. Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692376B2 (en) 2011-05-06 2014-04-08 Hynix Semiconductor Inc. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR980011897A (en) 1998-04-30

Similar Documents

Publication Publication Date Title
CA1085969A (en) Semiconductor devices and method of manufacturing the same
EP0055521B1 (en) Method of filling a groove in a semiconductor substrate
US3837907A (en) Multiple-level metallization for integrated circuits
JPH0126183B2 (en)
GB2245596A (en) A method for forming a metal layer in a semiconductor device
EP0178000B1 (en) Method of forming submicron grooves in, for example, semiconductor material and devices obtained by means of this method
KR960019649A (en) Manufacturing Method of Semiconductor Device
US6383884B1 (en) Method of manufacturing semiconductor device
KR100202667B1 (en) Forming method for semiconductor device
US5877031A (en) Method for forming a metallic barrier layer in semiconductor device
KR100215829B1 (en) Forming method for tungsten plug
JP4044166B2 (en) Method for forming contacts in differently doped regions in a semiconductor device and semiconductor device
USRE30282E (en) Double master mask process for integrated circuit manufacture
KR950000847B1 (en) Forming method of metal wiring film
KR100464186B1 (en) Wiring structure of semiconductor device and manufacturing method thereof
US5759869A (en) Method to imporve metal step coverage by contact reflow
KR100191710B1 (en) Metal wiring method of semiconductor device
KR100244479B1 (en) Manufacturing method for semiconductor device
KR100204009B1 (en) Manufacturing method of semiconductor device
KR940009595B1 (en) Forming method of metal wiring film
KR20020066585A (en) Method for forming the bit line contact in semiconductor device
EP0024222B1 (en) Process of manufacturing a field-effect transistor with self-aligned schottky-gate
KR20020058359A (en) Method For Treatment The Temperature Of Source/Drain Region
FR2711451A1 (en) Method for obtaining self-aligned conductive contacts for electronic components.
KR20000074473A (en) Method for forming silicide of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee