KR100464186B1 - Wiring structure and a manufacturing method of a semiconductor device - Google Patents

Wiring structure and a manufacturing method of a semiconductor device Download PDF

Info

Publication number
KR100464186B1
KR100464186B1 KR1019970026112A KR19970026112A KR100464186B1 KR 100464186 B1 KR100464186 B1 KR 100464186B1 KR 1019970026112 A KR1019970026112 A KR 1019970026112A KR 19970026112 A KR19970026112 A KR 19970026112A KR 100464186 B1 KR100464186 B1 KR 100464186B1
Authority
KR
South Korea
Prior art keywords
wiring
film
top
layer
formed
Prior art date
Application number
KR1019970026112A
Other languages
Korean (ko)
Other versions
KR19990002495A (en
Inventor
김창용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970026112A priority Critical patent/KR100464186B1/en
Publication of KR19990002495A publication Critical patent/KR19990002495A/en
Application granted granted Critical
Publication of KR100464186B1 publication Critical patent/KR100464186B1/en

Links

Images

Abstract

본 발명은 반도체소자의 배선구조 및 그 제조방법에 관한 것으로, 종래에는 반도체소자의 고집적화를 위해 배선의 폭을 감소시킴에 따라 전류밀도가 증가하여 전하이동(electromigration)에 의해 배선의 단락이 발생하는 문제점이 있었다. The present invention relates to a wiring structure and a method of manufacturing a semiconductor device, conventionally, increasing the current density with decreasing the width of the wiring for the high integration of semiconductor devices to which the short-circuit of the wiring caused by the charge transfer (electromigration) there was a problem. 이와같은 문제점을 감안한 본 발명은 반도체소자의 배선구조를 반도체 기판의 상부 좌우측에 소정거리 이격하여 형성된 절연막과; In the present invention taking into account the problems is an insulating film formed by a predetermined distance from the wiring structure of the semiconductor element on the upper left and right of the semiconductor substrate; 각 절연막의 상부 및 그 측면과 기판의 중앙측 상부에 절연막보다는 매우 얇은 두께로 증착된 TiN막과; The top and the sides and the TiN film deposited at a very small thickness than in the central portion of the upper insulating substrate and the insulating film of each; 그 TiN막과 높이가 동일하도록 기판의 중앙측 TiN막의 상부에 형성된 텅스텐막과; A tungsten film formed on the center side of the upper TiN film and a TiN film with a substrate to be the same height as; TiN막과 텅스텐막의 상부에 소정길이로 형성된 주배선층과; Note wiring layer formed in a predetermined length in the TiN film and a tungsten film and an upper; 그 주배선층의 상부에 교번하여 소정갯수가 형성된 접착층 및 주배선층과; The adhesive layer and the main wiring layers alternately on the upper portion of the main wiring is formed with a predetermined number; 제일 상부의 주배선층 상부에 형성된 반사방지막과; Formed in the upper portion of the first main wiring and the top anti-reflection coating; 교번하여 형성된 주배선층 및 접착층과 반사방지막의 양옆에 형성된 측벽으로 구성하고, 이러한 반도체소자의 배선구조를 반도체 기판의 상부에 절연층을 증착한 후, 일부를 식각하여 배선형성영역을 정의하고, 기판 및 절연층의 상부에 TiN막을 증착하는 단계와; One consists of a side wall formed on both sides of the main wiring layer and the adhesive layer and the antireflection film formed by alternating and, depositing an insulating layer for the wiring structure of the semiconductor device on top of the semiconductor substrate, then etching the part, and defines the wire formation area, the substrate and a step of depositing TiN film on top of the insulating layer; 그 TiN막의 상부에 텅스텐막을 증착한 후, 식각하여 배선형성영역에 텅스텐막을 채우는 단계와; After the TiN film, a tungsten film is deposited on the top, filling etched tungsten film formed on the wiring area; TiN막 및 텅스텐막의 상부에 주배선층을 증착하고, 그 주배선층의 상부에 교번하여 접착층 및 주배선층을 소정갯수 증착하는 단계와; Depositing a TiN film and a main wiring layer on the tungsten film, the top, depositing an adhesion layer and a predetermined number of the main wiring layer alternately on top of the main wiring layer and; 제일 상부 주배선층의 상부에 반사방지막을 증착하는 단계와; The method comprising: depositing a top anti-reflection coating on top of the first main wiring and; 사진식각공정을 통해 반사방지막, 주배선층 및 접착층의 일부를 순차적으로 식각하여 금속배선의 패턴을 형성하는 단계와; The method comprising using a photo etching process to etch a portion of the anti-reflection film, the main wiring layer and the adhesive layer in order to form a pattern of the metal wiring and; 금속배선의 패턴이 형성된 기판의 상부전면에 주배선층을 증착한 후, 선택적으로 식각하여 측벽을 형성하는 단계로 이루어지는 제조방법을 통해 제조함 따라 주배선층의 면적을 크게하여 전류밀도를 저하시킴으로써, 금속배선의 신뢰성을 향상시킬 수 있는 효과가 있다. Depositing a main wiring layer on the upper surface of the substrate a pattern of metal wiring formed by, depending prepared selectively by a manufacturing method comprising the steps of forming the side wall by etching to increase the area of ​​the main wiring to lower the current density, metal there is an effect that it is possible to improve the reliability of the wiring.

Description

반도체소자의 배선구조 및 그 제조방법 Wiring structure and a manufacturing method of a semiconductor device

본 발명은 반도체소자의 배선구조 및 그 제조방법에 관한 것으로, 특히 금속배선의 결정성 및 신뢰성을 향상시키기에 적당하도록 한 반도체소자의 배선구조 및 그 제조방법에 관한 것이다. The present invention relates to a wiring structure and relates to a production method, particularly to a wiring structure of a semiconductor device suitable for improving the crystallinity and the reliability of the metal wiring and a manufacturing method of a semiconductor device.

종래 반도체소자의 배선구조는 도1d에 도시한 바와같이 반도체 기판(1)의 상부 좌우측에 소정거리 이격하여 형성된 절연막(2)과; Conventional insulating film formed by a predetermined distance from the upper left and right sides of the wiring structure is a semiconductor substrate 1 as shown in Figure 1d of semiconductor elements (2) and; 일측 절연막(2)의 상부 소정거리에서 기판(1)의 상부 중앙측을 거쳐 타측 절연막(2)의 상부 소정거리까지 절연막(2)보다는 매우 얇은 두께로 증착된 TiN막(3)과; In the upper part a distance of one side of the insulating film (2) via an upper center region of the substrate 1 is deposited in a very thin thickness than the insulating layer (2) to the upper predetermined distance of the other insulating film (2) TiN film 3 and; 그 TiN막(3)과 높이가 동일하도록 기판(1)의 중앙측 TiN막(3)의 상부에 형성된 텅스텐막(4)과; The TiN film 3 and the upper tungsten film 4 is formed on the center side TiN film 3 of the substrate 1 and to have the same height as; TiN막(3)과 텅스텐막(4)의 상부에 형성된 주배선층(5)과; TiN film main wiring layer 5 formed on top of the layer 3 and the tungsten film (4) and; 그 주배선층(5)의 상부에 형성된 반사방지막(6)으로 구성된다. It consists of the anti-reflection film 6 formed on the upper portion of the main wiring layer (5). 이와같이 구성된 종래 반도체소자의 배선 제조방법은 도1a 내지 도1d에 도시한 바와같이 반도체 기판(1)의 상부에 절연층(2)을 증착한 후, 사진식각공정을 통해 절연층(2)의 일부를 식각하여 배선형성영역을 정의하고, 기판(1) 및 절연층(2)의 상부에 TiN막(3)을 증착하는 단계(도1a)와; Thus configured, some of the conventional wiring process for manufacturing a semiconductor device is then deposited an insulating layer (2) on top of the semiconductor substrate 1 as shown in FIG. 1a to 1d, isolated through the photolithography process layer (2) etching to define the wire formation area, the substrate 1 and the insulating layer (2) (Fig. 1a) of depositing a TiN film 3 on top of and; 그 TiN막(3)의 상부에 텅스텐막(4)을 증착한 후, 절연층(2) 상부의 TiN막(3)이 드러날 때까지 식각하여 배선형성영역에 텅스텐막(4)을 채우는 단계(도1b)와; Depositing a tungsten film (4) on top of the TiN film 3, the insulating layer (2) filling the tungsten film 4 in the wiring forming region is etched until reveal the TiN film 3 of the upper ( FIG. 1b) and; TiN막(3) 및 텅스텐막(4)의 상부에 주배선층(5)과 반사방지막(6)을 순차적으로 증착하는 단계(도1c)와; TiN film 3 and the step of sequentially deposited on a main wiring layer 5 and the anti-reflection film (6) on top of the tungsten film 4 (Fig. 1c) and; 사진식각공정을 통해 반사방지막(6), 주배선층(5) 및 TiN막(3)의 일부를 순차적으로 식각하여 금속배선의 패턴을 형성하는 단계(도1d)로 이루어진다. It comprises a through photolithography anti-reflection film (6), step (Fig. 1d) by etching a part of the main wiring layer 5 and the TiN film 3 in order to form a pattern of the metal wiring. 이하, 상기한 바와같은 종래 반도체소자의 배선 제조방법을 좀더 상세히 설명한다. Hereinafter, the wiring method of the conventional semiconductor device as described above in more detail.

먼저, 도1a에 도시한 바와같이 반도체 기판(1)의 상부에 절연층(2)을 증착한 후, 사진식각공정을 통해 절연층(2)의 일부를 식각하여 배선형성영역을 정의하고, 기판(1) 및 절연층(2)의 상부에 TiN막(3)을 증착한다. First, a semiconductor and then depositing an insulating layer (2) on top of the substrate 1, by etching a portion of the insulating layer 2 by a photolithography process defines the wiring forming region, and the substrate, as shown in Figure 1a 1 and to deposit the TiN film 3 on top of the insulating layer (2). 이때, TiN막(3)을 증착하는 이유는 이후에 열처리를 함으로써, 막질을 단단하게하여 배선의 결정성과 신뢰성을 높이기 위해서이다. At this time, the reason of depositing a TiN film 3, is for, by a heat treatment after, the film quality to hardly increase the crystallinity and the reliability of the wiring.

그리고, 도1b에 도시한 바와같이 TiN막(3)의 상부에 텅스텐막(4)을 증착한 후, 절연층(2) 상부의 TiN막(3)이 드러날 때까지 식각하여 배선형성영역에 텅스텐막(4)을 채운다. And, as shown in Fig. 1b and then depositing a tungsten film (4) on top of the TiN film 3, the insulating layer (2) of the upper TiN film 3 of tungsten in the wiring forming region is etched until the reveal fill the membrane (4). 이때, 텅스텐막(4)은 에치-백(etch back)하여 형성한다. At this time, the tungsten film 4 is etched-back to form the (etch back).

그리고, 도1c에 도시한 바와같이 TiN막(3) 및 텅스텐막(4)의 상부에 주배선층(5)과 반사방지막(6)을 순차적으로 증착한다. Then, sequentially deposited on the TiN film 3 and the tungsten film 4 weeks wiring layer 5 and the anti-reflection film (6) on top of, as shown in Figure 1c. 이때, 주배선층(5)은 알루미늄을 사용하며, 반사방지막(6)은 이후 사진식각공정에서 빛의 난반사를 방지하기 위하여 증착한다. At this time, the main wiring layer 5 uses an aluminum reflection film 6 is deposited to prevent the diffused reflection of light in the subsequent photolithography process.

그리고, 도1d에 도시한 바와같이 사진식각공정을 통해 반사방지막(6), 주배선층(5) 및 TiN막(3)의 일부를 순차적으로 식각하여 금속배선의 패턴을 형성한다. And, even if, as shown in 1d through a photolithography process the anti-reflection film (6), etching a part of the main wiring layer 5 and the TiN film 3 in order to form a pattern of the metal wiring.

그러나, 상기한 바와같은 종래 반도체소자의 배선구조 및 그 제조방법은 반도체소자의 고집적화를 위해 배선의 폭을 감소시킴에 따라 전류밀도가 증가하여 전하이동(electromigration)에 의해 배선의 단락이 발생하는 문제점이 있었다. However, the wiring structure of a conventional semiconductor device as described above and a method of manufacturing the same is the problem that a short circuit of the wiring caused by the charge transfer (electromigration) the current density increases with decreasing the width of the wiring for the high integration of the semiconductor element there was.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 금속배선의 결정성 및 신뢰성을 향상시킬 수 있는 반도체소자의 배선구조 및 그 제조방법을 제공함에 있다. The present invention has been made to solve the problems as described above, it is an object of the present invention to provide a wiring structure and a method of manufacturing a semiconductor device capable of improving the crystallinity, and the reliability of the metal wiring.

상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 배선구조는 반도체 기판의 상부 좌우측에 소정거리 이격하여 형성된 절연막과; A wiring structure of a semiconductor device for achieving the object of the present invention as described above is formed by a predetermined distance from the upper left and right of the semiconductor substrate and the insulating film; 각 절연막의 상부 및 그 측면과 기판의 중앙측 상부에 절연막보다는 매우 얇은 두께로 증착된 TiN막과; The top and the sides and the TiN film deposited at a very small thickness than in the central portion of the upper insulating substrate and the insulating film of each; 그 TiN막과 높이가 동일하도록 기판의 중앙측 TiN막의 상부에 형성된 텅스텐막과; A tungsten film formed on the center side of the upper TiN film and a TiN film with a substrate to be the same height as; TiN막과 텅스텐막의 상부에 소정길이로 형성된 주배선층과; Note wiring layer formed in a predetermined length in the TiN film and a tungsten film and an upper; 그 주배선층의 상부에 교번하여 소정갯수가 형성된 접착층 및 주배선층과; The adhesive layer and the main wiring layers alternately on the upper portion of the main wiring is formed with a predetermined number; 제일 상부의 주배선층 상부에 형성된 반사방지막과; Formed in the upper portion of the first main wiring and the top anti-reflection coating; 교번하여 형성된 주배선층 및 접착층과 반사방지막의 양옆에 형성된 측벽으로 구성되며, 본 발명의 목적을 달성하기 위한 반도체소자의 배선 제조방법은 반도체 기판의 상부에 절연층을 증착한 후, 일부를 식각하여 배선형성영역을 정의하고, 기판 및 절연층의 상부에 TiN막을 증착하는 단계와; Alternately to be composed of a side wall formed on both sides of the main wiring layer and the adhesive layer and anti-reflection film is formed, a wiring process for manufacturing a semiconductor device for achieving the object of the present invention is by etching the part, and then depositing an insulating layer on a semiconductor substrate defining a wiring formation region and, TiN film is deposited on top of the substrate and the insulating layer; 그 TiN막의 상부에 텅스텐막을 증착한 후, 식각하여 배선형성영역에 텅스텐막을 채우는 단계와; After the TiN film, a tungsten film is deposited on the top, filling etched tungsten film formed on the wiring area; TiN막 및 텅스텐막의 상부에 주배선층을 증착하고, 그 주배선층의 상부에 교번하여 접착층 및 주배선층을 소정갯수 증착하는 단계와; Depositing a TiN film and a main wiring layer on the tungsten film, the top, depositing an adhesion layer and a predetermined number of the main wiring layer alternately on top of the main wiring layer and; 제일 상부 주배선층의 상부에 반사방지막을 증착하는 단계와; The method comprising: depositing a top anti-reflection coating on top of the first main wiring and; 사진식각공정을 통해 반사방지막, 주배선층 및 접착층의 일부를 순차적으로 식각하여 금속배선의 패턴을 형성하는 단계와; The method comprising using a photo etching process to etch a portion of the anti-reflection film, the main wiring layer and the adhesive layer in order to form a pattern of the metal wiring and; 금속배선의 패턴이 형성된 기판의 상부전면에 주배선층을 증착한 후, 선택적으로 식각하여 측벽을 형성하는 단계로 이루어진다. Depositing a main wiring layer on the upper surface of the substrate a pattern of the metal wiring is formed, a step of selectively etching to form the side wall.

상기한 바와같은 본 발명에 의한 반도체소자의 배선구조는 도2e에 도시한 바와같이 반도체 기판(1)의 상부 좌우측에 소정거리 이격하여 형성된 절연막(2)과; As shown in Fig. 2e is a wiring structure of a semiconductor device according to the present invention as described above is formed by a predetermined distance from the upper left and right of the semiconductor substrate 1, an insulating film (2) and; 각 절연막(2)의 상부 및 그 측면과 기판(1)의 중앙측 상부에 절연막(2)보다는 매우 얇은 두께로 증착된 TiN막(3)과; Each insulating film 2 and the upper side of the substrate (1) in a central upper side of the insulating film (2) than the very small thickness of the TiN film (3) deposited to the of and; 그 TiN막(3)과 높이가 동일하도록 기판(1)의 중앙측 TiN막(3)의 상부에 형성된 텅스텐막(4)과; The TiN film 3 and the upper tungsten film 4 is formed on the center side TiN film 3 of the substrate 1 and to have the same height as; TiN막(3)과 텅스텐막(4)의 상부에 소정길이로 형성된 주배선층(5)과; TiN film 3 and the tungsten film 4 weeks wiring layer 5 is formed on top at a predetermined length and; 그 주배선층(5)의 상부에 교번하여 소정갯수가 형성된 접착층(10) 및 주배선층(5)과; The main wiring layer (5) alternating with the upper predetermined number of formed adhesive layer 10 and a main wiring layer (5) on the; 제일 상부의 주배선층(5) 상부에 형성된 반사방지막(6)과; The best state of the upper wiring layer (5) anti-reflection film 6 formed on the upper and; 교번하여 형성된 주배선층(5) 및 접착층(10)과 반사방지막(6)의 양옆에 형성된 측벽(20)으로 구성된다. By alternating consists of a side wall 20 formed on both sides of the main wiring layer 5 and the adhesive layer 10 and the reflection film 6 is formed. 이와같은 본 발명에 의한 반도체소자의 배선 제조방법은 도2a 내지 도2e에 도시한 바와같이 반도체 기판(1)의 상부에 절연층(2)을 증착한 후, 사진식각공정을 통해 절연층(2)의 일부를 식각하여 배선형성영역을 정의하고, 기판(1) 및 절연층(2)의 상부에 TiN막(3)을 증착하는 단계(도2a)와; In After such deposit the layer (2), isolated on the top of the semiconductor substrate 1, as the wiring method of manufacturing a semiconductor device according to the present invention is shown in Figures 2a-2e, the insulating layer through a photolithography process (2 ) step (Fig. 2a) of depositing a TiN film 3 on top of the wire formation area defined by etching the part, and the substrate 1 and the insulating layer (2) of the; 그 TiN막(3)의 상부에 텅스텐막(4)을 증착한 후, 절연층(2) 상부의 TiN막(3)이 드러날 때까지 식각하여 배선형성영역에 텅스텐막(4)을 채우는 단계(도2b)와; Depositing a tungsten film (4) on top of the TiN film 3, the insulating layer (2) filling the tungsten film 4 in the wiring forming region is etched until reveal the TiN film 3 of the upper ( Figure 2b) and; TiN막(3) 및 텅스텐막(4)의 상부에 주배선층(5)을 증착한 후, 그 주배선층(5)의 상부에 교번하여 접착층(10) 및 주배선층(5)을 소정갯수 증착하는 단계(도2c)와; Then on top of the TiN film 3 and the tungsten film (4) depositing a main wiring layer (5), alternately to the upper portion of the main wiring layer (5) for depositing a predetermined number of the adhesive layer 10 and a main wiring layer (5) step (Fig. 2c) and; 제일 상부 주배선층(5)의 상부에 반사방지막(6)을 증착한 후, 사진식각공정을 통해 반사방지막(6), 주배선층(5), 및 접착층(10)의 일부를 순차적으로 식각하여 금속배선의 패턴을 형성하는 단계(도2d)와; First after the upper portion of the main wiring layer (5) depositing a reflection film (6), photolithography through the anti-reflection film (6), the main wiring layer 5, and a metal by etching a portion of the adhesive layer 10 are sequentially forming a pattern of wiring (Fig. 2d) and; 금속배선의 패턴이 형성된 기판(1)의 상부전면에 주배선층(5)을 증착한 후, 선택적으로 식각하여 측벽(20)을 형성하는 단계(도2e)로 이루어진다. Consists of depositing a main wiring layer (5) on the upper front surface of the substrate 1, the pattern is formed of a metal wire, by selectively etching to form a side wall 20 (Fig. 2e). 이하, 상기한 바와같은 본 발명에 의한 반도체소자의 배선 제조방법을 좀더 상세히 설명한다. Hereinafter, a wiring process for manufacturing a semiconductor device according to the present invention as described above in more detail.

먼저, 도2a에 도시한 바와같이 반도체 기판(1)의 상부에 절연층(2)을 증착한 후, 사진식각공정을 통해 절연층(2)의 일부를 식각하여 배선형성영역을 정의하고, 기판(1) 및 절연층(2)의 상부에 TiN막(3)을 증착한다. First, a semiconductor and then depositing an insulating layer (2) on top of the substrate 1, by etching a portion of the insulating layer 2 by a photolithography process defines the wiring forming region, and the substrate, as shown in Figure 2a 1 and to deposit the TiN film 3 on top of the insulating layer (2). 이때, TiN막(3)을 증착하는 이유는 이후에 열처리를 함으로써, 배선의 결정성과 신뢰성을 높이기 위해서이다. At this time, the reason of depositing a TiN film 3 is to increase the by the heat treatment after the determining and reliability of wiring.

그리고, 도2b에 도시한 바와같이 TiN막(3)의 상부에 텅스텐막(4)을 증착한 후, 절연층(2) 상부의 TiN막(3)이 드러날 때까지 식각하여 배선형성영역에 텅스텐막(4)을 채운다. And, as shown in Fig. 2b and then depositing a tungsten film (4) on top of the TiN film 3, the insulating layer (2) of the upper TiN film 3 of tungsten in the wiring forming region is etched until the reveal fill the membrane (4). 이때, 텅스텐막(4)은 에치-백(etch back)하여 형성한다. At this time, the tungsten film 4 is etched-back to form the (etch back).

그리고, 도2c에 도시한 바와같이 TiN막(3) 및 텅스텐막(4)의 상부에 주배선층(5)을 증착한 후, 그 주배선층(5)의 상부에 교번하여 접착층(10) 및 주배선층(5)을 소정갯수 증착한다. Then, after depositing a main wiring layer (5) on top of the TiN film 3 and the tungsten film (4), alternately in the upper portion of the main wiring layer 5, the adhesive layer 10 as shown in Figure 2c and the main a wiring layer (5) is deposited a predetermined number. 이때, 각 주배선층(5)은 50Å이상의 두께로 증착하고, 각 접착층(10)은 10Å이상의 두께로 증착하며, 각 접착층(10)은 Ti 또는 TiN 막으로 형성하여 금속배선에 전류가 인가될 때 금속의 원자가 이동하지 못하도록 붙잡아주는 역할을 함으로써, 전하이동(electromigration)에 의한 금속배선의 단락을 방지한다. At this time, each of the main wiring layer 5 is deposited to a thickness of 50Å or more, each of the adhesive layer (10) and deposited at a thickness of 10Å or more, each of the adhesive layer 10 is formed with Ti or TiN film when subjected to a current to a metal wire by serves to hold prevent movement valency of the metal, to prevent the short circuit of the metal wiring due to the charge transfer (electromigration).

그리고, 도2d에 도시한 바와같이 제일 상부 주배선층(5)의 상부에 반사방지막(6)을 증착한 후, 사진식각공정을 통해 반사방지막(6), 주배선층(5), 및 접착층(10)의 일부를 순차적으로 식각하여 금속배선의 패턴을 형성한다. And, a reflective film 6, the main wiring layer 5, and the adhesive layer (10, after the upper depositing a reflection film (6) to, through the photolithography process of a first upper main wiring layer 5 as illustrated in 2d ) to a portion of the etching in order to form a pattern of the metal wiring. 이때, 주배선층(5)은 알루미늄을 사용하며, 반사방지막(6)은 이후 사진식각공정에서 빛의 난반사를 방지하기 위하여 증착한다. At this time, the main wiring layer 5 uses an aluminum reflection film 6 is deposited to prevent the diffused reflection of light in the subsequent photolithography process.

그리고, 도2e에 도시한 바와같이 금속배선의 패턴이 형성된 기판(1)의 상부전면에 주배선층(5)을 증착한 후, 선택적으로 식각하여 측벽(20)을 형성한다. And, forming a depositing a main wiring layer (5) on the upper front surface of the substrate 1, the pattern is formed of a metal wire, by selectively etching the side wall 20, as shown in Figure 2e. 이때, 측벽(20)은 금속층간의 열전도를 용이하게하여 주울(Joule) 열에 의해 발생한 열을 효과적으로 방출시키고, 전기전도도의 저하를 막기위해 형성한다. In this case, the side wall 20 and effectively release heat generated by Joule heat (Joule) to facilitate heat transfer of the metal layers, it is formed to prevent a decrease in electric conductivity.

상기한 바와같은 본 발명에 의한 반도체소자의 배선구조 및 그 제조방법은 주배선층의 면적을 크게하여 전류밀도를 저하시킴으로써, 금속배선의 신뢰성이 향상되는 효과가 있다. By wiring structure and a method of manufacturing the semiconductor device according to the present invention as described above will reduce the current density by increasing the area of ​​the main wiring layer, there is an effect that improves the reliability of the metal wiring.

도1은 종래 반도체소자의 배선 제조방법을 보인 수순단면도. Figure 1 is a sectional view showing the procedure for wiring manufacturing method of the conventional semiconductor device.

도2는 본 발명에 의한 반도체소자의 배선 제조방법을 보인 수순단면도. Figure 2 is a sectional view showing the procedure for wiring manufacturing method of a semiconductor device according to the present invention.

***도면의 주요 부분에 대한 부호의 설명*** *** Description of the Related Art ***

1:기판 2:절연막 1: substrate 2: insulating

3:TiN막 4:텅스텐막 3: TiN film 4: tungsten film

5:주배선층 6:반사방지막 5: The main wiring 6: anti-reflection coating

10:접착층 20:측벽 10: adhesive layer 20: a side wall

Claims (4)

  1. 반도체 기판의 상부 좌우측에 소정거리 이격하여 형성된 절연막과; An insulating film formed by a predetermined distance from the upper left and right of the semiconductor substrate; 각 절연막의 상부 및 그 측면과 기판의 중앙측 상부에 절연막보다는 매우 얇은 두께로 증착된 TiN막과; The top and the sides and the TiN film deposited at a very small thickness than in the central portion of the upper insulating substrate and the insulating film of each; 그 TiN막과 높이가 동일하도록 기판의 중앙측 TiN막의 상부에 형성된 텅스텐막과; A tungsten film formed on the center side of the upper TiN film and a TiN film with a substrate to be the same height as; TiN막과 텅스텐막의 상부에 소정길이로 형성된 주배선층과; Note wiring layer formed in a predetermined length in the TiN film and a tungsten film and an upper; 그 주배선층의 상부에 교번하여 소정갯수가 형성된 접착층 및 주배선층과; The adhesive layer and the main wiring layers alternately on the upper portion of the main wiring is formed with a predetermined number; 제일 상부의 주배선층 상부에 형성된 반사방지막과; Formed in the upper portion of the first main wiring and the top anti-reflection coating; 교번하여 형성된 주배선층 및 접착층과 반사방지막의 양옆에 형성된 측벽으로 구성된 것을 특징으로 하는 반도체소자의 배선구조. Alternate wiring structure of a semiconductor device, characterized in that configured in the main wiring layer and the adhesive layer and the side walls formed on either side of the antireflection film formed.
  2. 반도체 기판의 상부에 절연층을 증착한 후, 일부를 식각하여 배선형성영역을 정의하고, 기판 및 절연층의 상부에 TiN막을 증착하는 단계와; Depositing a dielectric layer on top of the semiconductor substrate, and defining a wiring formation region by etching a portion and, TiN film is deposited on top of the substrate and the insulating layer; 그 TiN막의 상부에 텅스텐막을 증착한 후, 식각하여 배선형성영역에 텅스텐막을 채우는 단계와; After the TiN film, a tungsten film is deposited on the top, filling etched tungsten film formed on the wiring area; TiN막 및 텅스텐막의 상부에 주배선층을 증착하고, 그 주배선층의 상부에 교번하여 접착층 및 주배선층을 소정갯수 증착하는 단계와; Depositing a TiN film and a main wiring layer on the tungsten film, the top, depositing an adhesion layer and a predetermined number of the main wiring layer alternately on top of the main wiring layer and; 제일 상부 주배선층의 상부에 반사방지막을 증착하는 단계와; The method comprising: depositing a top anti-reflection coating on top of the first main wiring and; 사진식각공정을 통해 반사방지막, 주배선층 및 접착층의 일부를 순차적으로 식각하여 금속배선의 패턴을 형성하는 단계와; The method comprising using a photo etching process to etch a portion of the anti-reflection film, the main wiring layer and the adhesive layer in order to form a pattern of the metal wiring and; 금속배선의 패턴이 형성된 기판의 상부전면에 주배선층을 증착한 후, 그 주배선층을 선택적으로 식각하여 측벽을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 배선 제조방법. Depositing a main wiring layer on the upper surface of the substrate a pattern of the metal wiring is formed, the wiring method of producing a semiconductor device, characterized in that comprising the step of selectively etching the wiring layer forming the main side wall.
  3. 제 2항에 있어서, 각 주배선층은 50Å이상의 두께로 증착되는 것을 특징으로 하는 반도체소자의 배선 제조방법. The method of claim 2, wherein each main wiring is wiring method of producing a semiconductor device characterized in that the vapor-deposited in a thickness 50Å or more.
  4. 제 2항에 있어서, 각 접착층은 10Å이상의 두께로 증착되는 것을 특징으로 하는 반도체소자의 배선 제조방법. The method of claim 2 wherein each adhesive layer is a wiring method of producing a semiconductor device characterized in that the deposition of at least 10Å thick.
KR1019970026112A 1997-06-20 1997-06-20 Wiring structure and a manufacturing method of a semiconductor device KR100464186B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026112A KR100464186B1 (en) 1997-06-20 1997-06-20 Wiring structure and a manufacturing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026112A KR100464186B1 (en) 1997-06-20 1997-06-20 Wiring structure and a manufacturing method of a semiconductor device

Publications (2)

Publication Number Publication Date
KR19990002495A KR19990002495A (en) 1999-01-15
KR100464186B1 true KR100464186B1 (en) 2004-12-21

Family

ID=37301988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026112A KR100464186B1 (en) 1997-06-20 1997-06-20 Wiring structure and a manufacturing method of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100464186B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749071B2 (en) 2012-07-11 2014-06-10 Samsung Electronics Co., Ltd. Semiconductor devices and the method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340068B1 (en) 1999-06-28 2002-06-12 박종섭 Image sensor having optical designed layer to improve optical transmittance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749071B2 (en) 2012-07-11 2014-06-10 Samsung Electronics Co., Ltd. Semiconductor devices and the method of manufacturing the same

Also Published As

Publication number Publication date
KR19990002495A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US4977105A (en) Method for manufacturing interconnection structure in semiconductor device
JP2996946B2 (en) A method of forming a self-aligned copper diffusion barrier in vias
JP2950653B2 (en) Method of manufacturing a Ic stage
KR100399417B1 (en) A method for preparing of integrated circuit of semiconductor
KR100387255B1 (en) Method of forming a metal wiring in a semiconductor device
US6841081B2 (en) Method for manufacturing reflective spatial light modulator mirror devices
US6020266A (en) Single step electroplating process for interconnect via fill and metal line patterning
JPH08288389A (en) Manufacture of semiconductor device
FR2634317A1 (en) Method for manufacturing semiconductor device having at least one contact level through small dimension contact openings
JPH1187509A (en) Low resistance contact between metal layer of integrated circuit and forming method thereof
KR100214852B1 (en) Forming method for metal wiring in semiconductor device
EP0444695A2 (en) Semiconductor device having multilayered wiring structure and method of manufacturing the same
US4872050A (en) Interconnection structure in semiconductor device and manufacturing method of the same
JPH1197538A (en) Interconnected structure for semiconductor device and formation method therefor
KR20040002674A (en) A capacitor for a semiconductor device and method for fabrication therefor
JPH06104341A (en) Semiconductor integrated circuit and its manufacture
JPH09135005A (en) Method of forming wiring in semiconductor device
KR100297966B1 (en) Process for forming multilevel interconnection structure
KR100533971B1 (en) Method of manufacturing capacitor for semiconductor device
KR100226751B1 (en) Forming method for metallization of semiconductor device
US5663102A (en) Method for forming multi-layered metal wiring semiconductor element using cmp or etch back
JP3122845B2 (en) Method of forming a metal line in a semiconductor device
JPH07321112A (en) Metal wiring forming method of semiconductor element
KR970007831B1 (en) Simultaneously forming method of metal wire and contact plug
JP2000294628A (en) Semiconductor device and manufacture of the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee