KR100244478B1

KR100244478B1 - Manufacturing method for compact mask rom

Info

Publication number: KR100244478B1
Application number: KR1019970023241A
Authority: KR
Inventors: 김성열
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-06-05
Filing date: 1997-06-05
Publication date: 2000-03-02
Also published as: KR19990000370A

Abstract

본 발명은 컴팩트 마스크롬 제조방법에 관한 것으로, 종래의 컴팩트 마스크롬은 소스 및 드레인이 존재하지 않아 게이트 전극에 의한 채널이 형성되지 않는 영역이 생기게 됨으로써, 동작속도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 게이트 산화막과 제 1게이트 전극을 순차적으로 증착하는 단계와; 상기 제 1게이트 전극의 전면에 산화막을 증착하고, 상기 산화막의 수직방향 측면에 질화막을 증착하는 단계와; 상기 제 1게이트 전극, 산화막, 질화막의 전면에 산화막을 증착하고, 그 산화막중 수직으로 형성된 영역의 사이에 제 2게이트 전극을 증착하는 단계와; 상기 제 1게이트 전극 및 질화막의 상부에 증착된 산화막을 식각하고, 질화막을 식각한 후 고농도 불순물 이온을 이온주입하여 소스 및 드레인을 형성하는 단계로 이루어져 집적도가 높은 게이트 전극을 형성하고, 그 게이트 전극의 채널을 연결하는 소스 및 드레인을 형성함으로써 동작속도를 향상시키는 효과가 있다.The present invention relates to a method for manufacturing a compact mask rom. In the conventional compact mask rom, a source and a drain do not exist, and thus a region in which a channel is not formed by a gate electrode is generated. In view of the above problems, the present invention includes the steps of sequentially depositing a gate oxide film and a first gate electrode on the substrate; Depositing an oxide film on the entire surface of the first gate electrode and depositing a nitride film on a vertical side surface of the oxide film; Depositing an oxide film over the first gate electrode, the oxide film, and the nitride film, and depositing a second gate electrode between the vertically formed regions of the oxide film; Etching the oxide film deposited on the first gate electrode and the nitride film, etching the nitride film, and ion implanting high concentration impurity ions to form a source and a drain to form a gate electrode having a high degree of integration, and the gate electrode There is an effect of improving the operation speed by forming a source and a drain connecting the channels of.

Description

Compact Mask ROM Manufacturing Method

본 발명은 컴팩트 마스크롬 제조방법에 관한 것으로, 특히 컴팩트 마스크롬에 소스 및 드레인을 형성하여 동작속도를 증가시키는데 적당하도록 한 컴팩트 마스크롬 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a compact mask rom, and more particularly, to a method for manufacturing a compact mask rom suitable for increasing the operation speed by forming a source and a drain in the compact mask rom.

일반적으로, 컴팩트 마스크롬(COMPACT MASK ROM)은 미합중국 특허 5429967에 명시되어 있는 바와 같이, 소자의 제조시 프로그램을 실시하여 고정된 데이터를 읽어들이는 가장 단순한 형태의 롬인 마스크롬(MASK ROM)의 집적도를 향상시키기위해 소스 및 드레인이 없이 게이트의 연결로 이루어지는 형태를 제조하고, 프로그램을 목적으로 불순물 이온을 주입하여 종래 마스크롬의 집적도를 2배 향상하였으며, 이와 같은 종래의 마스크롬 및 컴팩트 마스크롬의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, the Compact Mask ROM is the density of the mask ROM, which is the simplest form of ROM that reads fixed data by programming during device manufacturing, as specified in US Pat. No. 5429967. In order to improve the efficiency, a shape consisting of a gate connection without a source and a drain is manufactured, and impurity ions are implanted for the purpose of programming, thereby doubling the density of a conventional mask rom. When described in detail with reference to the accompanying drawings the manufacturing method as follows.

도1은 종래 마스크롬의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)과 게이트전극(3)을 순차적으로 증착하고, 패터닝하여 다수의 게이트를 형성하는 단계와; 상기 게이트간에 저농도 불순물 이온을 주입하여 저농도 소스 및 드레인을 형성한 후, 게이트의 측면에 측벽(5)을 형성하는 단계와; 상기 다수의 측벽(5) 사이에 노출된 기판(1)에 고농도 불순물 이온을 주입하여 고농도 소스 및 드레인을 형성하는 단계로 저농도 및 고농도를 갖는 엘디디영역(4)을 포함하는 다수의 모스 트랜지스터를 구비하는 마스크롬을 제조하게 된다. 그러나, 이와 같은 마스크롬은 게이트 전극영역과 엘디디 구조를 형성하기 위해 비교적 넓은 면적을 필요로하여 집적도가 저하되는 문제점이 있었다. 이러한 문제점을 감안하여 컴팩트 마스크롬을 창안하게 되었다. 도2a, 도2b는 종래 컴팩트 마스크롬의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)과 제 1게이트 전극(3)을 순차적으로 증착한 후, 패터닝하여 다수의 게이트를 형성하는 단계와; 상기 다수의 게이트의 상부 및 노출된 기판(1)의 상부에 산화막(6)을 증착하고, 상기 다수의 게이트 사이에 제 2게이트 전극(7)을 형성하는 단계와; 프로그램을 목적으로 불순물 이온을 주입하는 단계로 구성되며, 이후의 공정에서 소자의 보호를 위한 절연막을 증착하고, 금속공정을 통해 배선하게 된다.1 is a cross-sectional view of a conventional mask rom, in which a plurality of gates are formed by sequentially depositing and patterning a gate oxide film 2 and a gate electrode 3 on a substrate 1; Implanting low concentration impurity ions between the gates to form a low concentration source and drain, and then forming a sidewall (5) on the side of the gate; Forming a high concentration source and a drain by injecting high concentration impurity ions into the substrate 1 exposed between the plurality of sidewalls 5 to form a plurality of MOS transistors including an LED region 4 having a low concentration and a high concentration. The mask rom provided is manufactured. However, such a mask rom requires a relatively large area in order to form the gate electrode region and the LED structure, and thus there is a problem that the degree of integration decreases. In view of these problems, a compact mask rom was invented. 2A and 2B are cross-sectional views of a conventional manufacturing process of a compact mask rom. As shown therein, the gate oxide film 2 and the first gate electrode 3 are sequentially deposited on the substrate 1 and then patterned. Forming a plurality of gates; Depositing an oxide film (6) over the plurality of gates and over the exposed substrate (1), and forming a second gate electrode (7) between the plurality of gates; It is composed of implanting impurity ions for the purpose of programming. In the subsequent process, an insulating film for protecting the device is deposited and wired through a metal process.

이하, 상기와 같이 구성되는 종래 컴팩트 마스크롬 제조방법을 좀더 상세히 설명한다.Hereinafter, a conventional compact mask ROM manufacturing method configured as described above will be described in more detail.

먼저, 기판(1)의 상부에 액티브영역과 분리영역을 정의하고, 액티브영역의 상부에 게이트산화막(2)을 증착한다. 또한, 다결정 실리콘을 상기 게이트산화막(2)의 상부에 증착하고, 사진식각 공정을 통해 다수의 제 1게이트 전극(3)을 형성한다.First, an active region and an isolation region are defined on the substrate 1, and a gate oxide film 2 is deposited on the active region. In addition, polycrystalline silicon is deposited on the gate oxide layer 2 and a plurality of first gate electrodes 3 are formed through a photolithography process.

그 다음, 상기 제 1게이트 전극(3)이 형성된 기판(1)의 상부전면에 산화막(6)을 증착하고, 제 1게이트 전극(3) 간에 다결정실리콘을 증착하여 제 2게이트 전극(7)을 형성한다.Next, an oxide film 6 is deposited on the upper surface of the substrate 1 on which the first gate electrode 3 is formed, and polysilicon is deposited between the first gate electrode 3 to form the second gate electrode 7. Form.

그 다음, 프로그래밍을 목적으로 하는 불순물 이온을 소정의 이온주입한다.Then, predetermined ion implantation is performed for impurity ions for programming purposes.

그 다음, 상기 제 1게이트 전극(3) 및 제 2게이트 전극(7)의 상부에 HLD, BPSG 등의 절연막을 증착하고, 금속공정을 통해 배선하게 된다. 이와 같은 공정으로 제조되는 종래의 컴팩트 마스크롬은 산화막(6)에 의해 각 게이트 전극이 분리되어, 각 게이트 전극의 채널이 연결되지 않는 비접속영역(A)이 생기게 된다.Next, an insulating film such as HLD and BPSG is deposited on the first gate electrode 3 and the second gate electrode 7 and wired through a metal process. In the conventional compact mask rom manufactured by such a process, the gate electrodes are separated by the oxide film 6, thereby forming a non-connected region A in which the channels of the gate electrodes are not connected.

상기와 같이, 모든 셀을 문턱전압이 -값을 갖는 공핍형 트랜지스터로 제조하고, 특정 셀에 이온을 주입하여 그 이온주입된 셀의 문턱전압이 +값을 갖게하여 제조공정이 완료된 이후에 그 정보를 데이터로 인식하게 된다.As described above, all cells are manufactured with a depletion transistor having a threshold value of-, implanted with ions into a specific cell, and the threshold voltage of the ion implanted cell has a + value so that the information is completed after the manufacturing process is completed. Will be recognized as data.

상기한 바와 같이 종래의 컴팩트 마스크롬은 소스 및 드레인이 존재하지 않아 게이트 전극에 의한 채널이 형성되지 않는 영역이 생기게 됨으로써, 동작속도가 감소하는 문제점이 있었다.As described above, the conventional compact mask rom does not have a source and a drain, so that a region in which a channel is not formed by the gate electrode is generated, thereby reducing the operation speed.

이와 같은 문제점을 달성하기 위한 본 발명은 소스 및 드레인을 갖는 컴팩트 마스크롬 제조방법의 제공에 그 목적이 있다.An object of the present invention for achieving the above problem is to provide a method for manufacturing a compact mask ROM having a source and a drain.

도1은 종래 일반적인 마스크롬의 단면도.1 is a cross-sectional view of a conventional general mask rom.

도2a, 도2b는 종래 컴팩트 마스크롬의 제조공정 수순단면도.Figure 2a, Figure 2b is a cross-sectional view of the manufacturing process of the conventional compact mask rom.

도3a 내지 도3d는 본 발명에 의한 컴팩트 마스크롬의 제조공정 수순단면도.Figures 3a to 3d is a cross-sectional view of the manufacturing process of the compact mask rom according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1:기판 2:게이트산화막1: Substrate 2: Gate Oxide

3,7:제 1 및 제 2게이트 전극 6,9:산화막3,7: first and second gate electrodes 6,9: oxide film

8:질화막 10:소스 및 드레인8: nitride film 10: source and drain

상기와 같은 목적은 제 1게이트 전극형성후, 제 1게이트 전극의 측면에 질화막을 증착하는 단계와; 상기 질화막의 사이에 제 2게이트 전극을 형성하는 단계와; 상기 질화막을 선택적으로 식각하는 단계와; 상기 식각으로 노출된 기판에 이온을 주입하여 소스 및 드레인을 형성하는 단계를 포함하는 공정방법으로 집적도가 높은 전극과 그 전극의 채널을 연결하는 소스 및 드레인을 포함하는 컴팩트 마스크롬을 제조함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 컴팩트 마스크롬 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is the step of depositing a nitride film on the side of the first gate electrode, after forming the first gate electrode; Forming a second gate electrode between the nitride films; Selectively etching the nitride film; A process method including implanting ions into the etch-exposed substrate to form a source and a drain is achieved by manufacturing a compact mask rom including a highly integrated electrode and a source and a drain connecting the channel of the electrode. When described in detail with reference to the accompanying drawings, a method for manufacturing a compact mask ROM according to the present invention as follows.

도3a 내지 도3d는 본 발명에 의한 컴팩트 마스크롬 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트 산화막(2)과 제 1게이트 전극(3)을 순차적으로 증착하는 단계(도3a)와; 상기 제 1게이트 전극(3)의 전면에 산화막(6)을 증착하고, 상기 산화막(6)의 수직방향 측면에 질화막(8)을 증착하는 단계(도3b)와; 상기 제 1게이트 전극(3), 산화막(6), 질화막(8)의 전면에 산화막(9)을 증착하고, 그 산화막(9)중 수직으로 형성된 영역의 사이에 제 2게이트 전극(7)을 증착하는 단계(도3c)와; 상기 제 1게이트 전극(3) 및 질화막(8)의 상부에 증착된 산화막(9)을 식각하고, 질화막(8)을 식각한 후 고농도 불순물 이온을 이온주입하여 소스 및 드레인(10)을 형성하는 단계(도3d)로 구성되며, 이후의 공정에서 평탄화와 금속공정을 통해 배선을 형성한다.3A to 3D are cross-sectional views of a process for manufacturing a compact mask rom according to the present invention, and as shown in this step, sequentially depositing a gate oxide film 2 and a first gate electrode 3 on the substrate 1. (FIG. 3A); Depositing an oxide film (6) on the entire surface of the first gate electrode (3) and depositing a nitride film (8) on a vertical side of the oxide film (FIG. 3B); An oxide film 9 is deposited on the entire surface of the first gate electrode 3, the oxide film 6, and the nitride film 8, and the second gate electrode 7 is interposed between the vertically formed regions of the oxide film 9. Depositing (FIG. 3C); Etching the oxide film 9 deposited on the first gate electrode 3 and the nitride film 8, etching the nitride film 8, and ion implanting high concentration impurity ions to form a source and a drain 10. It consists of a step (FIG. 3D), and wiring is formed through a planarization and a metal process in a subsequent process.

이하, 상기와 같이 구성되는 본 발명 컴팩트 마스크롬 제조방법을 좀더 상세히 설명한다.Hereinafter, the method for manufacturing the compact mask ROM of the present invention configured as described above will be described in more detail.

먼저, 도3a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)을 증착하고, 그 게이트산화막(2)의 상부에 다결정 실리콘을 증착하고, 패터닝하여 제 1게이트 전극(3)을 형성한다.First, as shown in FIG. 3A, a gate oxide film 2 is deposited on the substrate 1, polycrystalline silicon is deposited on the gate oxide film 2, and patterned to form the first gate electrode 3. Form.

그 다음, 도3b에 도시한 바와 같이 상기 제 1게이트 전극(3)의 전면에 산화막(6)을 증착하고, 상기 산화막(6)의 수직방향 측면에 질화막(8)을 증착한다.Next, as illustrated in FIG. 3B, an oxide film 6 is deposited on the entire surface of the first gate electrode 3, and a nitride film 8 is deposited on the vertical side of the oxide film 6.

그 다음, 도3c에 도시한 바와 같이 상기 제 1게이트 전극(3), 산화막(6), 질화막(8)의 전면에 산화막(9)을 증착한다. 그리고, 상기 산화막(9)중 수직으로 형성된 영역의 사이, 즉 제 1게이트 전극(3)의 사이 기판(1)의 상부에 형성한 게이트산화막(2)의 상부와 산화막(9)의 사이에 다결정실리콘을 증착하여 제 2게이트 전극(7)을 형성한다.Then, an oxide film 9 is deposited on the entire surface of the first gate electrode 3, the oxide film 6, and the nitride film 8 as shown in FIG. 3C. Then, a polycrystal is formed between the vertically formed regions of the oxide film 9, that is, between the oxide film 9 and the upper portion of the gate oxide film 2 formed on the substrate 1 between the first gate electrodes 3. Silicon is deposited to form the second gate electrode 7.

그 다음, 상기 제 1게이트 전극(3) 및 질화막(8)의 상부에 증착된 산화막(9)을 식각하고, 질화막(8)을 선택적으로 식각하여 게이트산화막(2)의 일부를 노출시킨다. 그리고, 상기 노출된 게이트산화막(2)의 일부를 이온주입 버퍼로 하는 고농도 불순물 이온의 주입으로 소스 및 드레인(10)을 형성한다.Next, the oxide film 9 deposited on the first gate electrode 3 and the nitride film 8 is etched, and the nitride film 8 is selectively etched to expose a portion of the gate oxide film 2. A source and a drain 10 are formed by implanting high concentration impurity ions using part of the exposed gate oxide film 2 as an ion implantation buffer.

그 다음, 평탄화와 금속공정을 통해 배선을 형성하여 컴팩트 마스크롬의 제조를 완료하게 된다.Then, wiring is formed through planarization and metal processing to complete the manufacture of the compact mask rom.

상기한 바와 같이 본 발명 컴팩트 마스크롬 제조방법은 집적도가 높은 게이트 전극을 형성하고, 그 게이트 전극의 채널을 연결하는 소스 및 드레인을 형성함으로써 동작속도를 향상시키는 효과가 있다.As described above, the method of manufacturing the compact mask ROM of the present invention has the effect of improving the operation speed by forming a gate electrode having a high degree of integration, and forming a source and a drain connecting the channel of the gate electrode.

Claims

Sequentially depositing a gate oxide film and a first gate electrode on the substrate; Depositing an oxide film on the entire surface of the first gate electrode and depositing a nitride film on a vertical side surface of the oxide film; Depositing an oxide film over the first gate electrode, the oxide film, and the nitride film, and depositing a second gate electrode between the vertically formed regions of the oxide film; Etching the oxide film deposited on the first gate electrode and the nitride film, and forming a source and a drain by etching the nitride film to ion implant a high concentration of impurity ions into the exposed substrate. Way.