KR100227621B1 - Method for manufacturing transistor of semiconductor device - Google Patents

Method for manufacturing transistor of semiconductor device Download PDF

Info

Publication number
KR100227621B1
KR100227621B1 KR1019970019930A KR19970019930A KR100227621B1 KR 100227621 B1 KR100227621 B1 KR 100227621B1 KR 1019970019930 A KR1019970019930 A KR 1019970019930A KR 19970019930 A KR19970019930 A KR 19970019930A KR 100227621 B1 KR100227621 B1 KR 100227621B1
Authority
KR
South Korea
Prior art keywords
film
method
semiconductor device
transistor
polysilicon
Prior art date
Application number
KR1019970019930A
Other languages
Korean (ko)
Other versions
KR19980084215A (en
Inventor
방철원
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970019930A priority Critical patent/KR100227621B1/en
Publication of KR19980084215A publication Critical patent/KR19980084215A/en
Application granted granted Critical
Publication of KR100227621B1 publication Critical patent/KR100227621B1/en

Links

Images

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야 1. the art that the invention defined in the claims
반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 트랜지스터 제조 방법에 관한 것임. Relates to a method of manufacturing a semiconductor device, will in particular to a method for producing a transistor of the semiconductor device.
2. 발명이 해결하고자 하는 기술적 과제 2. The technical problem to be solved by the invention,
CMOS 구조의 PN 접합 분리 구조에서 능동적 기생 효과로 인한 래치-업 등으로 인해 소자가 오동작되는 것과 트랜지스터간의 절연막을 로코스(LOCOS) 방식으로 성장시켜 접합 영역 및 활성 영역의 감소를 초래하여 불안정한 문턱 전압을 유지하는 문제점을 해결하여 함. Latch caused in a PN junction separation structure of a CMOS structure with active parasitic effects - to the insulating film between that transistor due to the up such that the device is malfunctioning by growing a LOCOS (LOCOS) method results in a reduction of the bonding region and the active region unstable threshold voltage also solves the problem of keeping.
3. 발명의 해결 방법의 요지 3. Resolution of the subject matter of the invention,
실리콘 기판 상부에 산화막 및 폴리실리콘을 형성한 OPS 구조를 이용하여 트랜지스터를 제조하되 붕소 이온을 채널 스톱으로 사용하고 붕소가 함유된 BSG막을 형성함. Using the OPS structure in which the oxide film and the polysilicon on the upper silicon substrate prepared in the transistor also using boron ions with a channel stop film is formed of boron-containing BSG.

Description

반도체 소자의 트랜지스터 제조방법 Method for producing a transistor of the semiconductor element

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소오스/드레인 접합 영역 사이의 직류 저항을 감소시켜 소자의 구동 전류를 증가시키고, 트랜지스터간의 절연막을 트렌치 구조로 형성하여 안정적인 문턱 전압을 유지시키며, 접합 영역의 축소를 방지하여 원하는 소자의 특성을 유지할 수 있는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다. The invention keeps a stable threshold voltage relates to the production method, in particular by reducing the direct current resistance between the source / drain junction region and to increase the drive current of the element, and an insulating film is formed between the transistor to the trench structure of the semiconductor element, bonding prevent the reduction of the area relates to a method for producing a transistor of a semiconductor device capable of maintaining the characteristics of the desired device.

종래의 CMOS 구조의 PN 접합 분리 구조에서는 기생 MOS 트랜지스터, 기생 바이폴라(bipolar) 트랜지스터 등의 능동적 기생 효과로 인한 래치-업(latch-up) 등으로 인해 소자가 오동작되는 경우가 많았다. In the PN junction isolation structure of a conventional CMOS structure, a parasitic MOS transistor, a parasitic bipolar (bipolar) latches due to the parasitic effects of the active transistors and - in many cases that the device is malfunctioning due to the up (latch-up) and the like. 또한, 트랜지스터간의 절연막을 로코스(LOCOS) 방식으로 성장시켜 접합 영역 및 활성 영역의 감소를 초래하므로 불안정한 문턱 전압을 유지하게 되었다. Furthermore, by the insulating film between transistor growing LOCOS (LOCOS) method, it results in a reduction of the junction area and the active area has been maintained in an unstable threshold voltage.

따라서, 본 발명은 래치-업(latch-up) 특성을 제거하고 낮은 구동 전류로도 소자를 구동시킬 수 있어 칩 사이즈의 감소 및 고집적화를 이룰 수 있으므로 기존의 CMOS의 단점을 개선할 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다. Accordingly, the invention is a latch-semiconductor device that can remove up (latch-up) characteristics, and it is possible to drive the road device at a low driving current, so can achieve a reduced and high integration of a chip size to improve the disadvantages of the conventional CMOS to provide the method for producing it is an object of the transistor.

상술한 목적을 달성하기 위한 본 발명은 실리콘 기판 상부에 산화막 및 제 1 폴리실리콘막을 순차적으로 형성하는 단계와, 상기 제 1 폴리실리콘막 상부의 선택된 영역에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 제 1 폴리실리콘막 및 산화막을 실리콘 기판이 노출될 때까지 식각하여 트렌치를 형성하는 단계와, 상기 감광막 패턴을 이온 마스크로 노출된 실리콘 기판에 붕소 이온을 주입하는 단계와, 상기 감광막 패턴을 제거하고 전체 구조 상부에 BSG막을 증착한 후 어닐링 공정을 실시하는 단계와, 상기 BSG막을 상기 제 1 폴리실리콘막의 계면과 평행하게 되도록 전면 식각하는 단계와, 상기 제 1 폴리 실리콘막의 선택된 영역을 식각하여 게이트 영역을 형성하는 단계와, 전체 구조 상부에 게이트 산화막을 성장시킨 후 제 2 폴리실 The present invention is an oxide film and a first polyester comprising the steps of: forming successively a silicon film, said first poly and the silicon film to form a photoresist pattern on a selected area of ​​the upper, the photoresist pattern on the upper silicon substrate to achieve the above object the steps and, the photoresist pattern to the first polysilicon film and the oxide film as a mask by etching until the silicon substrate exposed implanting boron ions and forming a trench, the silicon substrate exposing the photosensitive film pattern as an ion mask removing and etching the steps of: conducting BSG deposited film after the annealing process to the entire structure the upper, the method comprising the front etched so as to be parallel to the first polysilicon film interface between film the BSG, the first polysilicon film selected area a and forming a gate region, after growing the gate oxide film on the entire structure above the second polyester yarn 콘막을 증착하는 단계와, 상기 제 2 폴리실리콘막 상부에 인을 이온 주입하는 단계와, 상기 제 2 폴리실리콘막 및 게이트 산화막의 선택된 영역을 제외한 나머지 부분을 제거하여 게이트 전극 패턴을 형성하는 단계로 이루어진 것을 특징으로 한다. Depositing cones film, a step of forming the second and the step of implanting the polysilicon layer above the gate electrode pattern by removing the remaining portion other than the selected area of ​​the second polysilicon film and gate oxide film It characterized by comprising.

제1(a)도 내지 제1(e)도는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도. Claim 1 (a) to FIG claim 1 (e) turning a cross-sectional view of the device shown in sequence for illustrating a method of manufacturing a semiconductor transistor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 * Description of the Related Art

11 : 실리콘 기판 12 : 산화막 11: silicon substrate 12: oxide film

13 : 제 1 폴리실리콘막 14 : 감광막 13: the first polysilicon film 14: photosensitive film

15 : 트렌치 16 : BSG막 15: Trench 16: BSG film

17 : 게이트 산화막 18 : 제 2 폴리실리콘막 17: gate oxide film 18: second polysilicon film

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. It will be described in detail the present invention with reference to the accompanying drawings.

제1(a)도 내지 제1(e)도는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다. Claim 1 (a) to FIG claim 1 (e) turning a cross-sectional view of the device shown in sequence for illustrating a method of manufacturing a semiconductor transistor device according to the present invention.

제1(a)도는 실리콘 기판(11) 상부에 약 2000 Claim 1 (a) to turn the silicon substrate 11 of about 2000 to the upper

Figure kpo00002
의 두께로 산화막(12)을 형성하고, 산화막(12) 상부에 약 5000 To a thickness of the oxide film 12 and the oxide film 12 is about 5000 to form the upper
Figure kpo00003
의 두께로 제 1 폴리실리콘막(13)을 형성하여 옥사이드 폴리실리게이트(Oxide PolySilicate: 이하 OPS라 함) 구조를 형성한 단면도이다. Poly gate oxide silica to form a first polysilicon film 13 with a thickness of: A (Oxide PolySilicate than OPS & quot;) cross-section to form a structure.

제1(b)도에 도시된 바와 같이 제 1 폴리실리콘막(13) 상부에 감광막(14)을 증착한다. And depositing a first (b), the photosensitive film 14 to the upper first polysilicon film 13 as shown in FIG. 노광 및 식각 공정을 실시하여 감광막(14)의 선택된 영역을 제거하여 감광막 패턴을 형성한다. Subjected to exposure and etching process to remove the selected areas of the photosensitive film 14 to form a photoresist pattern. 감광막 패턴을 마스크로 제 1 폴리실리콘막(13) 및 산화막(12)을 실리콘 기판(11)이 노출될 때까지 식각하여 NMOS와 PMOS 또는 트랜지스터간을 분리하기 위한 트렌치(15)를 형성한다. As a mask the photoresist pattern etching the first polysilicon film 13 and the oxide layer 12 until the silicon substrate 11 is exposed to form the trench 15 to separate the PMOS and NMOS transistors, or the liver. 이후 감광막 패턴을 이온 마스크로 붕소 이온을 주입하여 채널 스톱 이온의 역할을 수행하도록 한다. After implanting boron ions with the photoresist pattern as a mask to ion is to act as a channel stop ions.

제1(c)도에 도시된 바와 같이 이온 주입 후 마스크로 사용된 감광막(14)을 습식 식각으로 제거한다. To claim 1 (c) of the photosensitive film 14 after ion implantation using as a mask as shown in Fig removed through wet etching. 전체 구조 상부에 붕소가 첨가된 BSG막(16)을 8000~9000 A BSG film 16. The boron is added to the overall structure the upper 8000-9000

Figure kpo00004
정도 증착한 후 불활성 가스 붕위기에서 약 850 After depositing about 850 degree in an inert gas crisis Peng
Figure kpo00005
의 온도로 1시간 정도 어닐링을 실시한다. For one hour and subjected to annealing at a temperature. 그 후 BSG막(16)을 제 1 폴리실리콘막(13)의 계면과 평행하게 되도록 전면 식각한다. Thereafter, the front etched so as to be parallel to the BSG layer 16 and the interface between the first polysilicon film 13.

제1(d)도에 도시된 바와 같이 감광막(도시않됨)을 증착한 후 마스크 공정 및 식각 공정을 실시하여 제 1 폴리실리콘막(13) 상부의 선택된 영역을 400 Claim 1 (d) also a photosensitive film (not shown) selected areas of the upper the first polysilicon film 13 by performing a masking process and an etching process after the deposition 400, as shown in

Figure kpo00006
정도 식각하여 게이트 영역을 형성한 후 감광막(도시않됨)을 제거한다. After the degree of etching to form a gate region to remove the photosensitive film (not shown). 이때 게이트 채널폭은 0.45μm를 유지하도록 한다. At this time, the gate channel width is to maintain a 0.45μm. 전체 구조 상부에 약 200 The entire structure above about 200 to
Figure kpo00007
의 두께로 게이트 산화막(17)을 성장한 후 약 3000 3000 after growing a gate oxide film 17 with a thickness of
Figure kpo00008
의 두께로 제 2 폴리실리콘막(18)을 증착한다. The deposition of the second polysilicon film 18 to a thickness. 이때 제 2 폴리실리콘막(18)은 게이트 전극으로 사용되는 것으로 저항을 낮추기 위해 인을 도우핑한다. The second polysilicon film 18 is doped with phosphorus to decrease the resistance to be used as the gate electrode.

제1(e)도는 제 2 폴리실리콘막(18) 및 게이트 산화막(17)의 선택된 영역에 게이트 전극 패턴을 형성한 단면도이다. Claim 1 (e) turning a cross-sectional view forming a gate electrode pattern in selected regions of the second polysilicon film 18 and the gate oxide film 17.

본 발명에 따른 OPS MOS 트랜지스터는 기존의 LOCOS 방식에 의한 CMOS 트랜지스터에 비해 차단막의 크기가 현저히 작고 LOCOS 방식에 의한 필드 산화막 형성시 파생되는 버즈빅 현상이 발생하지 않으며, 채널 스톱 이온이 필드와 활성 영역에서 만나는 모서리 측면에서 확산이 일어나 다른 지역보다 문턱 전압을 크게 만들어 채널 폭이 줄어드는 현상도 일어나지 않는다. OPS MOS transistor according to this invention are the bird's beak phenomenon is derived when the field oxide film formed by the size of the protection film significantly smaller LOCOS method than the CMOS transistor of the conventional LOCOS method does not occur, the channel stop ions are field and active region wake up in the corner of the spread in terms of meeting does not take place also made significant development in the threshold voltage decreases the channel width than other regions. 그리고, BSG막 하단에 채널 스톱이온으로 붕소를 주입하고 붕소가 함유된 BSG막을 이용하여 후속 어닐링을 실시하여 안정적인 이온 확산을 유도하여 안정적으로 문턱 전압을 제어할 수 있다. And, by injecting boron into BSG film channel stop ions into the bottom and by the subsequent annealing performed by using BSG film is a boron-containing induce stable ion diffusion can be stably control the threshold voltage. 또한, 소오스/드레인 접합 영역이 형성되는 폴리실리콘층의 두께를 5000 Further, the thickness of polysilicon layer 5000 to be a source / drain junction regions formed

Figure kpo00009
으로 함으로써 안정적으로 채널을 형성시켜 래치-업 특성을 개선하고 트렌치 구조를 이용하여 종래 채널 영역보다 큰 채널을 유지시켜 접합 영역에서의 직렬 저항을 감소시키므로 소자의 구동 전류 및 속도를 현저히 향상시키는 장점이 있어 고집적 메모리 소자의 개발에 용이하게 활용할 수 있다. The advantages of improving the up characteristic and remarkably improve the drive current and the speed of the device because it reduces the series resistance in the joint region to maintain a large channel than conventional channel area using the trench structure reliably to form a channel latch by it can easily be utilized in the development of high-density memory devices.

Claims (7)

  1. 실리콘 기판 상부에 산화막 및 제 1 폴리실리콘막을 순차적으로 형성하는 단계와, 상기 제 1 폴리실리콘막 상부의 선택된 영역에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 제 1 폴리실리콘막 및 산화막을 실리콘 기판이 노출될 때까지 식각하여 트렌치를 형성하는 단계와, 상기 감광막 패턴을 이온 마스크로 노출된 실리콘 기판에 붕소 이온을 주입하는 단계와, 상기 감광막 패턴을 제거하고 전체 구조 상부에 BSG막을 증착한 후 어닐링 공정을 실시하는 단계와, 상기 BSG막을 상기 제 1 폴리실리콘막의 계면과 평행하게 되도록 전면 식각하는 단계와, 상기 제 1 폴리 실리콘막의 선택된 영역을 식각하여 게이트 영역을 형성하는 단계와, 전체 구조 상부에 게이트 산화막을 성장시킨 후 제 2 폴리실리콘막을 증착하는 단계와, 상기 제 2 폴 Forming sequentially an oxide film and a first polysilicon film on the silicon substrate, the first polysilicon film and forming a photoresist pattern on a selected area of ​​the upper, the first polysilicon film and the oxide film of the photosensitive film pattern as a mask. the silicon substrate has been deposited removes the step of implanting boron ions into the silicon substrate, and the photoresist pattern exposed and forming a trench by etching until the exposure, the photosensitive film pattern as an ion mask film on the entire structure, the top BSG the method comprising: performing a post annealing process, and a method comprising the steps of: over etching the BSG film so as to be parallel to the first polysilicon film surface, by etching the first polysilicon layer a selected area to form a gate region, the entire structure and depositing a second polysilicon film after top growth of the gate oxide film, the second pole 실리콘막 상부에 인을 이온 주입하는 단계와, 상기 제 2 폴리실리콘막 및 게이트 산화막의 선택된 영역을 제외한 나머지 부분을 제거하여 게이트 전극 패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법. Transistor manufacturing method of a semiconductor device, characterized in that by removing the remaining portion other than the selected area of ​​the silicon phase and the second polysilicon film and the gate oxide film layer ion-implanted in the upper part consisting of a step of forming a gate electrode pattern .
  2. 제1항에 있어서, 상기 BSG막은 붕소 이온이 첨가된 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법. The method of claim 1, wherein the transistor manufacturing method of the semiconductor device characterized in that the boron ions are the BSG film was added.
  3. 제1항에 있어서, 상기 산화막은 200 The method of claim 1, wherein the oxide film is 200
    Figure kpo00010
    의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법. Transistor manufacturing method of the semiconductor device so as to form a thickness.
  4. 제1항에 있어서, 상기 제 1 폴리실리콘은 5000 The method of claim 1 wherein the first polysilicon 5000
    Figure kpo00011
    의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법. Transistor manufacturing method of the semiconductor device so as to form a thickness.
  5. 제1항에 있어서, 상기 어닐링 공정은 불활성 가스 분위기에서 약 850 The method of claim 1, wherein the annealing step is about 850 in an inert gas atmosphere
    Figure kpo00012
    의 온도로 1시간 정도 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법. Temperature process for producing a transistor of a semiconductor device, characterized in that to carry about one hour.
  6. 제1항에 있어서, 상기 게이트 산화막은 200 The method of claim 1, wherein the gate oxide film 200
    Figure kpo00013
    의 두께로 성장시키는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법. Process for producing a transistor of a semiconductor device, comprising a step of growth in thickness.
  7. 제1항에 있어서, 상기 제 2 폴리실리콘막은 3000 The method of claim 1 wherein the second poly silicon film 3000
    Figure kpo00014
    의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법. Process for producing a transistor of the semiconductor device characterized in that the vapor-deposited in a thickness.
KR1019970019930A 1997-05-22 1997-05-22 Method for manufacturing transistor of semiconductor device KR100227621B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970019930A KR100227621B1 (en) 1997-05-22 1997-05-22 Method for manufacturing transistor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019930A KR100227621B1 (en) 1997-05-22 1997-05-22 Method for manufacturing transistor of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980084215A KR19980084215A (en) 1998-12-05
KR100227621B1 true KR100227621B1 (en) 1999-11-01

Family

ID=19506656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019930A KR100227621B1 (en) 1997-05-22 1997-05-22 Method for manufacturing transistor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100227621B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101164981B1 (en) * 2006-09-28 2012-07-12 에스케이하이닉스 주식회사 Method for fabricating semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
SG10201608214SA (en) 2008-07-16 2016-11-29 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101164981B1 (en) * 2006-09-28 2012-07-12 에스케이하이닉스 주식회사 Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US6790781B2 (en) Dual depth trench isolation
US5606191A (en) Semiconductor device with lightly doped drain regions
US4435896A (en) Method for fabricating complementary field effect transistor devices
US6153455A (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US4824796A (en) Process for manufacturing semiconductor BICMOS device
US4879255A (en) Method for fabricating bipolar-MOS devices
US5573963A (en) Method of forming self-aligned twin tub CMOS devices
US4717683A (en) CMOS process
US4566175A (en) Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
USRE31079E (en) Method for manufacturing complementary insulated gate field effect transistors
KR930009030B1 (en) Process for forming bipolar transistor and high voltage cmos transistor in a single ic chip
EP0179810B1 (en) Cmos integrated circuit technology
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US5926703A (en) LDD device having a high concentration region under the channel
EP0387999B1 (en) Process for forming high-voltage and low-voltage CMOS transistors on a single integrated circuit chip
US4435895A (en) Process for forming complementary integrated circuit devices
KR930010124B1 (en) Semiconductor transistor structure and making method thereof
US7385274B2 (en) High-voltage metal-oxide-semiconductor devices and method of making the same
JP2663402B2 (en) Method for producing a Cmos integrated circuit device
EP0256904B1 (en) A method of fabricating high performance bicmos structures having poly emitters and silicided bases
JP3393544B2 (en) A method of manufacturing a semiconductor device
JP3164076B2 (en) A method of manufacturing a semiconductor device
JP2978345B2 (en) A method of manufacturing a semiconductor device
JP3031855B2 (en) A method of manufacturing a semiconductor device
US4422885A (en) Polysilicon-doped-first CMOS process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee