KR100244434B1

KR100244434B1 - Phase locked loop

Info

Publication number: KR100244434B1
Application number: KR1019960076254A
Authority: KR
Inventors: 김병열
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1996-12-30
Filing date: 1996-12-30
Publication date: 2000-02-01
Also published as: KR19980056984A

Abstract

본 발명은 반도체 회로 기술에 관한 것으로, 특히 안정적인 주파수를 얻을 수 있는 위상고정루프(phase-locked loop, PLL)에 관한 것이며, 반도체 설계 후 공정을 거쳐 회로가 완성된 다음에라도 외부에서 위상고정루프의 출력을 조정할 수 있어서, 설계가 사양에서 조금 벗어난다 해도 사양에 맞는 출력 결과로 조정할 수 있는 위상고정루프를 제공하는데 그 목적이 있다. 본 발명의 특징적인 위상고정루프는, 기준주파수와 피드백된 전압제어 발진수단의 출력을 입력으로 하는 위상 주파수 검출수단과, 각각 다른 다이나믹 레인지의 출력을 가지는 다수의 챠지 펌핑수단과, 상기 다수의 챠지 펌핑수단을 선택적으로 스위칭하기 위한 스위칭수단과, 상기 스위칭수단을 제어하기 위한 스위칭 제어수단과, 선택된 챠지 펌핑수단의 출력을 입력으로 하는 루프필터링수단과, 상기 루프필터링수단의 출력을 입력으로 하는 상기 전압제어 발진수단을 구비하며, 상기 스위칭 제어수단이 상기 차지 펌핑수단의 개수만큼의 플래그를 설정하기 위한 레지스터를 포함하며, 상기 스위칭수단이 해당 플래그의 제어 데이터를 인에이블 입력으로 하는 삼상 버퍼를 포함하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor circuit technology, and more particularly, to a phase-locked loop (PLL) capable of obtaining a stable frequency, and even after a circuit is completed through a process after semiconductor design. Its purpose is to provide a phase locked loop that can be tuned to the output to meet the specification even if the design is slightly out of specification. Characteristic phase locked loop of the present invention comprises a phase frequency detection means for inputting the reference frequency and the output of the fed back voltage controlled oscillation means, a plurality of charge pumping means having a different dynamic range output, and the plurality of charges Switching means for selectively switching pumping means, switching control means for controlling the switching means, loop filtering means for inputting the output of the selected charge pumping means, and the output for the output of the loop filtering means. A voltage-controlled oscillation means, the switching control means including a register for setting as many flags as the number of the charge pumping means, and the switching means including a three-phase buffer for enabling control data of the flag as an input. Characterized in that.

Description

Phase locked loop

본 발명은 반도체 회로 기술에 관한 것으로, 특히 안정적인 주파수를 얻을 수 있는 위상고정루프(phase-locked loop, PLL)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor circuit technology, and more particularly to a phase-locked loop (PLL) capable of obtaining a stable frequency.

첨부된 도면 도 1은 종래의 위상고정루프의 블록 구성도로서, 도면에 도시한 바와 같이 종래의 통상적인 위상고정루프는 위상 주파수 검출기(PFD), 챠지펌프(charge pump), 전압제어 발진기(voltage-controled oscilator, VCO), 분주기 및 루프 필터로 구성된다.1 is a block diagram of a conventional phase locked loop. As shown in the drawing, a conventional phase locked loop includes a phase frequency detector (PFD), a charge pump, and a voltage controlled oscillator. control oscilator (VCO), divider and loop filter.

루프 필터(저항과 캐패시터로 구성)의 경우 설계시에 정해진 값에 의해 결정된 상태이며, 이를 반도체 설계시 레이아웃을 한 후 공정을 거치면 아날로그 부분의 회로인 루프 필터 회로 부분의 경우는 공정상의 여러 파라메터에 의한 변화량 때문에 원하는 결과의 출력신호를 만들어 주지 못할 가능성이 매우 높다.In the case of the loop filter (consisting of resistors and capacitors), it is determined by the value determined at the time of design, and when this is laid out during the semiconductor design process, the loop filter circuit part, which is an analog circuit, is applied to various parameters in the process. It is very likely that the amount of change will not produce the desired output signal.

상기와 같이 일반적인 반도체 회로로서 위상고정루프는 설계후 아날로그 회로부분에 대한 신뢰도가 떨어지게 되는 결과로 인해 원하는 출력 신호를 얻을 수 없는 경우가 많다. 이 경우, 원하는 출력신호를 얻지 못할 경우에는 다시 설계를 하여야 하므로 과정의 반복으로 인한 시간과 경제적인 손실을 면할 수 없었다.As described above, a phase-locked loop as a general semiconductor circuit is often unable to obtain a desired output signal as a result of a decrease in reliability of an analog circuit portion after design. In this case, if the desired output signal is not obtained, it is necessary to redesign, thus saving time and economical loss due to the repetition of the process.

그리고, 종래의 문제점 중 반도체 분야에서는 위상고정루프를 설계하여 공정상의 생산 과정을 거칠 경우에 생산 공정상에서의 여러 가지 조건들에 따라 아직은 아날로그 회로에 대한 설계상의 원하는 수치들이 정확하게 구현되기가 어려운 관계로, 이에 대한 대응책이 요구되어 왔다.In the semiconductor field, when the phase fixed loop is designed and processed in the process of production, it is difficult to accurately implement the desired values for the analog circuit according to various conditions in the production process. As a result, countermeasures have been required.

본 발명은, 반도체 설계 후 공정을 거쳐 회로가 완성된 다음에라도 외부에서 위상고정루프의 출력을 조정할 수 있어서, 설계가 사양에서 조금 벗어난다 해도 사양에 맞는 출력 결과로 조정할 수 있는 위상고정루프를 제공하는데 그 목적이 있다.The present invention provides a phase locked loop that can adjust the output of the phase locked loop externally even after the circuit is completed through a semiconductor post-design process, so that even if the design deviates slightly from the specification, the output can be adjusted to meet the specifications. The purpose is.

제1도는 종래의 위상고정루프의 블록 구성도.1 is a block diagram of a conventional phase locked loop.

제2도는 본 발명의 일 실시예에 따른 위상고정루프의 블록 구성도.2 is a block diagram of a phase locked loop according to an embodiment of the present invention.

제3도는 제2도의 스위칭 제어부의 회로 구성도.3 is a circuit diagram of the switching controller of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 위상 주파수 검출기 2 : 스위칭 제어부1: phase frequency detector 2: switching controller

3 : 루프 필터 4 : 전압제어 발진기3: loop filter 4: voltage controlled oscillator

5 : 분주기5: divider

상기 목적을 달성하기 위하여 본 발명은, 기준주파수와 피드백된 전압제어 발진수단의 출력을 입력으로 하는 위상 주파수 검출수단; 각각 다른 다이나믹 레인지의 출력을 가지는 다수의 챠지 펌핑수단; 상기 다수의 챠지 펌핑수단을 선택적으로 스위칭하기 위한 스위칭수단; 상기 스위칭수단을 제어하기 위한 스위칭 제어수단; 선택된 챠지 펌핑수단의 출력을 입력으로 하는 루프필터링수단; 및 상기 루프 필터링수단의 출력을 입력으로 하는 상기 전압제어 발진수단을 구비하는 것을 특징으로 한다.The present invention to achieve the above object, the phase frequency detection means for inputting the reference frequency and the output of the feedback voltage controlled oscillation means; A plurality of charge pumping means each having a different dynamic range output; Switching means for selectively switching said plurality of charge pumping means; Switching control means for controlling the switching means; Loop filtering means for inputting an output of the selected charge pumping means; And the voltage controlled oscillation means having an output of the loop filtering means as an input.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 보다 바람직한 실시예를 소개하기로 한다.Hereinafter, more preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily implement the present invention.

우선, 첨부된 도면 도 2는 본 발명에 따른 위상고정루프의 블록 구성을 도시한 것으로, 위상 주파수 검출기(PDF)(1), 스위칭 제어되는 챠지 펌프군(2), 루프 필터(3), 전압제어 발진기(VCO)(4) 및 분주기(5)로 구성된다.2 is a block diagram of a phase locked loop according to the present invention, and includes a phase frequency detector (PDF) 1, a charge pump group 2 controlled by switching, a loop filter 3, and a voltage. It consists of a control oscillator (VCO) 4 and a divider 5.

PFD(1)는 기준주파수 입력과 VCO(4)의 출력이 피드백된 신호를 입력으로 하여, 두 신호의 주파수와 위상을 비교하여 비교 검출된 결과를 출력한다.The PFD 1 receives a signal fed back from the reference frequency input and the output of the VCO 4, and compares the frequencies and phases of the two signals and outputs a result of the comparison detection.

스위칭 제어되는 챠지 펌프군(2)은 다수의 챠지 펌프와 그 스위칭을 제어하기 위한 구성이다. 스위칭 제어되는 챠지 펌프군(2)에서 결정된 경로를 따라 PFD(1)의 출력신호가 해당되는 챠지 펌프에 인가되어지며, 각각의 챠지 펌프를 구성하는 트랜지스터의 사이즈에 따라 출력의 다이나믹 레인지(출력의 스윙 폭)가 각각 다른 값을 가지도록 임의의 사양에 의해 결정되어진 것이다.The charge pump group 2 controlled by switching is a configuration for controlling a plurality of charge pumps and their switching. The output signal of the PFD 1 is applied to the corresponding charge pump along the path determined by the charge pump group 2 that is controlled by switching, and the dynamic range of the output according to the size of the transistor constituting each charge pump The swing width) is determined by an arbitrary specification to have different values.

따라서, 반도체 레이아웃 설계상 까다로운 캐패시터 사이즈를 고정시킨 상태로 두고, 앞단의 챠지 펌프군에서 루프 필터(3)로 입력되어지는 신호값을 바꾸어 줌으로써 위상고정루프의 최종 출력단에서 출력신호에 대한 주파수를 조절할 수 있으며, 특히 지터(jitter) 보상 회로로서 개선된 기능을 가질 수 있다.Accordingly, the frequency of the output signal is adjusted at the final output stage of the phase-locked loop by changing the signal value input to the loop filter 3 from the charge pump group in the preceding stage while keeping the capacitor size difficult for semiconductor layout design. In particular, it may have an improved function as a jitter compensation circuit.

첨부된 도면 도 3은 본 발명의 일 실시예의 다른 스위칭 제어되는 챠지 펌프군(2)의 회로를 도시한 것이다.3 shows a circuit of another switching-controlled charge pump group 2 of one embodiment of the present invention.

먼저, 레지스터(register)(6)를 이용하여 챠지 펌프의 개수(여기서는 3개로 가정)만큼의 플래그(flag)를 설정한다. 각각의 플래그는 3개의 스위치 제어 신호를 만들기 위한 제어 데이터를 가지고 있다. 즉, 외부로부터 원하는 주파수에 해당되는 플래그에 '1'이 셋팅되어졌을 경우 해당 스위치가 턴온되고, '0'이면 턴오프된다.First, by using a register 6, as many flags as the number of charge pumps (assuming three here) are set. Each flag has control data for making three switch control signals. That is, when '1' is set to a flag corresponding to a desired frequency from the outside, the corresponding switch is turned on and '0' is turned off.

스위칭 블록(7)을 구성하는 회로는 범용 삼상 버퍼로 구성되며, 해당 플래그의 제어 데이터를 삼상 버퍼의 인에이블 입력으로 하여 스위치의 역할을 하게 된다.The circuit constituting the switching block 7 is composed of a general-purpose three-phase buffer, and serves as a switch by using control data of a corresponding flag as an enable input of the three-phase buffer.

삼상 버퍼는 하나의 스위칭 경로당 두 개씩(챠지 펌프의 플업 트랜지스터와 풀다운 트랜지스터 각각을 위한 것임)이며, 하나의 스위칭 경로를 만들기 위해 소요된 한 쌍의 삼상 버퍼의 인에이블 신호는 동일한 것이어야 한다.There are two three-phase buffers (one for each of the charge pump's pull-up transistors and pull-down transistors), and the enable signal of the pair of three-phase buffers required to make one switching path must be the same.

미설명 도면 부호 '8'은 챠지 펌프 블록을 나타낸 것이다.Unexplained reference numeral '8' represents the charge pump block.

상기와 같은 본 발명은 반도체 회로 설계시 공정상의 아날로그 회로상의 원치않는 변화로 인한 결과의 왜곡을 제조완료 이후에도 원하는 결과를 얻을 수 있도록 조정 가능한 설계상의 조정 팩터를 삽입하여 반도체로 설계되어지는 상품에 대한 신뢰도를 증가시키고, 또 생산시 발생될 수 있는 리스크에 대하여 어느 정도 대처할 수 있다는 장점을 가지고 있다.As described above, the present invention relates to a product that is designed as a semiconductor by inserting an adjustable design adjustment factor to obtain a desired result even after completion of manufacturing. It has the advantage of increasing reliability and being able to cope with some of the risks that may occur during production.

Claims

Phase frequency detection means for inputting a reference frequency and an output of the feedback voltage controlled oscillation means; A plurality of charge pumping means each having a different dynamic range output; Switching means for selectively switching said plurality of charge pumping means; Switching control means for controlling the switching means; Loop filtering means for inputting an output of the selected charge pumping means; And the voltage controlled oscillation means having an output of the loop filtering means as an input.

2. The method of claim 1, wherein the switching control means includes a register for setting as many flags as the number of the charge pumping means, and the switching means includes a three-phase buffer for enabling control data of the flag as an input. A phase locked loop characterized by.