KR0154849B1 - Gain control circuit of voltage controlled oscillator - Google Patents
Gain control circuit of voltage controlled oscillator Download PDFInfo
- Publication number
- KR0154849B1 KR0154849B1 KR1019950031209A KR19950031209A KR0154849B1 KR 0154849 B1 KR0154849 B1 KR 0154849B1 KR 1019950031209 A KR1019950031209 A KR 1019950031209A KR 19950031209 A KR19950031209 A KR 19950031209A KR 0154849 B1 KR0154849 B1 KR 0154849B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- switching means
- output
- control circuit
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Abstract
본 발명은 모스트랜지스터를 사용하여 전류제어 링 발진기로 구성한 전압제어발진기의 이득조절회로에 관한 것이다.The present invention relates to a gain control circuit of a voltage controlled oscillator composed of a current controlled ring oscillator using a morph transistor.
종속접속으로 연결된 다수의 인버터들과 입력신호Vin인 전압에 따라서 각각의 인버터들에 흐르는 전류를 제어하기 위하여 다수의 전류원들로 구성된 인버터체인(100), 입력단, 출력단, 제어단을 갖으며 상기의 제어단의 신호에 따라 온 또는 오프되는 다수의 스위칭수단들(200)로 구성되어 있으며, 다수의 스위칭수단들의 입력들은 다수의 인버터들의 홀수번째의 임의의 출력들과 각각 연결되고, 출력단들은 공통으로 연결되어 출력주파수를 출력하며 동시에 상기의 인버터체인(100)중 제1인버터의 입력으로 귀환된다.In order to control the current flowing through the inverters according to the voltage of the plurality of inverters and the input signal Vin connected in a cascade connection, the inverter chain 100 composed of a plurality of current sources, an input terminal, an output terminal, a control terminal It consists of a plurality of switching means 200 is turned on or off in accordance with the signal of the control stage, the inputs of the plurality of switching means are connected to each of the odd odd outputs of the plurality of inverters, respectively, the output stage is common It is connected to output the output frequency and at the same time fed back to the input of the first inverter of the inverter chain 100.
Description
제1도는 전압제어발진기를 모델링한 블럭도.1 is a block diagram modeling a voltage controlled oscillator.
제2도는 전류제어 링 발진기로 구현한 종래의 전압제어발진기의 블럭다이아그램.2 is a block diagram of a conventional voltage controlled oscillator implemented with a current controlled ring oscillator.
제3도는 제2의 상세도.3 is a second detail view.
제4도는 본 발명의 전압제어발진기의 블럭다이아그램.4 is a block diagram of a voltage controlled oscillator of the present invention.
제5도는 제4도의 상세도이다.5 is a detailed view of FIG.
본 발명은 전압제어발진기의 이득조절회로에 관한 것으로, 특히 모스트랜지스터를 사용하여 전류제어 링 발진기로 구현한 전압제어발진기의 이득조절회로에 관한 것이다.The present invention relates to a gain control circuit of a voltage controlled oscillator, and more particularly, to a gain control circuit of a voltage controlled oscillator implemented by a current control ring oscillator using a MOS transistor.
전압제어발진기는 입력전압에 비례하는 주파수로 발진하는 회로로 위상동기루프(Phase locked Loop:PLL)의 성능을 좌우하는 중요한 부분일 뿐만 아니라 주파수변조(Frequency Modulation:FM)의 변폭조, 주파수합성, 파형발생 및 동기신호발생등에 널리 사용된다.A voltage controlled oscillator is a circuit that oscillates at a frequency proportional to the input voltage. It is not only an important part of the performance of a phase locked loop (PLL) but also a modulation, frequency synthesis, and frequency modulation of frequency modulation (FM). Widely used for waveform generation and synchronization signal generation.
이러한 전압제어발진기는 넓은 주파수 영역, 선형성 및 좋은 온도 특성이 요구된다.These voltage controlled oscillators require wide frequency range, linearity and good temperature characteristics.
상기의 위상동기루프(PLL)는 전압제어발진기의 주파수와 입력신호 또는 표준이 되는 신호의 주파수를 위상검출기에 의해 비교하여 루프필터를 거쳐 위상검출기의 출력을 전압제어발진기로 귀환(Feedback)시켜 전압제어발진기의 주파수 및 위상을 결정하는 회로이다.The phase-locked loop (PLL) compares the frequency of the voltage-controlled oscillator with the frequency of the input signal or the standard signal by the phase detector, and feeds the output of the phase detector back to the voltage-controlled oscillator through a loop filter. This circuit determines the frequency and phase of the control oscillator.
제1도는 위상동기루프에 사용되는 전압제어발진기를 모델링한 블럭도로 Vc는 입력전압이고, Vco는 위상동기루프가 록(LOCK)상태일 때의 초기전압이며, △Wo는 출력주파수의 변화분이고, Ko는 전압제어발진기의 이득계수(Gain Factor)로 위상동기루프의 루프이득의 중요한 요소로 입력전압VC의 변화에 따른 출력주파수Wo의 변화분 △Wo이다. 즉, Ko=dWo/dVc=d△Wo/dVc이다.1 is a block diagram modeling a voltage controlled oscillator used in a phase locked loop, Vc is an input voltage, Vco is an initial voltage when the phase locked loop is locked, ΔWo is a change in output frequency, Ko is the gain factor of the voltage-controlled oscillator, which is an important factor of the loop gain of the phase-locked loop, and the change of output frequency Wo with the change of the input voltage VC. That is, Ko = dWo / dVc = dΔWo / dVc.
제2도는 전류제어 링 발진기로 구현한 종래의 전압제어발진기의 블럭다이아그램으로 종래의 전압제어발진기는 다수의 인버터들과 입력신호Vin인 입력전압에 따라서 각각의 인버터들에 흐르는 전류를 제어하기 위한 다수의 전류원들로 구성되어 있다. 상기의 링 발진기의 발진주파수Fout는 하나의 인버터와 하나의 전류원으로 구성된 인버터단의 갯수, 기생캐패시턴스, 상기의 입력전압에 의해 스위칭시에 흐르는 전류를 제어하여 원하는 출력주파수Fout를 얻을 수 있다.2 is a block diagram of a conventional voltage controlled oscillator implemented as a current control ring oscillator. The conventional voltage controlled oscillator is used to control a current flowing through each inverter according to a plurality of inverters and an input voltage of an input signal Vin. It consists of a number of current sources. The oscillation frequency Fout of the ring oscillator is controlled by the number of inverter stages consisting of one inverter and one current source, parasitic capacitance, and the current flowing during switching by the input voltage to obtain a desired output frequency Fout.
제3도는 모스트랜지스터들로 구현된 제2도의 상세도로 입력전압Vin에 따라 대칭적으로 전류를 흐르게 제어해 주는 전류미러회로(10), 다수의 인버터단들I1∼In로 구성된 인버터체인(20)으로 구성되어 있으며, 각각의 인버터단은 4개의 모스트랜지스터M1,M2,M3,M4로 구성되어 제2, 제3모스트랜지스터들M2,M3는 인버터로 동작하며 제1, 제4모스트랜지스터들M1,M4는 상기의 인버터의 스위칭시 전류원으로 사용되며, 다수의 인버터단들의 인버터는 전단의 인버터의 출력을 수신하고 마지막 인버터단In의 인버터는 출력주파수Fout을 출력하고 처음의 인버터단I1의 인버터 입력으로 귀환된다.3 is a detailed view of FIG. 2 embodied by morph transistors, and a current mirror circuit 10 for controlling a current to flow symmetrically according to an input voltage Vin, and an inverter chain 20 including a plurality of inverter stages I1 to In. Each inverter stage is composed of four MOS transistors M1, M2, M3, and M4. The second and third MOS transistors M2 and M3 operate as inverters, and the first and fourth MOS transistors M1, M4 is used as a current source when switching the inverter, the inverter of the plurality of inverter stages receives the output of the inverter of the previous stage, the inverter of the last inverter stage In outputs the output frequency Fout and the inverter input of the first inverter stage I1 Is returned.
상기의 링 발진기를 사용한 종래의 전압제어발진기는 회로가 간단하고, 중복없는 클럭(Non-Overlapping Clock)을 쉽게 만들어 주는 장점이 있으나, 선형성이 떨어지고, 온도 및 공급전원의 변동에 민감하며, 특히 전압제어발진기의 이득이 고정되어 공정상의 변동이나 온도에 따라 최적의 출력주파수를 얻기 힘들며 출력주파수의 범위가 제한되는 문제점이 있다.Conventional voltage controlled oscillators using the above-mentioned ring oscillator have the advantages of simple circuits and easy generation of non-overlapping clocks, but have low linearity and are sensitive to fluctuations in temperature and power supply, especially voltage. As the gain of the control oscillator is fixed, it is difficult to obtain an optimum output frequency according to process variation or temperature, and the range of the output frequency is limited.
본 발명의 목적은 전류제어 링 발진기를 사용하여 인버터단들의 수를 조정하여 온도 및 공급전원의 변동에도 불구하고 입력전압에 따른 출력주파수의 비인 전압제어발진기의 이득계수를 가변시켜 최적의 출력주파수를 갖는 전압제어발진기의 이득제어회로를 제공하는 데 있다.An object of the present invention is to adjust the number of inverter stages using a current control ring oscillator to vary the gain coefficient of the voltage controlled oscillator, which is the ratio of the output frequency according to the input voltage in spite of fluctuations in temperature and supply power, to obtain an optimal output frequency. It is to provide a gain control circuit of a voltage controlled oscillator having.
상기의 목적들을 달성하기 위하여 본 발명의 전압제어발진기의 이득제어회로는 종속접속으로 연결된 다수의 인버터들과 입력전압을 수신하여 입력전압에 따라 상기의 각각의 인버터들에 흐르는 전류를 제어하는 다수의 전류원들로 구성된 인버터체인, 입력단, 출력단, 제어단을 갖으며 상기의 제어단의 신호에 따라 온 또는 오프되는 다수의 스위칭수단들이 있으며 상기의 스위칭수단들의 입력들은 상기의 다수의 인버터들의 임의의 출력들과 각각 연결되고, 출력단들은 공통으로 연결되어 출력주파수를 출력하며 동시에 상기의 인버터체인중 제1인버터의 입력으로 귀환되는 것을 특징으로 한다.In order to achieve the above objects, the gain control circuit of the voltage controlled oscillator of the present invention receives a plurality of inverters connected in a cascade connection and a plurality of input voltages and controls a current flowing through the respective inverters according to the input voltage. There are a plurality of switching means having an inverter chain composed of current sources, an input stage, an output stage, and a control stage, which are turned on or off according to the signal of the control stage, and the inputs of the switching means are any output of the plurality of inverters. And the output terminals are connected in common to output an output frequency and at the same time fed back to the input of the first inverter of the inverter chain.
이하, 첨부된 도면을 참조하여 본 발명의 전압제어발진기의 이득제어회로를 상세히 설명하고자 한다.Hereinafter, a gain control circuit of the voltage controlled oscillator of the present invention will be described in detail with reference to the accompanying drawings.
제4도는 전류제어 링 발진기로 구현한 본 발명의 전압제어발진기의 이득제어회로에 관한 것으로 종속접속으로 연결된 다수의 인버터들과 입력신호Vin인 전압에 따라서 각각의 인버터들에 흐르는 전류를 제어하기 위한 다수의 전류원들로 구성된 인버터체인(100), 입력단, 출력단, 제어단을 갖으며 상기의 제어단의 신호에 따라 온 또는 오프되는 다수의 스위칭수단들(200)로 구성되어 있으며, 다수의 스위칭수단들(200)의 입력들은 다수의 인버터들의 홀수번째의 임의의 출력들과 각각 연결되고, 출력단들은 공통으로 연결되어 출력주파수를 출력하며 동시에 상기의 인버터체인(100)중 제1인버터의 입력으로 귀환된다. 단 전압제어발진기는 잡음에 덜 영향을 받도록 인버터체인(100)의 단수는 적어도 다섯단 이상이 되어야 하므로 다수의 스위칭수단들(200)중 제1스위칭수단S1의 입력단은 인버터체인(100)의 다섯번째 인버터의 출력과 연결한다.4 is related to a gain control circuit of a voltage controlled oscillator of the present invention implemented as a current control ring oscillator, and for controlling a current flowing through each inverter according to a voltage of an input signal Vin and a plurality of inverters connected in a cascade connection. It consists of a plurality of switching means 200 having an inverter chain 100 composed of a plurality of current sources, an input terminal, an output terminal, a control stage and turned on or off according to the signal of the control stage, and a plurality of switching means. Inputs of the plurality of inverters 200 are respectively connected to arbitrary odd-numbered outputs of a plurality of inverters, and output terminals are commonly connected to output an output frequency, and simultaneously return to an input of a first inverter of the inverter chain 100. do. However, since the number of stages of the inverter chain 100 should be at least five or more stages so that the voltage controlled oscillator is less influenced by noise, the input stage of the first switching means S1 among the plurality of switching means 200 is the five stages of the inverter chain 100. The output of the first inverter.
제5도는 모스트랜지스터들로 구현된 제4도의 전압제어발진기의 이득제어회로의 상세도로 입력전압Vin에 따라 전류를 흐르게 제어해 주는 기준전류원(300), 다수의 인버터단들I1∼In로 구성되고 각각의 인버터단은 4개의 모스트랜지스터M1,M2,M3,M4로 구성되어, 제2, 제3모스트랜지스터들M2,M3은 인버터로 동작하며 제1, 제4모스트랜지스터들M1,M4는 상기의 인버터의 스위칭시 전류원으로 사용되며, 다수의 인버터단들의 인버터는 전단의 인버터의 출력을 수신하는 종속접속으로 연결된 인버터체인(400), 입력단, 출력단, 제어단을 갖으며 상기의 제어단의 신호에 따라 온 또는 오프되는 다수의 스위칭수단들(500), 부정논리곱수단(600)으로 구성되어 있다.FIG. 5 is a detailed view of the gain control circuit of the voltage controlled oscillator of FIG. 4 implemented by morph transistors, and includes a reference current source 300 for controlling the flow of current according to an input voltage Vin, and a plurality of inverter stages I1 to In. Each inverter stage is composed of four MOS transistors M1, M2, M3, and M4. The second and third MOS transistors M2 and M3 operate as inverters, and the first and fourth MOS transistors M1 and M4 are described above. It is used as a current source when switching the inverter, and the inverter of the plurality of inverter stages has an inverter chain 400, an input stage, an output stage, and a control stage connected in a cascade connection for receiving the output of the inverter of the preceding stage. It consists of a plurality of switching means 500, negative logic means 600 that is turned on or off according.
다수의 스위칭수단들(500)의 입력들은 다수의 인버터들의 짝수번째의 임의의 출력들과 각각 연결되고, 출력단들은 공통으로 연결되어 출력주파수Fout를 출력하며 동시에 부정논리곱수단(600)의 제1입력에 연결되고, 부정논리곱수단(600)의 제2입력은 인에이블신호EN를 수신하며, 부정논리곱수단(600)의 출력은 인버터체인(100)중 제1인버터단의 인버터의 입력으로 귀환된다. 제4도의 경우와 마찬가지로 전압제어발진기는 잡음에 덜 영향을 받도록 인버터체인(100)의 단수는 적어도 다섯단 이상이 되어야 하므로 다수의 스위칭수단들(500)중 제1스위칭수단S1의 입력단은 인버터체인(400)의 다섯번째 인버터의 출력과 연결되어야 하나 제5도의 부정논리곱수단(600)은 인에이블신호EN이 하이논리값을 가질때 인버터로 동작하므로 부정논리곱수단(600)을 포함하여 하므로 인버터체인(400)의 네번째 인버터의 출력과 연결한다.The inputs of the plurality of switching means 500 are each connected to any of the even-numbered outputs of the plurality of inverters, and the output terminals are commonly connected to output the output frequency Fout and at the same time the first of the negative logical means 600. Connected to the input, the second input of the negative logical means 600 receives the enable signal EN, and the output of the negative logical means 600 is the input of the inverter of the first inverter stage of the inverter chain 100. Is returned. As in the case of FIG. 4, since the voltage controlled oscillator is less affected by noise, the number of stages of the inverter chain 100 should be at least five or more stages, so the input terminal of the first switching means S1 of the plurality of switching means 500 is an inverter chain. The negative logical means 600 of FIG. 5 should be connected to the output of the fifth inverter of 400. However, since the negative logic means 600 of FIG. 5 operates as an inverter when the enable signal EN has a high logic value, the negative logic means 600 includes the negative logical means 600. It is connected to the output of the fourth inverter of the chain 400.
상기의 스위칭수단들(500)은 피모스트랜지스터나 앤모스트랜지스터 또는 트랜스미션게이트로도 구성할 수 있다.The switching means 500 may also be configured as a PMOS transistor, an MOS transistor, or a transmission gate.
상기의 구성에 따른 본 발명의 전압제어발진기의 이득제어회로의 동작을 상세히 설명하고자 한다.The operation of the gain control circuit of the voltage controlled oscillator of the present invention according to the above configuration will be described in detail.
제5도의 본 발명의 전압제어발진기의 이득제어회로는 제4도의 상세도이므로 제5도의 전압제어발진기의 이득제어회로의 동작에 관해서 설명한다.Since the gain control circuit of the voltage controlled oscillator of FIG. 5 of the present invention is the detailed view of FIG. 4, the operation of the gain control circuit of the voltage controlled oscillator of FIG.
제5도의 전압제어발진기의 이득제어회로는 인버터체인(400)은 10단의 인버터단을 갖으며, 스위칭수단들(500)은 4개의 스위칭수단S1∼S4로 구성되며, 잡음에 덜 영향을 받도록 스위칭수단들(500)중 제1스위칭수단S1의 입력단은 인버터체인(400)의 네번째 인버터의 출력과 연결하고, 제2스위칭수단S2는 여섯번째 인버터의 출력과 연결되고, 제3스위칭수단S3는 여덟번째 인버터의 출력과 연결되고, 제4스위칭수단S4는 열번째 인버터의 출력과 연결된다. 상기의 스위칭수단들(500)과 인버터체인(400)의 연결은 인버터체인(400)의 짝수번째의 인버터단과 연결되나 부정논리곱수단(600)에 의해 실질적으로 홀수번째 인버터단과 연결된 것으로 간주될 수 있다.In the gain control circuit of the voltage controlled oscillator of FIG. 5, the inverter chain 400 has 10 stages of inverter stages, and the switching means 500 is composed of four switching means S1 to S4, so as to be less affected by noise. The input terminal of the first switching means S1 of the switching means 500 is connected to the output of the fourth inverter of the inverter chain 400, the second switching means S2 is connected to the output of the sixth inverter, and the third switching means S3 is The fourth switching means S4 is connected to the output of the tenth inverter. The switching means 500 and the inverter chain 400 are connected to the even-numbered inverter stage of the inverter chain 400, but may be considered to be substantially connected to the odd-numbered inverter stage by the negative logical means 600. have.
인에이블신호EN이 로우논리값을 가질때 부정논리곱수단(600)의 출력은 하이논리값으로 고정되어 인버터체인(400)의 각 인버터단은 고정된 데이타값을 갖으므로 전압제어발진기의 이득제어회로는 동작하지 않으며, 인에이블신호EN이 하이논리값을 가질때 동작한다.When the enable signal EN has a low logic value, the output of the negative logic means 600 is fixed at a high logic value so that each inverter stage of the inverter chain 400 has a fixed data value, so that the gain control circuit of the voltage controlled oscillator Does not work and is enabled when the enable signal EN has a high logic value.
입력전압Vin에 따라 기준전류원(300)에 의해 인버터체인(400)의 각 인버터의 스위칭시 각 인버터단들I1∼I10에 흐르는 전류를 제어한다. 이때 입력전압Vin이 클수록 전압제어발진기의 이득제어회로의 출력주파수는 빨라진다. 또한 각 스위칭수단S1∼S4의 제어신호에 따라 다수의 스위칭수단들(500)중 하나의 스위칭수단은 온시키고 나머지 스위칭수단들은 오프시켜 인버터체인(400)의 인버터단의 수를 제어하도록 함으로써 전압제어발진기의 이득제어회로의 출력주파수Fout를 변경시킬 수 있다. 즉, 입력전압Vin의 변화 및 인버터체인(400)의 인버터단의 수에 따라 전압제어발진기의 이득계수가 달라지므로 최적의 전압제어발진기의 출력주파수를 선택할 수 있다.The current flowing through the inverter stages I1 to I10 is controlled when the inverters of the inverter chain 400 are switched by the reference current source 300 according to the input voltage Vin. At this time, the larger the input voltage Vin, the faster the output frequency of the gain control circuit of the voltage controlled oscillator. In addition, according to the control signal of each of the switching means S1 to S4, one of the switching means of the plurality of switching means 500 is turned on and the other switching means is turned off to control the number of inverter stages of the inverter chain 400 The output frequency Fout of the gain control circuit of the oscillator can be changed. That is, since the gain coefficient of the voltage controlled oscillator varies according to the change of the input voltage Vin and the number of inverter stages of the inverter chain 400, the optimum output frequency of the voltage controlled oscillator can be selected.
예를들어 제5도의 실시예에 있어서 입력전압Vin을 변화시키고, 각 스위칭수단S1∼S4을 차례로 온 시키어 전압제어발진기의 이득제어회로의 출력주파수Fout을 측정한 데이타를 하기의 도표에 도시하였다.For example, in the embodiment of Fig. 5, the input voltage Vin is varied, and the data of measuring the output frequency Fout of the gain control circuit of the voltage controlled oscillator by turning on each of the switching means S1 to S4 in turn is shown in the following table.
상기의 도표에 의해 알 수 있듯이 입력전압Vin이 증가함에 따라 전압제어발진기의 출력주파수Fout은 고주파를 갖으며, 다수의 스위칭수단들(500)에 의해 인버터체인의 인버터단의 수를 제어하여 전압제어발진기가 다중의 출력주파수를 갖도록 할 수 있다.As can be seen from the diagram above, as the input voltage Vin increases, the output frequency Fout of the voltage controlled oscillator has a high frequency, and the voltage is controlled by controlling the number of inverter stages of the inverter chain by a plurality of switching means 500. The oscillator can have multiple output frequencies.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031209A KR0154849B1 (en) | 1995-09-21 | 1995-09-21 | Gain control circuit of voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031209A KR0154849B1 (en) | 1995-09-21 | 1995-09-21 | Gain control circuit of voltage controlled oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970019001A KR970019001A (en) | 1997-04-30 |
| KR0154849B1 true KR0154849B1 (en) | 1998-12-15 |
Family
ID=19427509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031209A KR0154849B1 (en) | 1995-09-21 | 1995-09-21 | Gain control circuit of voltage controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154849B1 (en) |
-
1995
- 1995-09-21 KR KR1019950031209A patent/KR0154849B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970019001A (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847617A (en) | Variable-path-length voltage-controlled oscillator circuit | |
| US5428317A (en) | Phase locked loop with low power feedback path and method of operation | |
| US6057739A (en) | Phase-locked loop with variable parameters | |
| US6777991B2 (en) | Method and apparatus for stable phase-locked looping | |
| KR100303804B1 (en) | Clock delay circuitry, and oscillation circuitry and phase synchronization circuitry using the clock delay circuitry | |
| KR100251263B1 (en) | Frequency multiplier | |
| US5952892A (en) | Low-gain, low-jitter voltage controlled oscillator circuit | |
| US6377129B1 (en) | Programmable relaxation oscillator | |
| US6873214B2 (en) | Use of configurable capacitors to tune a self biased phase locked loop | |
| JPH0362052B2 (en) | ||
| KR910008522B1 (en) | Voltage controlled oscillator | |
| US6366150B1 (en) | Digital delay line | |
| JPS639409B2 (en) | ||
| US6072372A (en) | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit | |
| JPH0888565A (en) | Resistorless voltage-controlled oscillator | |
| US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
| US20070008040A1 (en) | Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal | |
| US6111469A (en) | Charge pumping circuit and PLL frequency synthesizer | |
| KR100714586B1 (en) | Voltage controlled oscillator with duty correction | |
| CN112636725B (en) | Resistance-capacitance RC oscillator | |
| US6979990B2 (en) | Reference voltage generator for frequency divider and method thereof | |
| KR0154849B1 (en) | Gain control circuit of voltage controlled oscillator | |
| KR100196519B1 (en) | High precision voltage controlled oscillator | |
| JP3294116B2 (en) | Semiconductor integrated circuit | |
| JP2001230667A (en) | Phase control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |