KR100243387B1

KR100243387B1 - 인쇄회로기판 설계의 전자파장해 예측방법

Info

Publication number: KR100243387B1
Application number: KR1019970058840A
Authority: KR
Inventors: 심환우; 조광윤
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1997-11-07
Filing date: 1997-11-07
Publication date: 2000-02-01
Also published as: KR19990038948A

Abstract

본 발명은 인쇄회로기판(PCB) 설계에서 설계규칙을 이용한 전자파장해 예측방법에 관한 것으로서, PCB 설계에 많이 사용되는 여러가지 컴퓨터 이용설계(CAD)의 출력 데이터를 이용하여 표준입력화일로 변환시키고, CAD 데이터에 포함되어 있지 않는 각종 전기적인 특성을 환경변수를 이용하여 사용자가 설정하도록 하며, 전자파장해를 일으킬 수 있는 각종 요소와 이를 확인하는데 필요한 데이터를 설계규칙 데이터베이스에 저장하여, 검증기에서 표준입력화일과 환경변수와 설계규칙 데이터를 입력받아 설계된 인쇄회로기판에서 전자파장해가 발생할 가능성을 출력화일에 기록함으로써, 인쇄회로기판의 설계자는 문제 발생가능성이 존재하는 부분의 설계를 재 수행하여 원인을 사전제거함으로 인해 전자파장해 현상의 발생을 최소화할 수 있는 인쇄회로기판을 효과적으로 설계할 수 있다.

Description

인쇄회로기판 설계의 전자파장해 예측방법

본 발명은 인쇄회로기판(Printed Circuit Board, 이하 PCB라 칭함) 설계에서 설계규칙을 이용한 전자파장해 예측방법에 관한 것이다.

근래 들어 전자제품의 경박단소화가 요구됨에 따라서 기판이 집적화 되고 있으며, 또한 많은 정보를 처리하기 위하여 사용되는 전기적인 신호의 주파수도 높아지고 있다.

전기적인 신호의 주파수가 높을 경우에는 회로도에 표시된 전자부품 연결상태뿐만 아니라 선로와 부품의 배치형태에 따라서도 파형이 변화될 수 있다.

이러한 현상은 설계된 전자회로를 제작했을 경우에 오동작을 일으키는 전자파장해 현상이 나타날 가능성을 증가시킨다.

인쇄회로기판에서 전자파장해 영향을 최소화시키기 위해서는 도 1에 나타난 바와 같이 배치작업단계에서 전자파장해 시뮬레이션 기능을 추가하여 기판상의 배치정보로부터 발생가능한 전자파장해를 예측하고 이를 이용하여 기판의 배치정보를 수정해야 한다.

인쇄회로기판 설계에서 나타날 수 있는 상기 문제점을 해결하는 방법은 여러 가지 방법과 기술이 알려져 있으나 이러한 기술은 경험을 통해 얻은 기술로써 인쇄회로기판 설계자가 이를 고려하여 작업을 진행하기 위해서는 별도의 전문적인 지식을 필요로 하므로 현실적으로 응용하는 데에는 많은 어려움이 있었다.

상기 문제로 인하여 대부분의 인쇄회로기판 설계시에 사용되는 설계도구들은 각각의 전자파장해에 영향을 주는 성분들에 대하여 독립적으로 심층적인 해석을 하여 사용자에게 제공하도록 개발이 되었다.

그러나 심층적인 해석을 하기 위해서는 특정 해석도구에 대한 깊이있는 이해와 특별한 교육과정을 거쳐야만 하는 문제점이 야기되어 현실적으로 현장에서는 사용되지 못하는 경우가 많았다.

상기 문제점을 해결하기 위해 본 발명은, 특정한 전자파장해현상에 대한 문제점을 심층적으로 다루지 않고, 여러 가지 전자파장해에 영향을 주는 항목을 설정하고 이들에게서 나타나는 보편적인 현상을 기준으로 데이터베이스를 구축하여 사용자가 이를 참조하여 일반적으로 문제점이 발생할 수 있는 가능성을 파악하여 사전에 이를 방지할 수 있는 설계를 하는데 도움을 줄 수 있는 정보를 제공하는 방안을 제안하는 것을 목적으로 한다.

도 1은 본 발명에 따른 PCB 설계 및 제작 단계 흐름도,

도 2는 본 발명이 적용되는 전자파장해 예측의 전체 구성도,

도 3은 본 발명에 따른 설계규칙 데이터베이스 구성도,

도 4는 본 발명에 따른 설계규칙 데이터베이스를 이용한 적층구조확인 흐름도,

도 5a에서 5b는 본 발명에 따른 접지면의 불연속으로 인해 나타나는 전류경로 변화 구조도,

도 6은 본 발명에 따른 이웃한 선로간에 발생하는 누화현상 구조도.

〈도면의 주요부분에 대한 부호의 설명〉

10 : PCB 데이터 20 : 데이터 변환기

30 : 표준 입력화일 40 : 검증기

50 : 설계규칙 데이터베이스 51 : 적층 데이터

51a : 배치 데이터 ＆ 디폴트 데이터 52 : 불연속 접지면

52a : 불연속 사이즈 ＆ 선로와 불연속 영역사이의 간격

53 : 최대허용 선로길이

53a : 선로의 구성형태 및 구분방법 정의

54 : 평행구간 데이터

54a : 최소평행 구간길이 ＆ 선간간격 설정

60 : 설계규칙 편집기 70 : 환경변수 편집기

80 : 환경변수 90 : 출력 데이터

101 : 신호전류 102 : PCB의 접지면

103 : 귀환전류의 경로 104 : 신호발생원

105 : 전류전달 부하 106 : 불연속 영역

107 : 연속된 바이어들 108 : 신호선로

109 : 신호선로에 인접한 선로 110 : 신호발생원

111 : 신호선로를 통한 전류를 전달받는 부하단

112,113 : 누화현상 영향을 받은 부하단

114,115 : 신호선로상의 펄스신호파형

116,117 : 결합선로에 유기되는 누화신호의 파형

상기 목적을 달성하기 위해 본 발명은, 인쇄회로기판 설계에 사용되는 CAD의 출력데이터를 표준입력화일로 변환하고, 상기 CAD 데이터에 포함되지 않는 환경변수를 사용자가 설정하도록 하며, 상기 전자파장해를 일으킬 수 있는 요소 및 데이터를 설계규칙 데이터베이스에 저장하고, 상기 검증기에서 검증된 결과를 출력화일에 기록하는 것을 특징으로 한다.

인쇄회로기판의 설계는 일반적으로 컴퓨터를 이용하는 컴퓨터 이용설계(Computer Aided Design, 이하 CAD라 칭함)를 통하여 이루어진다.

설계용 CAD는 여러 가지가 있으며 각각의 CAD는 서로 다른 입/출력 데이터 형태를 가지고 있다.

따라서 본 발명에서는 특정한 CAD에 의존하지 않는 일반적인 기능을 구현하기 위하여 해석에 요구되는 데이터들로 구성되는 표준입력화일을 정의하여 사용한다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 1은 본 발명에 따른 PCB 설계 및 제작 단계 흐름도로서, 전자회로가 설계되어서 인쇄회로기판 상에서 구현되는 단계를 표현한 것이다.

일반적으로 전자회로를 설계하는 작업은 상기 도 1에 표기된 회로설계 및 시뮬레이션 단계와 PCB 설계작업 단계로 구분할 수 있다.

먼저 회로설계(S1)를 하는데 기능검증(S2)을 하여 기능이 부합되지 않으면 다시 수정 단계를 거쳐(S3) 회로설계를 하며, 기능검증(S2) 후 PCB 설계(S4)를 하고 전자방해 잡음(Electromagnetic interference, 이하 EMI라 칭함) 검증(S5)을 하며, 잡음이 나타나면 수정(S6)을 하여 다시 PCB 설계(S4)를 하고, 상기 EMI 검증(S5)이 끝나면 제작(S7)을 한다.

도 2는 본 발명이 적용되는 전자파장해 예측의 전체 구성도로서, 각각의 CAD에서 얻어진 PCB 데이터(10), 상기 PCB 데이터를 표준입력화일(30)로 변환하는 데이터 변환기(20), 상기 표준입력화일의 정보를 읽어 인쇄기판의 설계규칙을 검증하는데 필요한 설계규칙을 저장한 설계규칙 데이터베이스(50)의 내용과 비교하고 규칙에 어긋나는 부분을 확인하여 결과를 출력하는 검증기(40), 설계규칙 데이터베이스(50)의 정보를 수정할 수 있도록 하는 설계규칙 편집기(60), 상기 CAD 데이터에 나타나지 않는 인쇄회로기판을 구성하는 각종 요소들의 전기적인 특성 편집한 환경변수 편집기(70), 상기 편집된 환경변수를 받아 환경을 설정하도록 사용자에게 제공하는 환경변수(80), 상기 검증기에서 검증된 결과를 나타내는 출력 데이터(90)로 이루어져 있다.

상기 도 2는 인쇄회로기판 설계단계에서 전자파장해를 예측하는 전체 구성도로서, 각각의 CAD에서 얻어진 인쇄회로기판의 배치정보, 즉 PCB 데이터(10)는 데이터 변환기(20)를 이용하여 표준입력화일(30)로 변환한다.

인쇄회로기판 설계용 CAD는 부품이나 선로 등의 물리적인 배치에 대한 정보를 나타낼 뿐 전기적인 특성은 포함되어 있지 않다.

전자파장해를 확인하기 위해서는 물리적인 배치뿐만 아니라 부품이나 신호의 전기적인 특성도 필요로 한다.

CAD 데이터에 나타나지 않는 인쇄회로기판을 구성하는 각종 요소들의 전기적인 특성은 상기 도 2의 환경변수(80)를 이용하여 사용자가 설정한다.

설계규칙 데이터베이스(50)는 인쇄기판의 설계규칙을 검증하는데 필요한 설계규칙을 저장하고 있는 데이터베이스이다.

설계규칙들은 신호의 특성이나 인쇄기판의 특성에 따라서 변경될 수도 있다.

변경되는 설계규칙 데이터베이스(50)의 정보는 설계규칙 편집기(60)를 이용하여 수정할 수 있다.

검증기(40)는 표준입력화일의 정보를 읽어들인 후, 설계규칙 데이터베이스(50)의 내용과 비교하고 규칙에 어긋나는 부분을 확인하여 결과를 출력하는 부분이다.

설계규칙은 여러 가지 항목으로 구성되어 있으며 검증기(40)는 사용자가 확인하고자 하는 항목을 지정하여 선택적으로 검증할 수 있도록 구성한다.

최종적으로 출력되는 화일에는 각 검증 항목별로 이상여부가 출력되고 이상이 있는 위치와 부품이 명시되어 사용자가 이를 참고로 하여 인쇄회로기판을 수정할 수 있도록 작성한다.

표준입력화일과 출력화일은 모두 텍스트화일로 구성하여 사용자가 입력화일을 쉽게 수정하고 편집할 수 있도록 하고 출력화일을 읽어서 쉽게 이상유무와 위치를 판별할 수 있도록 한다.

도 3은 본 발명에 따른 설계규칙 데이터베이스 구성도로서, 설계규칙 데이터베이스(50)를 구성하는 설계규칙 항목과 각각에 해당되는 데이터 내용들이다.

설계규칙 항목은 인쇄회로기판 상에서 전자파장해를 발생시킬 수 있는 4가지로 구성된다.

설계규칙 데이터들은 각 항목을 확인하는데 필요한 값들과 출력화일에 기록하여 사용자에게 전달해 줄 메시지 등으로 이루어진다.

이하 설계규칙 데이터베이스의 4가지 항목에 대하여 설명하면, 적층데이터(51)는 다충기판의 적층방법에 따른 전자파장해를 확인하는데 요구되는 데이터이다.

다층기판일 경우에는 기판의 적층방법에 따라서 각기 다른 특성을 나타낸다.

다층기판을 이용하는 경우에 각 층은 배치된 선로의 특성에 따라서 신호선로가 배치되는 신호층(S)과 회로의 구동에 필요한 전원을 공급하는 전원층(P) 그리고 접지층(G) 등으로 구분할 수 있다.

적층데이터(51)에는 다층기판의 수에 따른 배치순서를 기록하며, 적층데이터는 각각의 다층기판의 수에 해당하는 사용자정의에 따른 배치 데이터와 디폴트(51a)로 주어지는 데이터가 있다.

디폴트 데이터(51a)는 일반적으로 알려진 다층기판의 배치순서를 기록하는 곳이며, 사용자정의 데이터는 기판의 특성상 일반적인 배치순서와 다른 형태가 요구되는 경우를 대비하여 사용자가 임의로 설정하는 데이터이다.

도 4는 본 발명에 따른 설계규칙 데이터베이스를 이용한 적층구조확인 흐름도로서, 기판층의 배치에 따른 전자파장해 영향을 최소화하기 위하여 검증기에서 최적의 적층구조를 제안하는 흐름도이다.

상기 도 4를 이용하여 최적 적층배치를 얻기 위한 흐름을 설명하면, 먼저 해석할 인쇄기판의 배치정보를 저장하고 있는 표준 입력데이터 화일을 입력한다(S8).

입력된 화일로부터 기판의 적층수를 확인한 다음, 설계규칙 데이터베이스에서 입력된 적층수와 일치하는 적층데이터를 읽어들인다(S9).

입력된 파일의 적층정보와 데이터베이스에서 읽어들인 정보를 비교하여(S10) 일치여부를 판단한다(S11).

상기 판단 후 두 가지의 데이터가 일치할 경우에는 적절한 배치구조임을 출력화일에 표시한다(S12).

판단 후 일치하지 않는 경우에는 사용자가 최적화된 정보를 얻을 것인지 여부를 판단하여 최적화를 원하지 않을 경우에는 이상이 있음을 나타내는 메시지를 출력화일에 기록하고(S13) 작업을 마친다.

최적화 작업을 원하는 경우에는 설계규칙 데이터에서 읽어들인 데이터를 출력화일에 기록한 후 작업을 종료한다.

불연속 접지면(52)에 대한 데이터를 이용한 전자파장해를 확인하기 위한 방법은 다음과 같다.

접지면상에 바이어(Via)나 접지면의 단절로 인한 불연속이 있을 경우에는 접지면을 통하여 흐르는 전류의 경로가 증가하여 회로의 오동작이 발생할 수 있다.

도 5a에서 5b는 본 발명에 따른 접지면의 불연속으로 인해 나타나는 전류경로 변화 구조도로서, 상기 도 5a는 접지면에 불연속이 없는 경우에 전류가 흐르는 경로를 나타내며, 종단(105)에서 신호원(104)으로 최단거리로 경로가 형성된다.

상기 도 5b는 접지면에 불연속이 존재하는 경우의 전류가 흐르는 경로인데, 불연속이 존재할 경우에는 경로의 증가로 인한 지연으로 전자파장해 현상뿐만 아니라 외부로 복사되는 전자파의 강도를 증가시키는 주요한 원인이 된다.

특히 외부로 복사되는 전자파의 강도는 전자파장해 법규에서 기준으로 삼고 있는 물리량이므로 인쇄회로기판의 품질관리 측면에서 중요하다.

접지면의 불연속으로 인한 상기 영향을 극복하기 위해서는 신호층의 선로가 접지면의 불연속인 영역(106)을 통과하지 않도록 인쇄회로기판을 설계해야 한다.

설계규칙 데이터의 불연속 접지면(102) 데이터에는 접지면의 불연속을 확인하는데 필요한 불연속 영역의 크기와 바이어(Via)(107)들간의 간격 등을 기록한다.

검증기(40)에서는 표준 입력데이터에서 불연속 영역을 추출한 후 불연속 접지면(52)의 데이터에서 설정한 내용을 만족하는 영역을 확인하여 이를 출력데이터(90)에 기록한다.

인쇄회로기판상의 선로를 통하여 전달되는 전기적인 신호는 송신측에서 수신측까지 도달하는데에 지연현상이 나타난다.

최대허용 선로길이(53)는 인쇄회로기판의 신호 지연을 제한하여 설계된 회로의 오동작을 예방하기 위한 항목이다.

신호의 지연 특성은 인쇄회로기판 특성과 선로의, 길이 등에 의하여 결정된다.

설계규칙 데이터베이스(50)의 최대허용 선로 길이(53) 데이터에는 지연시간을 선로의 지연 효과를 계산하는데 요구되는 선로의 형태(53a), 최대허용 지연시간(53) 등이 기록된다.

검증기(40)는 표준입력화일과 환경변수로부터 선로의 길이와 구성 형태(53a), 기판의 유전율 등 지연시간 계산에 필요한 각종 파라미터를 이용하여 지연시간을 계산한다.

계산된 지연시간이 최대허용 지연시간보다 클 경우에는 검증기(40)에서 허용 지연시간을 만족하기 위한 선로의 길이와 예측되는 지연시간을 출력화일(90)에 기록한다.

신호가 전달되는 선로에 이웃한 선로에는 신호선의 전류에 의하여 전류가 유기된다.

이웃한 선로간의 결합으로 인한 누화(crosstalk) 현상이 나타날 경우에는 오동작의 원인이 될 수 있다.

도 6은 본 발명에 따른 이웃한 선로간에 발생하는 누화현상 구조도로서, 신호원(110)에서 발생한 전류는 신호선(108)을 통하여 송신단(111)으로 전달된다.

신호선(108)에 인접한 선로(109)에는 전자기적인 결합으로 인한 유도전류가 발생되어 선로(109)에 누화신호를 유기시킨다.

이웃한 선로들간의 누화현상은 선로간의 간격이 좁아지고 나란한 구간의 길이가 길어질수록 크게 나타난다.

설계규칙 데이터베이스의 평행구간 항목은 신호선의 누화현상을 확인하는데 필요한 데이터들로 구성된다.

검증기에서는 입력된 표준입력화일의 구조를 분석하여 각 선로의 위치와 구조를 파악한 후, 평행구간 데이터의 내용과 비교하여 지정된 간격보다 가깝고 평행한 구간이 더 길게 나타나는 선로를 확인하여 출력화일에 표기한다.

이를 통하여 설계자는 누화현상을 최소화할 수 있는 인쇄회로기판을 설계할 수 있다.

상술한 바와 같이 본 발명에 의한 구축된 전자파장해 예측시스템은 설계자에게 인쇄회로기판의 제작단계에 앞서서 설계된 CAD 데이터를 이용하여 발생가능한 각종 전자파장해현상을 예측하여 이를 극복하는데 필요한 정보를 받을 수 있다.

또한 얻어진 결과를 이용하여 인쇄회로기판의 설계자는 문제 발생가능성이 존재하는 부분의 설계를 재수행하여 원인을 사전제거함으로써 전자파장해현상의 발생을 최소화할 수 있는 인쇄회로기판를 효과적으로 설계할 수 있다.

Claims

각각의 컴퓨터 이용설계(CAD)에서 얻어진 인쇄회로기판(PCB), PCB 데이터를 표준입력화일로 변환하는 데이터 변환기, 상기 표준입력화일의 정보를 읽어 인쇄기판의 설계규칙을 검증하는데 필요한 설계규칙을 저장한 설계규칙 데이터베이스의 내용과 비교하여 규칙에 어긋나는 부분을 확인하여 결과를 출력하는 검증기, 상기 설계규칙 데이터베이스의 정보를 수정할 수 있도록 하는 설계규칙 편집기, 상기 CAD에 나타나지 않는 인쇄회로기판을 구성하는 각종 요소들의 전기적 특성을 편집한 환경변수 편집기, 상기 편집된 환경변수를 받아 환경을 설정하도록 사용자에게 제공하는 환경변수, 상기 검증기에서 검증된 결과를 나타내는 출력 데이터를 구비하여 인쇄회로기판 설계시 전자파장해를 최소화하는 방법에 있어서,

인쇄회로기판 설계에 사용되는 CAD의 출력데이터를 표준입력화일로 변환하는 제 1 단계와;

상기 CAD 데이터에 포함되지 않는 환경변수를 사용자가 설정하도록 하는 제 2 단계와;

상기 전자파장해를 일으킬 수 있는 요소 및 데이터를 설계규칙 데이터베이스에 저장하는 제 3 단계와;

상기 검증기에서 검증된 결과를 출력화일에 기록하는 제 4 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 설계의 전자파장해 예측방법.
제 1 항에 있어서, 상기 제 1 단계는

각각의 컴퓨터 이용설계(CAD)에서 얻어진 배치정보인 인쇄회로기판(PCB) 데이터를 데이터 변환기를 이용하여 표준입력화일로 변환하는 것을 특징으로 하는 인쇄회로기판 설계의 전자파장해 예측방법.
제 1 항에 있어서, 상기 제 2 단계는

인쇄회로기판 설계용 CAD 데이터에 나타나지 않는 전자파장해를 확인하기 위한 부품이나 신호의 전기적인 특성을 환경변수를 이용하여 사용자가 설정하는 것을 특징으로 하는 인쇄회로기판 설계의 전자파장해 예측방법.
제 1 항에 있어서, 상기 제 3 단계는

신호의 특성이나 인쇄기판의 특성에 따라 변경될 수 있는 인쇄기판의 설계규칙들을 설계규칙 변집기를 이용하여 수정된 설계규칙을 저장하는 것을 특징으로 하는 인쇄회로기판 설계의 전자파장해 예측방법.
제 1 항에 있어서, 상기 제 4 단계는

표준입력화일을 읽어들인 후, 사용자가 확인하고자 하는 항목을 지정하고 선택적으로 검증하여 각 검증 항목별로 명시된 이상 위치와 부품을 사용자가 참고로 하여

검증기(40)는 표준입력화일의 정보를 읽어들인 후, 설계규칙 데이터베이스(50)의 내용과 비교하고 규칙에 어긋나는 부분을 확인하여 결과를 출력하는 부분이다. 인쇄회로기판을 수정할 수 있도록 하는 것을 특징으로 하는 인쇄회로기판 설계의 전자파장해 예측방법.