KR100241353B1 - Method for manufacturing bipolar transistor - Google Patents

Method for manufacturing bipolar transistor Download PDF

Info

Publication number
KR100241353B1
KR100241353B1 KR1019970055648A KR19970055648A KR100241353B1 KR 100241353 B1 KR100241353 B1 KR 100241353B1 KR 1019970055648 A KR1019970055648 A KR 1019970055648A KR 19970055648 A KR19970055648 A KR 19970055648A KR 100241353 B1 KR100241353 B1 KR 100241353B1
Authority
KR
South Korea
Prior art keywords
silicon
film
thin film
silicon oxide
base
Prior art date
Application number
KR1019970055648A
Other languages
Korean (ko)
Other versions
KR19990034150A (en
Inventor
이수민
조덕호
염병렬
한태현
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970055648A priority Critical patent/KR100241353B1/en
Publication of KR19990034150A publication Critical patent/KR19990034150A/en
Application granted granted Critical
Publication of KR100241353B1 publication Critical patent/KR100241353B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 초자기 정렬(super-self-aligned) 쌍극자 트랜지스터(bipolar transistor) 제조 방법에 관한 것이다. 종래 쌍극자 트랜지스터 제조방법에서 베이스 에피 박막을 성장한 후에 측벽 산화규소막을 형성함으로써 발생되는 건식 식각으로 인한 에미터-베이스 계면 손상을 방지하기 위해, 본 발명에서는 측벽 질화규소막을 먼저 형성한 후 베이스 박막을 성장함으로써, 에미터-베이스 접합 누설 전류를 줄이고, 한편 이로 인한 고속 고주파 동작 특성의 저하를 방지할 수 있으며, 베이스-컬렉터 접합 용량을 이론적인 한계로 최소화 시킬 수 있는 고속 고주파 성능이 우수한 트랜지스터 제조 공정 방법을 제공한다.The present invention relates to a method of manufacturing a super-self-aligned bipolar transistor. In order to prevent the emitter-base interface damage caused by dry etching caused by the formation of the sidewall silicon oxide film after the base epitaxial thin film is grown in the conventional dipole transistor manufacturing method, by forming the sidewall silicon nitride film first and then growing the base thin film In addition, the transistor fabrication method has a high-speed, high-frequency transistor manufacturing process that can reduce the emitter-base junction leakage current and prevent the deterioration of high-speed high-frequency operating characteristics and minimize the base-collector junction capacity to a theoretical limit. to provide.

Description

쌍극자 트랜지스터 제조방법Dipole transistor manufacturing method

본 발명은 초자기 정렬(super-self-aligned) 쌍극자 트랜지스터(bipolar transistor) 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a super-self-aligned bipolar transistor.

도 1은 미국 특허(특허번호, 5,484,737)를 획득한 트랜지스터 단면 구조도이다.1 is a cross-sectional view of a transistor obtained by obtaining a US patent (Patent No. 5,484,737).

도 1에 도시된 바와 같이, 규소/규소게르마늄 쌍극자 트랜지스터를 제조하기 위해서는 p형 기판(1)에 n+ 컬렉터 매몰층(2)을 형성하고, 산화규소막(3), 질화규소막(4), 다결정 규소 막(5), 산화규소막(6), 질화규소막(7), p+ 다결정 규소 막(8), 그리고 산화규소막(9)을 순차적으로 도포한 후, 산화규소막(9), p+ 다결정 규소 막(8), 그리고 질화규소막(7)을 식각한 다음, 측벽 절연막을 형성하고, 산화규소막(6), 다결정 규소 막(5)을 식각한 후 열 산화하여 산화규소막을 형성하고, 질화규소막(4), 산화규소막(3)을 순차적으로 식각한다. 이후, 선택적 에피 성장 방법을 이용하여 n- 컬렉터 박막(10)을 성장하고, 측벽 절연막을 식각한 후, 선택적 단결정 성장법을 이용하여 베이스 에피 박막(11)을 성장한 다음, 측벽 산화규소막(12)를 형성하고 다결정 규소 박막(13)을 형성한 후, 절연막(14)을 도포하고 금속배선(15)하여 쌍극자 트랜지스터 제작을 완료 한다.As shown in FIG. 1, in order to manufacture a silicon / silicon germanium dipole transistor, an n + collector buried layer 2 is formed on a p-type substrate 1, and a silicon oxide film 3, a silicon nitride film 4, and a polycrystal After the silicon film 5, the silicon oxide film 6, the silicon nitride film 7, the p + polycrystalline silicon film 8, and the silicon oxide film 9 are sequentially applied, the silicon oxide film 9 and the p + polycrystal After etching the silicon film 8 and the silicon nitride film 7, a sidewall insulating film is formed, and the silicon oxide film 6 and the polycrystalline silicon film 5 are etched and thermally oxidized to form a silicon oxide film. The film 4 and the silicon oxide film 3 are sequentially etched. Thereafter, the n-collector thin film 10 is grown using a selective epitaxial growth method, the sidewall insulating film is etched, the base epitaxial film 11 is grown using a selective single crystal growth method, and then the sidewall silicon oxide film 12 is grown. ), The polysilicon thin film 13 is formed, and then the insulating film 14 is coated and the metal wiring 15 is completed to fabricate the dipole transistor.

상기와 같은 방법에 의해 쌍극자 트랜지스터를 제작하는 경우, 베이스 에피 박막(11)을 성장하고 측벽 산화규소막(12)을 형성한 후 다결정 규소 에미터 전극(13)을 형성하므로, 상기 측벽 산화규소막(12)의 형성 시 필수 불가결하게 수행되어야 하는 산화규소막 건식 식각으로 인한 에미터-베이스 계면 손상을 피할 수 없게 된다. 따라서, 에미터-베이스 누설 전류를 야기 시키게 되고, 또한 고속 고주파 동작 특성을 저하시키는 단점이 있다.In the case of manufacturing the dipole transistor by the above method, since the base epitaxial thin film 11 is formed, the sidewall silicon oxide film 12 is formed, and the polycrystalline silicon emitter electrode 13 is formed, the sidewall silicon oxide film is formed. Emitter-base interface damage due to silicon oxide film dry etching, which must be performed indispensably in the formation of (12), is inevitable. Thus, there is a disadvantage that it causes an emitter-base leakage current, and also degrades the high-speed high frequency operating characteristics.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해, 에미터-베이스 계면에서 건식 식각으로 인해 발생될 수 있는 손상으로 인한 에미터-베이스 접합 누설 전류를 줄이고, 고속 고주파 동작 특성의 저하를 방지할 수 있으며, 베이스-컬렉터 접합 용량을 이론적인 한계로 최소화 시킬 수 있는 고속 고주파 성능이 우수한 쌍극자 트랜지스터 제조 방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention can reduce the emitter-base junction leakage current due to damage that may occur due to dry etching at the emitter-base interface, and to prevent the degradation of high-speed high-frequency operating characteristics to solve the above problems. The purpose of the present invention is to provide a method for manufacturing a dipole transistor having high speed and high frequency performance that can minimize the base-collector junction capacity to a theoretical limit.

도 1은 종래 기술에 의해 제작되는 쌍극자 트랜지스터 구조를 나타낸 단면도,1 is a cross-sectional view showing a dipole transistor structure manufactured by the prior art;

도 2는 본 발명에 의하여 제작 되는 쌍극자 트랜지스터 구조의 완성 단면도,2 is a completed cross-sectional view of a dipole transistor structure manufactured by the present invention;

도 3의 (a)∼(h)는 본 발명에 의한 쌍극자 트랜지스터의 제작 방법을 순차적으로 나타낸 공정 단면도.3 (a) to 3 (h) are cross-sectional views sequentially illustrating a method of manufacturing a dipole transistor according to the present invention.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1, 21 : 규소 기판 2, 22 : 컬렉터 매몰층1, 21: silicon substrate 2, 22: collector buried layer

10, 30 : 컬렉터 3, 6, 9, 12, 14, 23, 26, 29, 35 : 산화규소막10, 30: collector 3, 6, 9, 12, 14, 23, 26, 29, 35: silicon oxide film

4, 7, 24, 27, 32 : 질화규소막 5, 8, 13, 25, 28, 34 : 다결정규소막4, 7, 24, 27, 32: silicon nitride film 5, 8, 13, 25, 28, 34: polycrystalline silicon film

11, 33 : 베이스 막 15, 36 : 금속 배선11, 33: base film 15, 36: metal wiring

상기와 같은 목적을 달성하기 위한 본 발명의 쌍극자 트랜지스터 제조방법은, 베이스 에피 박막을 성장한 후에 측벽 산화규소막을 형성함으로써 발생되는 건식 식각으로 인한 에미터-베이스 계면 손상을 방지하기 위해, 측벽 질화규소막을 먼저 형성한 후 베이스 박막을 성장함으로써, 에미터-베이스 접합 누설 전류를 줄이고, 한편 이로 인한 고속 고주파 동작 특성의 저하를 방지할 수 있으며, 베이스-컬렉터 접합 용량을 이론적인 한계로 최소화 시킬 수 있는 고속 고주파 성능이 우수한 트랜지스터 제조 방법을 제공하는 것을 특징으로 한다.In order to achieve the above object, the method of manufacturing a dipole transistor according to the present invention includes a sidewall silicon nitride film first, in order to prevent the emitter-base interface damage caused by dry etching caused by forming the sidewall silicon oxide film after growing the base epitaxial thin film. By growing the base thin film after formation, it is possible to reduce the emitter-base junction leakage current and prevent the degradation of the high-speed high-frequency operating characteristics, and to minimize the base-collector junction capacity to a theoretical limit. It is characterized by providing a transistor manufacturing method with excellent performance.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings the present invention will be described in detail.

도 2는 본 발명의 제조공정으로 완성된 초자기 정렬 쌍극자 트랜지스터의 단면도이다.2 is a cross-sectional view of a super magnetic alignment dipole transistor completed by the manufacturing process of the present invention.

규소 기판(21)에 컬렉터 매몰층(22)을 이온 주입하여 형성하고, 기상 화학 증착 (CVD)장비를 사용하여 산화규소막(23), 질화규소막(24), 베이스 전극용 다결정규소 막(25), 산화규소막(26), 그리고 질화규소막(27)을 연속적으로 도포한다. 다음, 질화규소막(27), 산화규소막(26), 그리고 베이스 전극용 다결정규소 막(25)을 연속적으로 식각하고, 산화규소막(26)을 습식 식각법에 의해 과식각하여 산화규소막(26) 언더 컷(undercut)을 형성한 후, 여기에 연결용 다결정 규소 박막(28)을 채워 넣고 열 산화규소막(29)을 성장한다. 다음, 컬렉터(30)를 선택적 단결정 성장법을 이용하여 성장하고, 열 산화하여 얇은 열 산화규소막(31)을 성장한 후, 질화규소막 측벽막(32)을 형성한다음, 열 산화규소막(29, 31)을 습식 식각법으로 식각하여 제거한 후 선택적 박막 성장법으로 에피 베이스 박막(33)을 성장한다. 이후, 에미터 다결정 규소 전극(34)과 금속 배선(36) 공정을 하여 본 발명의 공정을 완료한다.The collector buried layer 22 is ion-implanted in the silicon substrate 21, and the silicon oxide film 23, the silicon nitride film 24, and the polycrystalline silicon film 25 for the base electrode are formed by using a chemical vapor deposition (CVD) apparatus. ), The silicon oxide film 26, and the silicon nitride film 27 are applied successively. Next, the silicon nitride film 27, the silicon oxide film 26, and the polycrystalline silicon film 25 for the base electrode are successively etched, and the silicon oxide film 26 is overetched by a wet etching method to produce a silicon oxide film ( 26) After the undercut is formed, the polysilicon thin film 28 for connection is filled therein and the thermal silicon oxide film 29 is grown. Next, the collector 30 is grown using a selective single crystal growth method, thermally oxidized to grow a thin thermal silicon oxide film 31, and then a silicon nitride film sidewall film 32 is formed, followed by a thermal silicon oxide film 29 , 31) is etched and removed by the wet etching method, and then the epi base thin film 33 is grown by the selective thin film growth method. Thereafter, the process of the emitter polycrystalline silicon electrode 34 and the metal wiring 36 is completed to complete the process of the present invention.

따라서, 도 1의 경우와는 다르게 에미터와 베이스를 전기적으로 격리하는 역할을 하는 측벽 질화규소막(32)을 먼저 형성하고 선택적 박막 성장법에 의하여 베이스(33)를 성장한 후 바로 에미터 전극(34)을 증착 함으로써 에미터-베이스 계면에서 건식 식각으로 인해 발생될 수 있는 손상으로 인한 에미터-베이스 접합 누설 전류를 줄일 수 있고, 한편 이로 인한 고속 고주파 동작 특성의 저하를 방지할 수 있는 초자기 정렬 쌍극자 트랜지스터를 제작할 수 있다. 또한, 산화규소막(29)을 선택적으로 식각하고 베이스 박막(33)을 선택적 단결정 성장함으로써 에미터와 베이스의 크기가 거의 같은, 즉, 베이스-컬렉터 접합 용량을 이론적인 한계로 최소화 시킬 수 있으므로 상기 도 1의 공정으로 제작되는 종래기술의 쌍극자 트랜지스터에 비해 더욱 더 고속 고주파 특성이 우수한 트랜지스터의 제작을 가능케 하는 장점이 있다.Therefore, unlike in the case of FIG. 1, the sidewall silicon nitride film 32 which serves to electrically isolate the emitter and the base is formed first, and the emitter electrode 34 immediately after the base 33 is grown by the selective thin film growth method. Deposition reduces the emitter-base junction leakage current due to damage that can be caused by dry etching at the emitter-base interface, while the ultra-magnetic alignment can prevent the degradation of high-speed, high-frequency operating characteristics. A dipole transistor can be manufactured. In addition, by selectively etching the silicon oxide film 29 and the selective thin crystal growth of the base thin film 33, the size of the emitter and the base are almost the same, that is, the base-collector junction capacitance can be minimized to a theoretical limit. Compared with the dipole transistor of the prior art manufactured by the process of FIG. 1, there is an advantage of enabling the fabrication of a transistor having excellent high speed and high frequency characteristics.

본 발명에 의하여 구현되는 초자기 정렬 쌍극자 트랜지스터를 제조하기 위하여 일 실시예로서, 첨부된 도면 도 3의 (a) ∼ (h) 단면도를 참조하여 보다 상세하게 설명하면 다음과 같다.As an embodiment to manufacture a super-magnetic alignment dipole transistor implemented by the present invention, it will be described in more detail with reference to the cross-sectional view (a) to (h) of FIG.

도 3(a)에 도시된 바와 같이, 규소 기판(21)에 컬렉터 매몰층(22)을 이온 주입하여 형성하고, 기상 화학 증착 (CVD)장비를 사용하여 산화규소막(23), 질화규소막(24), 베이스 전극용 다결정규소 막(25), 산화규소막(26), 그리고 질화규소막(27)을 연속적으로 도포한다.As shown in FIG. 3 (a), the collector buried layer 22 is ion-implanted in the silicon substrate 21, and the silicon oxide film 23 and the silicon nitride film ( 24), the polycrystalline silicon film 25 for the base electrode, the silicon oxide film 26, and the silicon nitride film 27 are successively applied.

이후, 도 3(b)에 도시한 바와 같이, 마스크를 사용하여 질화규소막(27), 산화규소막(26), 그리고 베이스 전극용 다결정규소 막(25)을 연속적으로 식각하고, 산화규소막(26)을 습식 식각법에 의해 과식각하여 도면에 나타난 바와 같이 질화규소막(27) 아래로 밀어 넣는다. 즉, 산화규소막(26) 언더 컷(undercut)을 형성한다. 또한, 베이스 전극 박막으로 상기 다결정규소 막(25)을 사용하면 산화규소막(26) 언더 컷(undercut)만을 형성하고, 베이스 전극 박막으로 베이스 전극 저항을 보다 더 줄이기 위하여 금속성 박막을 사용하면 산화규소막(26) 언더 컷(undercut) 및 금속성 박막 언더 컷을 형성한다.3B, the silicon nitride film 27, the silicon oxide film 26, and the polysilicon film 25 for the base electrode are successively etched using a mask, and the silicon oxide film ( 26) is overetched by a wet etching method and is pushed under the silicon nitride film 27 as shown in the figure. That is, the silicon oxide film 26 undercut is formed. In addition, when the polysilicon film 25 is used as the base electrode thin film, only the silicon oxide film 26 undercut is formed, and when the metal thin film is used to further reduce the base electrode resistance, the silicon oxide is used. Film 26 forms undercuts and metallic thin film undercuts.

이후, 도 3(c)에 도시한 바와 같이, 다결정 규소 박막을 증착하고 건식 식각하여 상기 언더 컷에 연결용 다결정 규소 박막(28)을 채워 넣고 열 산화규소막(29)을 성장한다. 상기 연결용 다결정 규소 박막(28)은 베이스 박막으로 금속성 박막을 사용할 경우 오믹 접촉을 가능케 하는 박막으로 작용하게 된다. 상기에서 사용된 금속성 박막은 티타늄 실리사이드(TiSi2), 티타늄 나이트라이드(TiN), 코발트 실리사이드(CoSi2)를 사용한 것이다.Thereafter, as shown in FIG. 3C, the polycrystalline silicon thin film is deposited and dry etched to fill the undercut with the connecting polycrystalline silicon thin film 28 to grow the thermal silicon oxide film 29. The connection polycrystalline silicon thin film 28 serves as a thin film that enables ohmic contact when a metallic thin film is used as the base thin film. The metallic thin film used above uses titanium silicide (TiSi 2 ), titanium nitride (TiN), and cobalt silicide (CoSi 2 ).

이어서, 도 3(d)에 도시한 바와 같이, 컬렉터(30)를 선택적 단결정 성장법을 이용하여 성장하고, 열 산화하여 얇은 열 산화규소막(31)을 성장한다.Subsequently, as shown in FIG. 3 (d), the collector 30 is grown using a selective single crystal growth method, and thermally oxidized to grow a thin thermal silicon oxide film 31.

그리고, 도 3(e)에 도시한 바와 같이, 질화규소막을 증착하고 건식식각하여 질화규소막 측벽막(32)을 형성한다.As shown in Fig. 3E, a silicon nitride film is deposited and dry etched to form a silicon nitride film sidewall film 32.

이어, 도 3(f)에 도시한 바와 같이, 열 산화규소막(29, 31)을 습식 식각법으로 식각하여 제거한 후 선택적 박막 성장법으로 에피 베이스 박막(33)을 성장한다. 이 에피 베이스 박막(33)으로 규소 박막 혹은 규소 게르마늄 혹은 규소/규소 게르마늄 다층 박막을 사용한다.Subsequently, as shown in FIG. 3 (f), the thermal silicon oxide films 29 and 31 are etched and removed by a wet etching method, and then the epibase thin film 33 is grown by a selective thin film growth method. As the epi base thin film 33, a silicon thin film, silicon germanium, or a silicon / silicon germanium multilayer thin film is used.

상기 공정에서, 열 산화규소막(29, 31)의 두께는 에피 베이스 박막(33)의 두께를 제한하게 되므로 원하고자 하는 베이스 박막의 두께 만큼 성장하면 된다.In the above process, since the thickness of the thermal silicon oxide films 29 and 31 limits the thickness of the epi base thin film 33, the thickness of the base thin film may be increased by the desired thickness of the base thin film.

이어, 도 3(g)에 도시한 바와 같이, 에미터 다결정 규소 전극(34)을 형성한다.Subsequently, as shown in FIG. 3G, the emitter polycrystalline silicon electrode 34 is formed.

마지막 공정으로서, 도 3(h)에 도시한 바와 같이, 컬렉터 전극을 형성하기 위하여 상기 도 3(a)에 보여진 질화규소막(27), 산화규소막(26), 다결정규소막(25), 질화규소막(24), 그리고 산화규소막(23)을 연속적으로 식각하고, 측벽 산화규소막(35)을 형성한 후, 공지의 기술을 이용하여 절연막을 도포한 후 접촉구멍을 형성하고 금속 배선(36) 공정을 하여 초자기 정렬 쌍극자 트랜지스터 제조 공정을 완료한다.As a final process, as shown in Fig. 3 (h), the silicon nitride film 27, silicon oxide film 26, polycrystalline silicon film 25, and silicon nitride shown in Fig. 3 (a) are formed to form a collector electrode. After the film 24 and the silicon oxide film 23 are continuously etched, the sidewall silicon oxide film 35 is formed, an insulating film is applied using a known technique, and then a contact hole is formed to form a metal wiring 36 To complete the manufacturing process of the super-magnetic alignment dipole transistor.

종래의 쌍극자 트랜지스터 제조 방법은, 베이스 에피 박막(11)을 성장한 후에 측벽 산화규소막(12)을 형성함으로써 발생되는 건식 식각으로 인한 에미터-베이스 계면 손상을 피할 수 없는 단점이 있었으나, 본 발명에서는 측벽 질화규소막(32)을 먼저 형성하고 베이스 박막(33)을 성장함으로써 에미터-베이스 계면에서 건식 식각으로 인해 발생될 수 있는 손상으로 인한 에미터-베이스 접합 누설 전류를 줄일 수 있고, 이로 인한 고속 고주파 동작 특성의 저하를 방지할 수 있는 초자기 정렬 쌍극자 트랜지스터를 제작할 수 있다. 또한, 산화규소막(29)을 선택적으로 식각하고 베이스 박막(33)을 선택적 단결정 성장함으로써 에미터와 베이스의 크기가 거의 같은, 즉, 베이스-컬렉터 접합 용량을 이론적인 한계로 최소화 시킬 수 있는 더욱 더 고속 고주파 특성이 우수한 트랜지스터의 제작을 가능케 하는 장점이 있다.The conventional dipole transistor manufacturing method has a disadvantage in that the emitter-base interface damage due to dry etching caused by forming the sidewall silicon oxide film 12 after growing the base epitaxial film 11 is inevitable, but in the present invention, By forming the sidewall silicon nitride film 32 first and growing the base thin film 33, it is possible to reduce the emitter-base junction leakage current due to damage that may occur due to dry etching at the emitter-base interface, thereby resulting in high speed. A super magnetic alignment dipole transistor capable of preventing deterioration of high frequency operating characteristics can be manufactured. Further, by selectively etching the silicon oxide film 29 and the selective thin crystal growth of the base thin film 33, the size of the emitter and the base is almost the same, that is, the base-collector junction capacity can be minimized to a theoretical limit. It has the advantage of enabling the fabrication of transistors with higher speed and high frequency characteristics.

Claims (4)

쌍극자 트랜지스터 제조방법에 있어서,In the dipole transistor manufacturing method, 규소 기판에 컬렉터 매몰층을 형성하고, 산화규소막, 질화규소막, 베이스 전극용 다결정규소 박막, 산화규소막, 그리고 질화규소막을 연속적으로 도포하는 제1 공정과;A first step of forming a collector buried layer on a silicon substrate and successively applying a silicon oxide film, a silicon nitride film, a polycrystalline silicon thin film for a base electrode, a silicon oxide film, and a silicon nitride film; 질화규소막, 산화규소막, 그리고 다결정 규소 박막을 연속적으로 식각하고, 상기 산화규소막을 습식 식각법에 의해 과식각하여 산화규소막 언더 컷(undercut)을 형성한 후, 연결용 다결정 규소 박막을 증착하고 건식 식각하여 상기 언더 컷에 연결용 다결정 규소 박막을 채워 넣고 열 산화규소막을 성장한 다음, 질화규소막과 산화규소막을 식각하는 제 2 공정과;A silicon nitride film, a silicon oxide film, and a polycrystalline silicon thin film are continuously etched, the silicon oxide film is overetched by a wet etching method to form a silicon oxide undercut, and then a polycrystalline silicon thin film for connection is deposited. A second process of dry etching to fill the undercut with a connecting polycrystalline silicon thin film, growing a thermal silicon oxide film, and then etching the silicon nitride film and the silicon oxide film; 컬렉터를 선택적 단결정 성장법을 이용하여 성장하고, 열 산화규소막을 성장한 후, 측벽 질화규소막을 형성하는 제 3 공정과;A third step of growing the collector using a selective single crystal growth method, growing a thermal silicon oxide film, and then forming a sidewall silicon nitride film; 상기 열 산화규소막을 습식 식각법으로 식각하여 제거한 후 노출된 규소 표면에만 선택적으로 에피 베이스 박막을 성장하는 제 4 공정과; 그리고A fourth step of selectively removing the thermal silicon oxide film by wet etching and growing an epi base thin film only on the exposed silicon surface; And 에미터 다결정 규소 전극을 형성하고, 금속 배선 공정을 하는 제 5 공정을 포함하여 수행되는 것을 특징으로 하는 쌍극자 트랜지스터 제조 방법.And a fifth process of forming an emitter polycrystalline silicon electrode and performing a metal wiring process. 제 1 항에 있어서,The method of claim 1, 상기 에피 베이스 박막으로 규소 박막 혹은 규소 게르마늄 혹은 규소/규소 게르마늄 다층 박막을 사용하는 것을 특징으로 하는 쌍극자 트랜지스터 제조 방법.And a silicon thin film or silicon germanium or a silicon / silicon germanium multilayer thin film as the epi base thin film. 제 1 항에 있어서,The method of claim 1, 상기 다결정 규소 박막이 금속성 박막인 것을 특징으로 하는 쌍극자 트랜지스터 제조 방법.And said polycrystalline silicon thin film is a metallic thin film. 제 3 항에 있어서,The method of claim 3, wherein 상기 금속성 박막이 티타늄 실리사이드(TiSi2), 티타늄 나이트라이드(TiN), 코발트 실리사이드(CoSi2)인 것을 특징으로 하는 쌍극자 트랜지스터 제조 방법.And the metallic thin film is titanium silicide (TiSi 2 ), titanium nitride (TiN), or cobalt silicide (CoSi 2 ).
KR1019970055648A 1997-10-28 1997-10-28 Method for manufacturing bipolar transistor KR100241353B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055648A KR100241353B1 (en) 1997-10-28 1997-10-28 Method for manufacturing bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055648A KR100241353B1 (en) 1997-10-28 1997-10-28 Method for manufacturing bipolar transistor

Publications (2)

Publication Number Publication Date
KR19990034150A KR19990034150A (en) 1999-05-15
KR100241353B1 true KR100241353B1 (en) 2000-02-01

Family

ID=19523611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055648A KR100241353B1 (en) 1997-10-28 1997-10-28 Method for manufacturing bipolar transistor

Country Status (1)

Country Link
KR (1) KR100241353B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083827A (en) 2018-01-05 2019-07-15 신재균 Partition holder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083827A (en) 2018-01-05 2019-07-15 신재균 Partition holder

Also Published As

Publication number Publication date
KR19990034150A (en) 1999-05-15

Similar Documents

Publication Publication Date Title
US5296391A (en) Method of manufacturing a bipolar transistor having thin base region
US5073516A (en) Selective epitaxial growth process flow for semiconductor technologies
KR100205017B1 (en) Method for manufacturing heterojunction bipolar transistor
JP2720793B2 (en) Method for manufacturing semiconductor device
KR100233834B1 (en) Method for manufacturing si/sige bipolar transistor
US6437376B1 (en) Heterojunction bipolar transistor (HBT) with three-dimensional base contact
JP3213549B2 (en) Manufacturing method of super self-aligned bipolar transistor
JPH05129319A (en) Transistor structure with epitaxial-base region and manufacture thereof
US7358132B2 (en) Self-aligned bipolar semiconductor device and fabrication method thereof
US6352907B1 (en) Method for manufacturing bipolar devices with a self-aligned base-emitter junction
KR100241353B1 (en) Method for manufacturing bipolar transistor
US6855612B2 (en) Method for fabricating a bipolar transistor
US6387768B1 (en) Method of manufacturing a semiconductor component and semiconductor component thereof
KR940010915B1 (en) Manufacturing method of homo-,hetero-bipolar transistor
KR0161197B1 (en) Method for fabricating self-aligned bipolar transistor
KR960006749B1 (en) High speed bipolar transistor fabrication process
WO2004102633A2 (en) Method for fabrication of sige layer having small poly grains and related structure
KR940007657B1 (en) Manufacturing method of high-speed bipolar transistor
KR0137571B1 (en) Fabrication method of emitter down bipolar transistor
KR0128037B1 (en) Manufacturing method for homo and hetero junction bipolar transistor
KR940007656B1 (en) Manufacturing method of homo, hetero-junction bipolar transistor using substrate junction method
KR900000827B1 (en) Semiconductor device manufacturing method
KR0149434B1 (en) A bipolar transistor and method of fabricating the same
JP2524079B2 (en) Upward structure type bipolar transistor and manufacturing method thereof
KR100518952B1 (en) Method for manufacturing heterojunction bipolar transistor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee