KR100240572B1 - 프로그램 메모리를 공유하는 멀티 프로세서 시스템 - Google Patents

프로그램 메모리를 공유하는 멀티 프로세서 시스템 Download PDF

Info

Publication number
KR100240572B1
KR100240572B1 KR1019960062129A KR19960062129A KR100240572B1 KR 100240572 B1 KR100240572 B1 KR 100240572B1 KR 1019960062129 A KR1019960062129 A KR 1019960062129A KR 19960062129 A KR19960062129 A KR 19960062129A KR 100240572 B1 KR100240572 B1 KR 100240572B1
Authority
KR
South Korea
Prior art keywords
processors
memory
processor
program memory
identification number
Prior art date
Application number
KR1019960062129A
Other languages
English (en)
Other versions
KR19980044103A (ko
Inventor
이정민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960062129A priority Critical patent/KR100240572B1/ko
Priority to JP9319621A priority patent/JPH10187632A/ja
Priority to US08/985,184 priority patent/US6058458A/en
Publication of KR19980044103A publication Critical patent/KR19980044103A/ko
Application granted granted Critical
Publication of KR100240572B1 publication Critical patent/KR100240572B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Abstract

본 발명은 프로그램 메모리를 공유하는 멀티 프로세서 시스템에 관한 것으로서, 프로그램 메모리를 공유하는 멀티 프로세서 시스템은 소정의 수의 프로세서들; 소정의 수의 지역 메모리들; 전역 메모리; 상기 프로세서들 모두가 읽을 수 있고, 프로세서들 각각이 수행할 작업 내용을 규정한 프로그램을 저장하고 있는 프로그램 메모리; 시스템 버스; 및 시스템 버스를 시스템 리셋 후에는 프로그램 메모리와 연결하여 주고, 각 프로세서에 대한 식별번호 인식과정 후에는 전역 메모리와 연결하여 주는 메모리 스위치를 포함함을 특징으로 한다.
본 발명에 의하면, 멀티 프로세서 시스템에서 프로그램 메모리를 모든 프로세서가 공유함으로서 브이엠이(VME) 시스템과 같이 제한된 면적에 멀티 프로세서 시스템을 구현하기가 용이하다.

Description

프로그램 메모리를 공유하는 멀티 프로세서 시스템
본 발명은 멀티 프로세서 시스템에 관한 것으로서, 특히 프로그램 메모리를 공유하는 멀티 프로세서 시스템에 관한 것이다.
일반적으로, 병렬 처리를 위하여 멀티 프로세서 시스템이 많이 사용되고 있다. 이들 멀티 프로세서 시스템은 모든 프로세서가 동일한 타스크(task)를 수행할 수도 있고, 각 프로세서별로 서로 다른 타스크를 수행할 수도 있다.
도 1은 종래의 기술에 의한 멀티 프로세서 시스템의 구성을 도시한 블럭구성도이다. 도 1에 의하면, 4개의 프로세서들(100, 102, 104, 106)를 갖는 멀티 프로세서를 도시하고 있는데, 각 프로세서(100, 102, 104, 106)는 별도의 지역 메모리(Local Memory)(110, 112, 114, 116)와 프로그램 메모리(120, 122, 124, 126)에 직접 연결되어 있으며, 시스템 버스(140)를 통하여 전역 메모리(Global Memory)(130)에 엑세스(access)할 수 있도록 구성되어 있다. 여기에서, 상기 지역 메모리(110, 112, 114, 116)는 직접 연결된 프로세서만이 엑세스할 수 있는 메모리이고, 상기 프로그램 메모리(120, 122, 124, 126)는 각 프로세서가 작업을 수행하기 위하여 필요로 하는 시스템 프로그램 및 작업 내용을 규정한 사용자 프로그램을 저장하는 메모리이며, 상기 전역 메모리(140)은 상기 프로세서(100, 102, 104, 106)들 사이의 데이터를 교환하거나 공유하기 위한 메모리이다. 일반적으로, 상기 지역 메모리(110, 112, 114, 116)와 상기 전역 메모리(130)는 SRAM(Static RAM)으로 구성되고, 상기 프로그램 메모리(120, 122, 124, 126)는 EPROM(Erasable Programmable ROM) 또는 프래쉬 메모리(Flash Memory)로 구성된다.
도 1에서 도시된 바와 같은 기존의 멀티 프로세서 시스템의 구성은 각 프로세서별로 별도의 지역 메모리(110, 112, 114, 116)와 프로그램 메모리(120, 122, 124, 126)를 구비함으로써, 비용과 시스템의 설치 공간에 있어서 낭비적인 요소를 갖고 있다. 특히, 브이엠이(VME) 시스템의 경우, 4개의 프로세서를 갖는다고 할 때, 4개의 지역 메모리와 4개의 프로그램 메모리를 브이엠이(VME) 보드의 규격상 제한된 공간 내에 설치하여야만 한다. 이러한 경우 면적 문제를 해결하기 위하여, 표면 장착 부품(SMD)을 사용하거나 보조기판을 이용하여야 하는데, 이러한 방법은 국방 표준 규격(MIL)에서 제시되는 바와 같은 열악한 환경에서는 그 신뢰성이 확보되지 않는 단점을 지니게 된다.
본 발명은 상기의 문제점을 해결하기 위하여 창작된 것으로서, 멀티 프로세서 시스템에서 사용되는 메모리 중 프로그램 메모리를 모든 프로세서가 공유할 수 있도록 함으로써 멀티 프로세서 시스템을 구성하는 장치들이 차지하는 공간을 축소할 수 있는 프로그램 메모리를 공유하는 멀티 프로세서 시스템을 제공함에 그 목적이 있다.
도 1은 종래의 기술에 의한 멀티 프로세서 시스템의 구성을 도시한 블럭구성도이다.
도 2는 본 발명에 의한 멀티 프로세서 시스템의 구성을 도시한 블럭구성도이다.
도 3은 도 2에 의한 멀티 프로세서 시스템에서의 식별번호 인식과정을 도시한 흐름도이다.
도 4는 본 발명에 의한 프로세서의 식별번호 인식 전후의 전역 메모리 맵에 할당되는 메모리의 내용을 예시한 것이다.
상기의 목적을 달성하기 위한 본 발명의 구성은 다음과 같다.
다수의 프로세서를 구비하고 공통된 작업을 동시에 수행할 수 있는 멀티 프로세서 시스템에 있어서, 프로그램 메모리를 공유하는 멀티 프로세서 시스템은 소정의 수의 프로세서들; 상기 프로세서들에 각각 할당되고, 할당받은 프로세서에 의해서만 엑세스될 수 있는 소정의 수의 지역 메모리들; 상기 프로세서들 모두가 엑세스할 수 있는 전역 메모리; 상기 프로세서들 모두가 읽을 수 있고, 상기 프로세서들 각각이 수행할 작업 내용을 규정한 프로그램을 저장하고 있는 프로그램 메모리; 상기 프로세서들이 상기 전역 메모리 또는 상기 프로그램 메모리를 엑세스할 수 있는 시스템 버스; 및 상기 시스템 버스를 시스템 리셋 후에는 상기 프로그램 메모리와 연결하여 주고, 각 프로세서에 대한 식별번호를 인식한 후에는 상기 전역 메모리와 연결하여 주는 메모리 스위치를 포함함을 특징으로 한다.
소정의 수의 프로세서들, 지역 메모리, 전역 메모리, 공유할 수 있는 프로그램 메모리, 상기 전역 메모리와 상기 프로그램 메모리를 전환하여 주는 메모리 스위치, 상기 프로세서들의 식별번호를 인식하기 위한 입출력 통신 포트와 인 포트를 구비한 멀티 프로세서 시스템에서의 상기 프로세서들의 식별번호 인식방법은 상기 각 프로세서가 자신의 인 포트의 신호를 확인하여, 로 값을 갖는 프로세서는 자신의 식별번호를 1번으로 두고, 하이 값을 갖는 프로세서는 상기 입력 통신 포트를 통해 입력된 값을 자신의 식별번호를 두는 단계; 모든 프로세서가 자신의 식별번호에 1을 더하여 출력 통신 포트를 통하여 다음 프로세서에 전달하는 단계; 및 상기 1번 식별번호를 갖는 프로세서는 자신의 입력 통신 포트에 전체 프로세서의 수에 1을 더한 값이 입력되는 것에 의해 모든 프로세서가 자신의 식별번호를 인식하였음을 확인하는 단계를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 의한 멀티 프로세서 시스템의 구성을 도시한 블럭구성도이다. 도 2에 의하면, 4개의 프로세서를 가진 멀티 프로세서를 예시한 것으로서, 4개의 프로세서들(200, 202, 204, 206), 4개의 지역 메모리들(210, 212, 214, 216), 프로그램 메모리(220), 전역 메모리(230), 시스템 버스, 메모리 스위치, 입력 통신 포트(CP#0), 출력 통신 포트(CP#1) 및 인 포트(in port)로 구성된다. 상기 지역 메모리들(210, 212, 214, 216)은 도 1에 의한 지역 메모리(110, 112, 114, 116)와 대응되는 메모리로서, 각각 상기 프로세서들(200, 202, 204, 206)에 할당되고, 할당받은 프로세서에 의해서만 엑세스될 수 있다. 상기 프로그램 메모리(220)는 도 1에 의한 프로그램 메모리(120, 122, 124, 126)와 대응되는 메모리로서, 상기 프로세서들(200, 202, 204, 206)이 수행할 작업 내용을 규정한 프로그램이 저장되어 있으며, 상기 프로세서들(200, 202, 204, 206) 중 어떠한 프로세서와도 접속될 수 있다. 상기 전역 메모리(230)는 도 1에 의한 전역 메모리(130)와 대응되는 메모리로서, 상기 프로세서들(200, 202, 204, 206) 모두가 엑세스할 수 있다. 이에, 상기 프로세서들(200, 202, 204, 206)은 상기 시스템 버스를 통하여 상기 전역 메모리(230) 또는 상기 프로그램 메모리(220)를 엑세스한다. 상기 시스템 버스는 상기 메모리 스위치에 의해 시스템 리 리셋 후에는 상기 프로그램 메모리(220)와 연결되고, 각 프로세서에 대한 식별번호 인식과정 후에는 상기 전역 메모리(230)와 연결된다. 다시 설명하면, 최초의 시스템 파워 온(power on) 이후 또는 시스템 리셋(reset) 이후에는 각 프로세서(200, 202, 204, 206)는 동일한 부트 프로그램(boot program)을 로드(load)하여 실행하고, 이 때 각 프로세서(200, 202, 204, 206)는 프로세서 식별번호를 인식하는 과정을 필요로 하는데, 이는 프로그램 메모리에 등록되어 있는 프로세서별 프로그램을 구분하여 로드하기 위함이다.
본 발명에 의한 멀티 프로세서는 각 프로세서의 식별번호를 인식하기 위하여
입력 통신 포트(CP#0)와 출력 통신 포트(CP#1) 및 인 포트를 구비한다. 소정의 식별번호를 가진 프로세서의 상기 출력 통신 포트(CP#1)는 그 다음 식별번호를 가진 프로세서의 입력 통신 포트(CP#0)에 연결되고, 소정의 식별번호를 가진 프로세서의 상기 입력 통신 포트(CP#0)는 그 이전 식별번호를 가진 프로세서의 출력 통신 포트(CP#1)에 연결되어 모든 프로세서들이 고리 형태로 연결된다. 상기 인 포트는 소정의 수의 프로세서들 중에서 어느 한 프로세서에 구비된 인 포트만이 접지 단자에 연결되어 있고, 나머지 프로세서에 구비된 인 포트에는 소정의 전압 단자에 연결된다.
도 3은 도 2에 의한 멀티 프로세서 시스템에서의 식별번호 인식과정을 도시한 흐름도이다. 상기한 바와 같은 본 발명에 의한 멀티 프로세서 시스템에 있어서, 상기 프로세서들이 자신의 식별번호를 인식하는 과정은 먼저 시스템의 파워 온 또는 시스템 리셋이후에, 각 프로세서(200, 202, 204, 206)는 자신의 인 포트의 신호를 확인한다(300단계). 당해 프로세서에 있어서, 자신의 인 포트의 신호 값이 로(low) 값을 갖는다면 그 프로세서는 자신의 식별번호를 1번으로 두고(310단계), 자신의 인 포트의 신호 값이 하이(high) 값을 갖는다면 그 프로세서는 자신의 입력 통신 포트(CP#0)로 입력된 값을 프로세서 식별번호로 둔다(320단계). 그 다음, 모든 프로세서(200, 202, 204, 206)는 자신의 식별번호에 1을 더한 값을 출력 통신 포트(CP#1)를 통해 다음 프로세서로 전달한다(330단계). 이때, 상기 다음 프로세서는 입력 통신 포트(CP#0)를 통해 입력받은 값을 다시 자신의 프로세서 식별번호로 두고, 이 식별번호에 1을 더한 값을 출력 통신 포트(CP#1)를 통해 그 다음 프로세서로 전달하게 된다. 이와 같은 과정은 전체 프로세서가 자신의 식별번호를 인식하는 동안 계속하여 이어진다. 그 다음, 상기 1번 식별번호를 가진 프로세서(200)는 상기 입력 통신 포트(CP#0)에서 전체 프로세서의 수에 1을 더한 값이 입력되는 것에 의해 모든 프로세서가 자신의 식별번호를 인식하였음을 확인한다(340단계). 즉, 도 2에 의한 멀티 프로세서 시스템에서는 1번 프로세서가 상기 입력 통신 포트(CP#0)를 통하여 5의 값을 확인하게 되면, 다른 모든 프로세서가 부트 프로그램을 로드하였음을 인식하게 된다.
이어서 1번 프로세서의 부트 프로그램은 전역 메모리 영역을 프로그램 메모리(220)에서 전역 메모리(SRAM)(230)으로 상기 메모리 스위치를 이용하여 전환하고, 시스템 초기화 작업을 하게 된다. 이후에, 각 프로세서들(200)은 각각 사용자 프로그램을 프로그램 메모리에서 로드하여 실행하게 된다.
도 4는 본 발명에 의한 프로세서의 식별번호 인식 전후의 전역 메모리 맵에 할당되는 메모리의 내용을 예시한 것이다. 도 4에 예시된 바에 의하면, 주소 영역의 상위 영역(0x00000000 - 0x7fffffff)에는 지역 메모리에 대한 영역이 할당되고, 하위 영역(0x80000000 - 0xffffffff)에는 전역 메모리에 대한 영역이 할당된다. 상기 전역 메모리에 대한 영역은 각 프로세서의 식별번호 인식 이전에는, 프로그램 메모리(220)가 할당되고, 각 프로세서의 식별번호 인식 이후에는 상기 메모리 스위치에 의해 전역 메모리(SRAM)(230)가 할당된다.
본 발명에 의하면, 멀티 프로세서 시스템에서 프로그램 메모리를 모든 프로세서가 공유함으로서 브이엠이(VME) 시스템과 같이 제한된 면적에 멀티 프로세서 시스템을 구현하기가 용이하며, 멀티 프로세서 시스템에서 프로세서를 고리 형태로 구성함으로써 각 프로세서의 식별번호를 인식하는 방안에 의해 프로세서 간의 동작 상황을 쉽게 확인할 수 있다.

Claims (2)

  1. 다수의 프로세서를 구비하고 공통된 작업을 동시에 수행할 수 있는 멀티 프로세서 시스템에 있어서,
    소정의 수의 프로세서들;
    상기 프로세서들에 각각 할당되고, 할당받은 프로세서에 의해서만 엑세스될 수 있는 소정의 수의 지역 메모리들;
    상기 프로세서들 모두가 엑세스할 수 있는 전역 메모리;
    상기 프로세서들 모두가 읽을 수 있고, 상기 프로세서들 각각이 수행할 작업 내용을 규정한 프로그램을 저장하고 있는 프로그램 메모리;
    상기 프로세서들이 상기 전역 메모리 또는 상기 프로그램 메모리를 엑세스하기 위한 통로를 제공하는시스템 버스; 및
    상기 시스템 버스를 시스템 리셋후에는 상기 프로그램 메모리와 연결하여 주고, 각 프로세서에 대한 식별번호를 인식한 후에는 상기 전역 메모리와 연결하여 주는 메모리 스위치를 포함함을 특징으로 하는 프로그램 메모리를 공유하는 멀티 프로세서 시스템.
  2. 제1항에 있어서, 상기 프로세서들은 각각
    이전의 식별번호를 가진 프로세서로부터 자신의 식별번호를 전달받는 입력 통신 포트;
    자신의 식별번호에 1을 더한 값을 다음 프로세서로 전달하는 출력 통신 포트; 및
    인 포트를 구비하고,
    상기 프로세서들 중 소정의 한 프로세서에 구비된 상기 인 포트만이 접지 단자에 연결되어 있고, 나머지 프로세서들에 구비된 상기 인 포트는 소정의 전압 단자에 연결된 것을 특징으로 하는 프로그램 메모리를 공유하는 멀티 프로세서 시스템.
KR1019960062129A 1996-12-05 1996-12-05 프로그램 메모리를 공유하는 멀티 프로세서 시스템 KR100240572B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960062129A KR100240572B1 (ko) 1996-12-05 1996-12-05 프로그램 메모리를 공유하는 멀티 프로세서 시스템
JP9319621A JPH10187632A (ja) 1996-12-05 1997-11-20 プログラムメモリを共有するマルチプロセッサシステム、マルチプロセッサシステムにおけるプログラムメモリの共有方法及びプログラムメモリを共有するマルチプロセッサシステムにおけるプロセッサ認識方法
US08/985,184 US6058458A (en) 1996-12-05 1997-12-04 Multi-processor system having a shared program memory and related method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960062129A KR100240572B1 (ko) 1996-12-05 1996-12-05 프로그램 메모리를 공유하는 멀티 프로세서 시스템

Publications (2)

Publication Number Publication Date
KR19980044103A KR19980044103A (ko) 1998-09-05
KR100240572B1 true KR100240572B1 (ko) 2000-01-15

Family

ID=19486006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062129A KR100240572B1 (ko) 1996-12-05 1996-12-05 프로그램 메모리를 공유하는 멀티 프로세서 시스템

Country Status (3)

Country Link
US (1) US6058458A (ko)
JP (1) JPH10187632A (ko)
KR (1) KR100240572B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014920B1 (ko) * 2006-07-27 2011-02-15 가부시끼가이샤 메가 칩스 디지털 방송의 수신 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691216B2 (en) 2000-11-08 2004-02-10 Texas Instruments Incorporated Shared program memory for use in multicore DSP devices
US6892266B2 (en) * 2000-11-15 2005-05-10 Texas Instruments Incorporated Multicore DSP device having coupled subsystem memory buses for global DMA access
US7131114B2 (en) * 2001-07-16 2006-10-31 Texas Instruments Incorporated Debugger breakpoint management in a multicore DSP device having shared program memory
JP2003271574A (ja) * 2002-03-14 2003-09-26 Hitachi Ltd 共有メモリ型マルチプロセッサシステムにおけるデータ通信方法
JP2005102780A (ja) * 2003-09-29 2005-04-21 Sansei R & D:Kk 遊技機
DE102004004795B4 (de) * 2004-01-30 2008-06-05 Siemens Ag Mehrprozessorsystem und Verfahren zum Betrieb eines Mehrprozessorsystems
KR101261022B1 (ko) 2006-01-19 2013-05-06 삼성전자주식회사 데이터 처리 장치 및 이의 프로그램 데이터 셋팅 방법
KR100843580B1 (ko) * 2006-05-24 2008-07-04 엠텍비젼 주식회사 접근 권한 레지스터 로직을 갖는 다중 포트 메모리 장치 및그 제어 방법
KR100888427B1 (ko) * 2006-09-15 2009-03-11 엠텍비젼 주식회사 공유 메모리를 구비한 디지털 처리 장치 및 데이터 출력방법
EP2430528A1 (en) * 2009-05-15 2012-03-21 Thomson Licensing System and method for sharing memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8328396D0 (en) * 1983-10-24 1983-11-23 British Telecomm Multiprocessor system
US5055999A (en) * 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
EP0349123B1 (en) * 1988-06-27 1995-09-20 Digital Equipment Corporation Multi-processor computer systems having shared memory and private cache memories
US5289585A (en) * 1990-03-26 1994-02-22 Siemens Nixdorf Informationssysteme Ag Multiprocessor system having a system bus for the coupling of several processing units with appertaining private cache memories and a common main memory
GB9008366D0 (en) * 1990-04-12 1990-06-13 British Aerospace Data interaction architecture(dia)for real time embedded multi processor systems
US5289588A (en) * 1990-04-24 1994-02-22 Advanced Micro Devices, Inc. Interlock acquisition for critical code section execution in a shared memory common-bus individually cached multiprocessor system
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
US5448716A (en) * 1992-10-30 1995-09-05 International Business Machines Corporation Apparatus and method for booting a multiple processor system having a global/local memory architecture
JPH06250916A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 共有メモリの排他制御方法
US5581734A (en) * 1993-08-02 1996-12-03 International Business Machines Corporation Multiprocessor system with shared cache and data input/output circuitry for transferring data amount greater than system bus capacity
US5655102A (en) * 1993-09-29 1997-08-05 Silicon Graphics, Inc. System and method for piggybacking of read responses on a shared memory multiprocessor bus
JP3364356B2 (ja) * 1995-03-30 2003-01-08 富士通株式会社 メモリ書替え装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014920B1 (ko) * 2006-07-27 2011-02-15 가부시끼가이샤 메가 칩스 디지털 방송의 수신 장치

Also Published As

Publication number Publication date
KR19980044103A (ko) 1998-09-05
JPH10187632A (ja) 1998-07-21
US6058458A (en) 2000-05-02

Similar Documents

Publication Publication Date Title
KR100240572B1 (ko) 프로그램 메모리를 공유하는 멀티 프로세서 시스템
US4504927A (en) Programmable controller with expandable I/O interface circuitry
US5088023A (en) Integrated circuit having processor coupled by common bus to programmable read only memory for processor operation and processor uncoupled from common bus when programming read only memory from external device
US6002638A (en) Memory device having a switchable clock output and method therefor
CN102096652B (zh) 将模块耦合到互连上的管理控制器的方法和装置
CN102662718B (zh) 一种单片flash启动多用户程序模块
US20010027511A1 (en) 1-chop microcomputer and IC card using same
US6195733B1 (en) Method to share memory in a single chip multiprocessor system
US3651473A (en) Expandable interlock exchange for multiprocessing systems
CN103986602A (zh) 一种启动操作系统的方法、相关设备和系统
KR19990035856A (ko) Ｉ/Ｏ 핀이 ｎ 이하인 ｎ-비트 데이타 버스폭을 갖는 마이크로 콘트롤러와 그 방법
EP0341511A2 (en) High-availability computer system with a predefinable configuration of the modules
KR20050018255A (ko) 보조제어부를 구비하는 휴대용 단말기의 캐시메모리구현장치 및 방법
US6526464B1 (en) Mechanism to expand address space of a serial bus
US6934537B2 (en) Radio communication device, method of and program for rewriting boot program therefor
JPH0333927A (ja) 電子機器
US5493727A (en) Electronic equipment including means for controlling reading of control programs
US7761644B1 (en) Memory sharing arrangement for an integrated multiprocessor system
US20220326864A1 (en) Ram block allocator
CA1053352A (en) Method for providing a substitute memory module in a data processing system
US6151667A (en) Telecommunication device, more particularly, mobile radio terminal
KR970006412B1 (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
EP0628916A1 (en) Microprocessor with multiplexed and non-multiplexed address/data busses
KR20040044247A (ko) 억세스 게이트웨이 시스템에서 다기능 이원 인터페이스 카드
KR100414922B1 (ko) 통신 모듈의 보드 선택장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee