KR100239725B1 - Pumping voltage detection circuit for charge pump - Google Patents

Pumping voltage detection circuit for charge pump Download PDF

Info

Publication number
KR100239725B1
KR100239725B1 KR1019970010222A KR19970010222A KR100239725B1 KR 100239725 B1 KR100239725 B1 KR 100239725B1 KR 1019970010222 A KR1019970010222 A KR 1019970010222A KR 19970010222 A KR19970010222 A KR 19970010222A KR 100239725 B1 KR100239725 B1 KR 100239725B1
Authority
KR
South Korea
Prior art keywords
voltage
pumping
charge pump
nmos transistor
pumping voltage
Prior art date
Application number
KR1019970010222A
Other languages
Korean (ko)
Other versions
KR19980074416A (en
Inventor
최현묵
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970010222A priority Critical patent/KR100239725B1/en
Publication of KR19980074416A publication Critical patent/KR19980074416A/en
Application granted granted Critical
Publication of KR100239725B1 publication Critical patent/KR100239725B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

발명은 차지펌프의 출력전압을 검출하여 항상 일정한 레벨을 유지할 수 있도록 하는 기술에 관한 것으로, 검출동작에 의해 펌핑전압이 소모되는 것을 방지하고, 그 펌핑전압을 목표레벨로 정확하게 유지할 수 있도록 한 것이다.The present invention relates to a technique for detecting an output voltage of a charge pump to maintain a constant level at all times, to prevent the pumping voltage from being consumed by a detection operation, and to accurately maintain the pumping voltage at a target level.

이를 구현하기 위하여, 펌핑전압 검출부(11)에서는 펌핑전압(Vpp)을 내부 모스트랜지스터의 바이어스전압으로 공급받고 내부전압을 단자전압으로 공급받아 그들간의 전압차에 상응되는 전류를 출력하며, 기준전류 발생부(12)에서는 공히 내부전압을 단자전압과 바이어스전압으로 공급받아 일정한 기준전류를 발생하고, 전류비교부(13)에서는 전류미러 형태로 구성된 상기 펌핑전압 검출부(11)와 기준전류 발생부(12)에서 각기 출력되는 전류를 비교하여 그에 따른 펌핑구동신호(PDS)를 출력하도록 하였다.In order to implement this, the pumping voltage detection unit 11 receives the pumping voltage V pp as the bias voltage of the internal MOS transistor and receives the internal voltage as the terminal voltage and outputs a current corresponding to the voltage difference therebetween. The generator 12 receives the internal voltage as the terminal voltage and the bias voltage, and generates a constant reference current. The current comparator 13 includes the pumping voltage detector 11 and the reference current generator configured in the form of a current mirror. In 12), the output currents were compared and the pumping driving signal PDS was output.

Description

차지펌프의 펌핑전압 검출회로Pumping voltage detection circuit of charge pump

본 발명은 차지펌프의 출력전압을 일정하게 유지시켜주는 기술에 관한 것으로, 특히 차지펌핑된 전압을 감지할 때 그 전압을 소모하지 않으면서 전원단자전압 및 문턱전압의 변화에 관계없이 안정적으로 감지하는데 적당하도록한 차지펌프의 펌핑전압 검출회로에 관한 것이다.The present invention relates to a technology for keeping the output voltage of the charge pump constant, and particularly to detect the charge pumped voltage stably without detecting the change of the power terminal voltage and threshold voltage. The present invention relates to a pumping voltage detection circuit of a charge pump that is adapted.

도 1은 일반적인 차지펌프의 펌핑전압 검출 회로도로서 이에 도시한 바와 같이, 차지펌프(3)에서 펌핑된 전압(VPP)을 기 설정된 전원단자전압(VCC)과 비교하여 그 차값이 일정치 이상일 때 검출신호(DS)를 출력하는 펌핑전압 검출부(1)와; 상기 검출신호(DS)가 공급될 때 상기 차지펌프(3)에 펌핑구동신호(PD)를 출력하는 차지펌프 구동부(2)와; 상기 펌핑구동신호(PD)가 공급될 때 차지펌핑 동작을 수행하여 펌핑전압(VPP)의 레벨을 목표 레벨로 끌어올리는 차지펌프(3)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.FIG. 1 is a circuit diagram of a pumping voltage detection circuit of a general charge pump. As shown in FIG. 1, the difference value is greater than a predetermined value by comparing the voltage V PP pumped in the charge pump 3 with a preset power terminal voltage V CC . A pumping voltage detector 1 for outputting a detection signal DS at the time; A charge pump driver (2) for outputting a pumping drive signal (PD) to the charge pump (3) when the detection signal (DS) is supplied; The charge pump 3 performs a charge pumping operation when the pumping driving signal PD is supplied, thereby raising a level of the pumping voltage V PP to a target level. The operation thereof will be described below.

피모스트랜지스터(PM1)와 엔모스트랜지스터(NM1)가 인버터 형태로 구성되어 그 피모스트랜지스터(PM1) 및 엔모스트랜지스터(NM1)의 게이트에는 전원단자전압(VCC)이 공급되고, 피모스트랜지스터(PM1)의 소오스에는 차지펌프(3)에서 출력되는 펌핑전압(VPP)이 공급된다.The PMOS transistor PM1 and the NMOS transistor NM1 are configured in the form of an inverter, and the power terminal voltage V CC is supplied to the gates of the PMOS transistor PM1 and the NMOS transistor NM1, and the PMOS transistor The pumping voltage V PP output from the charge pump 3 is supplied to the source of the PM1.

따라서, 피모스트랜지스터(PM1)의 게이트-소오스간 전압(Vgs)의 절대값이 그 피모스트랜지스터(PM1)의 문턱전압(VT.PM1)의 절대값보다 커지면 그 피모스트랜지스터(PM1)를 통해 노드(A)측으로 |VPP-VCC|의 차에 비례하는 만큼의 전류가 흐르게 되고 즉, 검출신호(DS)가 출력되고, 이에 의해 피모스트랜지스터(PM2) 및 엔모스트랜지스터(NM2)의 게이트 전위가 상승되어 그 피모스트랜지스터(PM2)가 오프되는 반면 엔모스트랜지스터(NM2)가 온된다. 이로 인하여 펌핑구동신호(PD)가 "로우"로 출력되고, 이에 의해 차지펌프(3)에서 펌핑전압(VPP)의 펌핑동작이 중단된다.Therefore, when the absolute value of the gate-to-source voltage V gs of the PMOS transistor PM1 is greater than the absolute value of the threshold voltage V T.PM1 of the PMOS transistor PM1, the PMOS transistor PM1. The current flows in proportion to the difference of | V PP -V CC | through the node A, that is, the detection signal DS is outputted, whereby the PMOS transistor PM2 and the NMOS transistor NM2. The gate potential of N is raised so that the PMOS transistor PM2 is turned off while the NMOS transistor NM2 is turned on. As a result, the pumping drive signal PD is outputted as "low", whereby the pumping operation of the pumping voltage V PP at the charge pump 3 is stopped.

그러나, 상기 펌핑전압(VPP)이 (VCC+ VT.PM1)보다 작아지는 순간 |VPP-VTPM1| ＜ |VT.PM1|이 되어 피모스트랜지스터(PM1)가 오프되고 엔모스트랜지스터(NM1)는 온상태를 유지하므로 상기 검출신호(DS)가 "로우"로 출력된다. 이에 의해 피모스트랜지스터(PM2)가 온되는 반면 엔모스트랜지스터(NM2)가 오프되므로 노드(B)측으로 전원단자전압(VCC)이 공급되고, 즉, 상기 펌핑구동신호(PD)가 "하이"로 출력되고, 이에 의해 차지펌프(3)에서 펌핑동작이 시작되어 펌핑전압(VPP)의 레벨이 상승되기 시작한다. 결국, 이와 같은 펌핑동작에 의해 펌핑전압(VPP)은 |VCC+ VT| 이상으로 끌어 올려지게 된다.However, at the moment when the pumping voltage V PP becomes smaller than (V CC + V T.PM1 ), | V PP -V TPM1 | ≪ VT.PM1 |, PIM transistor PM1 is turned off and NMOS transistor NM1 remains on, so that the detection signal DS is output as " low ". As a result, the PMOS transistor PM2 is turned on while the NMOS transistor NM2 is turned off, so that the power supply terminal voltage V CC is supplied to the node B, that is, the pumping drive signal PD is “high”. Is outputted, whereby the pumping operation is started in the charge pump 3, and the level of the pumping voltage V PP starts to rise. As a result, the pumping voltage (V PP ) becomes | V CC + V T | It will be pulled up above.

이때, 상기 펌핑전압(VPP)이 |VCC+ VT.PM1| 이상으로 상승되더라도 엔모스트랜지스터(NM1)와의 관계에서 노드(A)를 하이로 할 수 있을 만큼 충분한 전류를 흘려주지 못할 경우에는 노드(B)의 전위는 계속 "하이" 상태를 유지하게 되어 차지펌핑동작이 계속 수행된다.At this time, the pumping voltage (V PP ) is | V CC + V T.PM1 | Even if the voltage rises above, the potential of the node B continues to be "high" if it is not able to flow enough current to make node A high in relation to the NMOS transistor NM1. The operation continues.

상기 펌핑전압(VPP)이 |VCC+ VT|를 유지할 수 있도록 결정해주는 노드(A)의 로직 드레쉬홀드 값은 피모스트랜지스터(PM1)와 엔모스트랜지스터(NM1)의 저항비를 조절하여 결정하게 되며, 피모스트랜지스터(PM2)와 엔모스트랜지스터(NM2)의 사이즈를 조절하여 노드(B)의 로직 드레쉬홀드 값이 노드(A)의 드레쉬홀드 값과 일치하도록 해준다.The logic threshold value of node A, which determines that the pumping voltage V PP maintains | V CC + V T |, controls the resistance ratio of the PMOS transistor PM1 and the NMOS transistor NM1. The logic threshold value of the node B coincides with the threshold value of the node A by adjusting the sizes of the PMOS transistors PM2 and the NMOS transistors NM2.

그러나, 이와 같은 종래의 차지펌프 회로에 있어서는 펌핑전압 비교부내의 피모스트랜지스터의 게이트-소오스간 전압이 드레쉬홀드전압 이상이 되면 펌핑전압단자와 접지단자 사이에 전류경로가 생성되어 외부전압인 펌핑전압이 어느정도 손실되므로 그만큼 더 펌핑을 해주어야 하는 문제점이 있었다. 또한, 펌핑전압 비교부내 두 모스트랜지스터의 크기 비율을 조절하고, 차지펌프 구동부내 두 모스트랜지스터의 크기 비율을 조정하여 어느정도는 원하는 레벨로 펌핑전압을 고정시킬 수 있지만 실질적으로 메모리소자의 전원단자전압이 변화되고, 드레쉬홀드전압이 흔들리므로 정확한 레벨의 펌핑전압을 얻는데 어려움이 있었다.However, in the conventional charge pump circuit, when the gate-source voltage of the PMOS transistor in the pumping voltage comparator exceeds the threshold voltage, a current path is generated between the pumping voltage terminal and the ground terminal to pump an external voltage. Since the voltage is lost to some extent, there was a problem in that more pumping. In addition, by adjusting the size ratio of the two MOS transistors in the pumping voltage comparator and adjusting the size ratio of the two MOS transistors in the charge pump driving part, the pumping voltage can be fixed to a desired level, but the power terminal voltage of the memory device is substantially It was difficult to obtain the pumping voltage of the correct level because it changed and the threshold voltage was shaken.

따라서, 본 발명이 이루고자 하는 기술적 과제는 펌핑전압의 손실없이 내부의 단자전압만을 소모하여 펌핑전압의 레벨 변동을 감지하고 그 감지된 변동 레벨에 따라 펌핑동작을 제어하는 차지펌프의 펌핑전압 검출회로를 제공함에 있다.Accordingly, a technical problem of the present invention is to detect a pumping voltage detection circuit of a charge pump that detects a level change of the pumping voltage by controlling only the internal terminal voltage without losing the pumping voltage and controls the pumping operation according to the detected level of change. In providing.

도 1은 종래기술에 의한 차지펌프의 펌핑전압 검출회로도.1 is a pumping voltage detection circuit diagram of a charge pump according to the prior art.

도 2는 본 발명에 의한 차지펌프의 펌핑전압 검출회로도.2 is a pumping voltage detection circuit diagram of a charge pump according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11 : 펌핑전압 검출부12 : 기준전류 발생부11 pumping voltage detection unit 12 reference current generating unit

13 : 전류비교부14 : 차지펌프13 current comparison unit 14 charge pump

도 2는 상기의 목적을 달성하기 위한 본 발명 차지펌프의 펌핑전압 검출회로의 일실시 예시 회로도로서 이에 도시한 바와 같이, 차지펌프(14)에서 출력되는 펌핑전압(Vpp)을 바이어스전압으로 공급하고 내부전압을 단자전압으로 공급하여 그들간의 전압차를 검출하고 그 차값에 상응되는 전류를 출력하는 펌핑전압 검출부(11)와; 상기 내부전압을 단자전압과 바이어스전압으로 각기 공급하여 일정한 기준전류를 발생하는 기준전류 발생부(12)와; 상기 펌핑전압 검출부(11)와 기준전류 발생부(12)에서 출력되는 전류를 비교하여 서로 동일하도록 펌핑구동신호(PDS)를 출력하는 전류비교부(13)와; 상기 펌핑구동신호(PDS)가 공급될 때 차지펌핑 동작을 수행하여 펌핑전압(VPP)의 레벨을 목표 레벨로 끌어올리는 차지펌프(14)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.FIG. 2 is an exemplary circuit diagram of a pumping voltage detection circuit of a charge pump of the present invention for achieving the above object. As shown therein, a pumping voltage V pp output from a charge pump 14 is supplied as a bias voltage. A pumping voltage detection unit 11 for supplying an internal voltage as a terminal voltage to detect a voltage difference therebetween and outputting a current corresponding to the difference value; A reference current generator 12 for supplying the internal voltage as a terminal voltage and a bias voltage, respectively, to generate a constant reference current; A current comparing unit 13 for comparing the currents output from the pumping voltage detector 11 and the reference current generator 12 and outputting a pumping driving signal PDS to be equal to each other; The charge pump 14 is configured to perform a charge pumping operation when the pumping drive signal PDS is supplied to raise the level of the pumping voltage V PP to a target level. It will be described in detail as follows.

차지펌프(14)에서 펌핑되어 출력되는 펌핑전압 VPP= VCC+ VT(메모리셀의 드레쉬홀드전압)일 경우, 노드(N1)에는 전원단자전압(VCC)과 동일한 레벨의 전압이 나타나며, 노드(N2)에는 VCC- VT.NM12에 해당하는 레벨의 전압이 나타난다. 또한, 기준전류 발생부(12)의 엔모스트랜지스터(NM14)의 드레인과 소오스에는 공히 내부에서 발생된 전원단자전압(VCC)이 공급되므로 노드(N3)에는 VCC- VT.NM14에 해당하는 레벨의 전압이 나타난다.When the pumping voltage V PP = V CC + V T (the threshold voltage of the memory cell) pumped from the charge pump 14, the node N1 has the same level of voltage as the power terminal voltage V CC . At the node N2, a voltage having a level corresponding to V CC -V T.NM12 is shown. In addition, since the power terminal voltage V CC generated internally is supplied to the drain and the source of the NMOS transistor NM14 of the reference current generator 12, the node N3 corresponds to V CC -V T.NM14 . The voltage of the level appears.

여기서, 상기 엔모스트랜지스터(NM12)의 드레쉬홀드전압(VT.NM12)과 엔모스트랜지스터(NM14)의 드레쉬홀드전압(VT.NM14)의 레벨이 동일하게 설정되어 있어 상기 노드(N2)에서 엔모스트랜지스터(NM16)의 게이트에 공급되는 전류량과 노드(N3)에서 엔모스트랜지스터(NM17)의 게이트에 공급되는 전류량은 서로 동일하게 된다. 참고로, 상기 드레쉬홀드전압(VT.NM14)의 레벨은 셀트랜지스터의 드레쉬홀드전압의 레벨과 동일하게 설정되어 있다.Here, the level of the threshold voltage V T.NM12 of the NMOS transistor NM12 and the threshold voltage V T.NM14 of the NMOS transistor NM14 are set to be the same, so that the node N2 is the same. ) Is equal to the amount of current supplied to the gate of the NMOS transistor NM16 and the amount of current supplied to the gate of the NMOS transistor NM17 at the node N3. For reference, the level of the threshold voltage V T.NM14 is set equal to the level of the threshold voltage of the cell transistor.

하지만, VPP＞ VCC+ VT인 경우, 상기 노드(N1)의 전압은 |VCC+ △V|가 되어 노드(N2)의 전압은 |VCC- VT.NM12+ △V|가 되며, 이때, 상기 노드(N3)의 전압은 |VCC- VT.NM14|가 되므로 노드(N2)의 전압이 노드(N3)의 전압보다 △V만큼 높게 된다.However, when V PP > V CC + V T , the voltage of the node N1 becomes | V CC + ΔV |, and the voltage of the node N2 becomes | V CC −V T.NM12 + ΔV | In this case, since the voltage of the node N3 becomes | V CC -V T.NM14 |, the voltage of the node N2 is higher by ΔV than the voltage of the node N3.

이로 인하여, 엔모스트랜지스터(NM13)를 통해 흐르는 전류(INM13)가 엔모스트랜지스터(NM15)를 통해 흐르는 전류(INM15)에 비해 △V에 상응되는 만큼 많게 되고, 엔모스트랜지스터(NM16)를 통해 흐르는 전류(INM16)가 엔모스트랜지스터(NM17)를 통해 흐르는 전류(INM17)에 비해 △V에 상응되는 만큼 많게 된다.As a result, the current I NM13 flowing through the NMOS transistor NM13 is increased as much as ΔV compared to the current I NM15 flowing through the NMOS transistor NM15, and the NMOS transistor NM16 is increased. The current I NM16 flowing through is larger than the current I NM17 flowing through the NMOS transistor NM17 as much as ΔV .

이에 따라, 노드(N4)의 전압이 상기 VPP= VCC+ VT일 때에 비하여 낮아지고, 그 노드(N4)의 전압이 두 개의 인버터(I11),(I12)를 통해 차지펌프(14)에 전달되므로 이의 차지 펌핑동작이 중지된다.Accordingly, the voltage of the node N4 is lower than when the voltage VPP = V CC + V T , and the voltage of the node N4 is lowered through the two inverters I11 and I12. The charge pumping operation is stopped because it is transmitted to.

그러나, VPP＜ VCC+ VT인 경우, 상기와 반대로 노드(N2)의 전압이 노드(N3)의 전압에 비하여 △V만큼 낮게 되고, 이로 인하여, 상기 전류(INM13)가 전류(INM15)에 비해 △V에 상응되는 만큼 적게 되며, 전류(INM16)가 전류(INM17)에 비해 △V에 상응되는 만큼 적게 된다.However, when V PP <V CC + V T , the voltage of the node N2 is lowered by ΔV relative to the voltage of the node N3 as opposed to the above, whereby the current I NM13 becomes the current I NM15 ) is as small as ΔV corresponding to, and current I NM16 is as small as ΔV relative to current I NM17 .

이에 따라, 노드(N4)의 전압이 상기 VPP= VCC+ VT일 때에 비하여 높아지고, 그 노드(N4)의 전압이 두 개의 인버터(I11),(I12)를 통해 차지펌프(14)에 전달되므로 이의 차지 펌핑동작이 재개되어 그 펌핑전압(VPP)이 다시 "VCC+ VT"로 상승된다.Accordingly, the voltage of the node N4 is higher than when the voltage V PP = V CC + V T , and the voltage of the node N4 is supplied to the charge pump 14 through two inverters I11 and I12. Since the charge pumping operation is resumed, the pumping voltage (V PP ) is raised back to "V CC + V T ".

결국, 상기와 같이 펌핑전압 검출부(11)에서 펌핑전압(VPP)을 전원단자전압(VCC)과 비교하여 그 차값에 상응되는 전류를 발생하고, 전류비교부(13)에서는 커런트 미러형태로 구성된 펌핑전압 검출부(11)와 기준전류 발생부(12)의 출력전류를 비교하여 그들간에 항상 동일한 전류가 흐르도록 차지펌프(14)에 펌핑구동신호(PDS)를 출력하게 되므로 그 펌핑전압(VPP)이 목적한 레벨로 유지된다.As a result, the pumping voltage detection unit 11 compares the pumping voltage V PP with the power terminal voltage V CC to generate a current corresponding to the difference value, and the current comparing unit 13 has a current mirror shape. Since the pumping voltage detection unit 11 and the output current of the reference current generating unit 12 is compared to output the pumping driving signal PDS to the charge pump 14 so that the same current always flows between them. PP ) is maintained at the desired level.

그런데, 상기 펌핑전압 검출부(11)에서 펌핑전압(VPP)의 레벨변동을 검출함에 있어서, 상기 펌핑전압(VPP)을 엔모스트랜지스터(NM11)의 바이어스전압으로 공급하고, 전원단자전압(VCC)을 그 엔모스트랜지스터(NM11)의 드레인에 공급하므로 펌핑전압(VPP)의 전류경로가 형성되지 않아 종래와 달리 그 펌핑전압(VPP)이 소모되지 않는다.However, in detecting the level change of the pumping voltage V PP by the pumping voltage detecting unit 11, the pumping voltage V PP is supplied as a bias voltage of the NMOS transistor NM11, and a power terminal voltage V CC) of the NMOS transistor (not that the pumping voltage (V PP), unlike in the prior art is consumed is supplied to the drain of NM11) does not form a current path of the pumped voltage (V PP).

이상에서 상세히 설명한 바와 같이, 본 발명은 외부전압인 차지펌핑전압의 레벨변동을 검출할 때 그 펌핑전압의 전류경로를 형성하지 않고 내부전압만을 소모하여 검출할 수 있도록 함으로써 펌핑전압의 레벨을 목표레벨로 안정되게 유지할 수 있는 효과가 있다.As described in detail above, in the present invention, when detecting the level change of the charge pumping voltage, which is an external voltage, it is possible to detect and consume only the internal voltage without forming a current path of the pumping voltage. It is effective to keep it stable.

Claims (4)

외부전압인 펌핑전압(Vpp)을 내부의 바이어스전압으로 공급하고 내부전압을 단자전압으로 공급하여 그들간의 전압차에 상응되는 전류를 출력하는 펌핑전압 검출부(11)와; 상기 내부전압을 단자전압과 바이어스전압으로 각기 공급하여 일정한 기준전류를 발생하는 기준전류 발생부(12)와; 상기 펌핑전압 검출부(11)와 기준전류 발생부(12)에서 출력되는 전류를 비교하여 서로 동일하도록 펌핑구동신호(PDS)를 출력하는 전류비교부(13)와; 상기 펌핑구동신호(PDS)가 공급될 때 차지펌핑 동작을 수행하여 펌핑전압(VPP)의 레벨을 목표 레벨로 끌어올리는 차지펌프(14)로 구성한 것을 특징으로 하는 차지펌프의 펌핑전압 검출회로.A pumping voltage detector 11 for supplying an external voltage pumping voltage V pp as an internal bias voltage and supplying an internal voltage as a terminal voltage to output a current corresponding to a voltage difference therebetween; A reference current generator 12 for supplying the internal voltage as a terminal voltage and a bias voltage, respectively, to generate a constant reference current; A current comparing unit 13 for comparing the currents output from the pumping voltage detector 11 and the reference current generator 12 and outputting a pumping driving signal PDS to be equal to each other; And a charge pump (14) configured to perform a charge pumping operation when the pumping drive signal (PDS) is supplied to raise a level of the pumping voltage (V PP ) to a target level. 제1항에 있어서, 펌핑전압 검출부(11)는 게이트와 드레인에 펌핑전압(VPP)과 내부전압(VCC)을 각기 공급받는 엔모스트랜지스터(NM11)와; 상기 엔모스트랜지스터(NM11)의 소오스에 게이트와 드레인이 공통접속된 엔모스트랜지스터(NM12)와; 상기 엔모스트랜지스터(NM12)의 소오스에 게이트와 드레인이 공통접속되고, 소오스가 접지단자에 접속된 엔모스트랜지스터(NM13)로 구성된 것을 특징으로 하는 차지펌프의 펌핑전압 검출회로.The method of claim 1, wherein the pumping voltage detection unit 11 includes an NMOS transistor (NM11) for receiving the pumping voltage (V PP ) and the internal voltage (V CC ) to the gate and drain, respectively; An NMOS transistor NM12 having a gate and a drain connected to the source of the NMOS transistor NM11 in common; A pumping voltage detection circuit for a charge pump, characterized in that the gate and the drain are commonly connected to the source of the NMOS transistor (NM12), and the source is connected to the ground terminal (NM13). 제1항에 있어서, 기준전류 발생부(12)는 게이트와 드레인 모두에 내부전압(VCC)을 공급받는 엔모스트랜지스터(NM14)와; 상기 엔모스트랜지스터(NM14)의 소오스에 드레인과 게이트가 공통 접속된 엔모스트랜지스터(NM15)로 구성된 것을 특징으로 하는 차지펌프의 펌핑전압 검출회로.The gate driving circuit of claim 1, wherein the reference current generator 12 includes: an MOS transistor NM14 supplied with an internal voltage V CC to both the gate and the drain; A pumping voltage detection circuit of a charge pump, characterized in that the NMOS transistor (NM15) having a drain and a gate connected to a source of the NMOS transistor (NM14) in common. 제1항에 있어서, 전류비교부(13)는 차동증폭기 형태로 구성되어 상기 펌핑전압 검출부(11)에서 출력되는 전류를 기준전류 발생부(12)에서 출력되는 전류를 양측의 입력전류로 받아들이도록 구성된 것을 특징으로 하는 차지펌프의 펌핑전압 검출회로.The current comparator 13 is configured in the form of a differential amplifier so that the current output from the pumping voltage detector 11 receives the current output from the reference current generator 12 as input currents of both sides. Pumping voltage detection circuit of the charge pump, characterized in that configured.
KR1019970010222A 1997-03-25 1997-03-25 Pumping voltage detection circuit for charge pump KR100239725B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970010222A KR100239725B1 (en) 1997-03-25 1997-03-25 Pumping voltage detection circuit for charge pump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970010222A KR100239725B1 (en) 1997-03-25 1997-03-25 Pumping voltage detection circuit for charge pump

Publications (2)

Publication Number Publication Date
KR19980074416A KR19980074416A (en) 1998-11-05
KR100239725B1 true KR100239725B1 (en) 2000-01-15

Family

ID=19500660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010222A KR100239725B1 (en) 1997-03-25 1997-03-25 Pumping voltage detection circuit for charge pump

Country Status (1)

Country Link
KR (1) KR100239725B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525701B1 (en) * 2013-12-10 2015-06-03 삼성전기주식회사 Apparatus for controlling output voltage and apparatus for boosting voltage including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917640B1 (en) * 2007-12-28 2009-09-17 주식회사 하이닉스반도체 Circuit for detecting of pumping voltage
KR100904467B1 (en) * 2008-01-09 2009-06-24 주식회사 하이닉스반도체 Pumping voltage sensing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525701B1 (en) * 2013-12-10 2015-06-03 삼성전기주식회사 Apparatus for controlling output voltage and apparatus for boosting voltage including the same

Also Published As

Publication number Publication date
KR19980074416A (en) 1998-11-05

Similar Documents

Publication Publication Date Title
KR960009394B1 (en) Power supply start-up circuit for dynamic random access memory
US7579821B2 (en) Voltage generator
KR101094383B1 (en) Internal voltage generator
KR100818105B1 (en) Inner vortage genertion circuit
KR0142970B1 (en) Reference voltage generator circuit of semiconductor memory apparatus
KR0127318B1 (en) Back bias voltage generator
JPH10283786A (en) Internal voltage supplying circuit of semiconductor device
JP4445780B2 (en) Voltage regulator
KR100623616B1 (en) Semiconductor memory device
JP2004103941A (en) Voltage generator
KR100239725B1 (en) Pumping voltage detection circuit for charge pump
KR20090103623A (en) Internal voltage generator
KR100379555B1 (en) Internal voltage generator of semiconductor device
JP4166014B2 (en) High voltage sensor
KR20070084879A (en) Negative back bias voltage detector
KR100772544B1 (en) Substrate voltage generator of semiconductor device
KR100291846B1 (en) Power supply auxiliary circuit
KR100327568B1 (en) Substrate Bias Voltage Control Circuit
KR100813546B1 (en) Temperature-dependent voltage level detector of semiconductor memory apparatus
KR0171952B1 (en) Internal voltage level compensation circuit
KR0165385B1 (en) Semiconductor memory device internal source voltage generator circuit
KR0146062B1 (en) Power generation stabilizing circuit of internal voltage generator
KR20010061375A (en) Power-up circuit
KR100527526B1 (en) Internal Voltage Generator With Improved Low-Voltage Operation Characteristic
KR19980026512A (en) Trip adjustment circuit of input buffer circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee