KR100917640B1

KR100917640B1 - Circuit for detecting of pumping voltage

Info

Publication number: KR100917640B1
Application number: KR1020070140491A
Authority: KR
Inventors: 안승준
Original assignee: 주식회사 하이닉스반도체
Priority date: 2007-12-28
Filing date: 2007-12-28
Publication date: 2009-09-17
Also published as: KR20090072396A

Abstract

본 발명은 펌핑전압의 전압 레벨 검출 감도를 높여서, 안정된 펌핑전압 출력이 발생될 수 있도록 제어하는 펌핑전압 검출회로에 관한 것이다. 본 발명에 따른 펌핑전압 검출회로는, 전류 미러; 기준전압에 의해서 상기 전류 미러의 일측 단자 상의 전류를 제어하는 제 1 스위칭소자; 펌핑전압에 응답해서 상기 전류 미러의 타측 단자로부터 전류를 제어하는 제 2 스위칭소자를 포함하는 것을 특징으로 한다. 이러한 특징에 따르면 본 발명은 펌핑전압 변화를 감지하는 감도를 증가시키고, 전류 미러에 의해 안정된 기준전압을 통해 펌핑전압의 레벨을 검출하므로, 안정된 펌핑전압을 발생시키는 효과를 얻는다.The present invention relates to a pumping voltage detection circuit for increasing the voltage level detection sensitivity of the pumping voltage, thereby controlling a stable pumping voltage output. The pumping voltage detection circuit according to the present invention includes a current mirror; A first switching element controlling a current on one terminal of the current mirror by a reference voltage; And a second switching element for controlling a current from the other terminal of the current mirror in response to a pumping voltage. According to this aspect, the present invention increases the sensitivity for detecting a change in the pumping voltage, and detects the level of the pumping voltage through a stable reference voltage by the current mirror, thereby obtaining the effect of generating a stable pumping voltage.

펌핑전압, 백바이어스전압, 레벨 검출 Pumping voltage, back bias voltage, level detection

Description

Pumping voltage detection circuit {CIRCUIT FOR DETECTING OF PUMPING VOLTAGE}

본 발명은 반도체 메모리장치에서 이용되는 내부전원에 관한 것으로, 더욱 상세하게는 펌핑전압의 전압 레벨 검출 감도를 높여서, 안정된 펌핑전압 출력이 발생될 수 있도록 제어하는 펌핑전압 검출회로에 관한 것이다.The present invention relates to an internal power supply for use in a semiconductor memory device, and more particularly, to a pumping voltage detection circuit for controlling a stable pumping voltage output by increasing a voltage level detection sensitivity of a pumping voltage.

반도체 메모리장치는, 다양한 분야에서 이용되어지지만 그 중의 하나가 각종 다양한 데이터를 저장하는데 이용되고 있다. 이러한 반도체 메모리장치는, 데스크탑 컴퓨터와 노트북 컴퓨터를 비롯하여 각종 휴대용 기기들에 이용되고 있기 때문에 대용량화, 고속화, 소형화 그리고 저전력화가 요구되어진다. The semiconductor memory device is used in various fields, but one of them is used to store various kinds of data. Since such semiconductor memory devices are used in various portable devices, including desktop computers and notebook computers, large capacity, high speed, small size, and low power are required.

상기 저전력화에 따른 반도체 메모리장치를 설계하기 위한 하나의 방법으로서 메모리의 코아 영역(Core area)에서 전류소비를 최소한으로 하는 기술이 제시되고 있다. 상기 코아 영역은, 메모리 셀(memory cell)과 비트라인( Bit line) 그리고 워드 라인(word line)들로 구성되고, 극미세화된 디자인룰(design rule)에 따라 설계된다. 따라서 극미세화되고 고주파수 동작이 이루어지는 반도체 메모리장치를 설계하기 위해서는 기본적으로 전원전압이 매우 낮아질 수 밖에 없고, 현재는 1.5볼트 이하의 전원전압이 적용되고 있다.As a method for designing a semiconductor memory device according to the low power, a technology for minimizing current consumption in a core area of a memory has been proposed. The core region is composed of a memory cell, a bit line, and a word line, and is designed according to an extremely fine design rule. Therefore, in order to design a semiconductor memory device having extremely fine and high frequency operation, the power supply voltage is inevitably very low, and a power supply voltage of 1.5 volts or less is currently applied.

한편, 반도체 메모리 장치는, 상기 1.5볼트 이하의 외부전원전압을 이용하여 장치 내부에서 필요한 크기의 전원을 생성하여 사용하게 되는데, 그 중 하나의 방식이 차지 펌프를 이용하여 외부전원 전위보다 높거나 접지 전위보다 낮은 내부 전위를 생성하는 방식이다.Meanwhile, the semiconductor memory device generates and uses a power having a required size inside the device using the external power supply voltage of 1.5 volts or less, and one of the methods is higher than the external power supply potential or grounded using a charge pump. This method produces an internal potential lower than the potential.

상기 차지 펌핑에 의해 생성된 내부 전원 중 반도체 메모리 소자인 디램에 가장 보편적으로 사용되고 있는 내부 전원으로는 고전압의 펌핑전압(VPP)과 저전압의 펌핑전압인 백바이어스 전압(VBB)이 있다. 상기 펌핑전압(VPP)은 셀을 엑세스하기 위해 셀 트랜지스터의 게이트, 원드라인에 외부 전원전압(VCC 또는 VDD)보다 높은 전위인 펌핑전압(VPP)을 인가하여 셀 데이타가 손실되지 않도록 하는데 이용되어진다. 그리고 셀에 저장되어 있는 데이타의 손실을 막기 위해 셀 트랜지스터의 벌크(BULK)에 외부 전위인 접지전압(VSS) 보다 낮은 백바이어스 전압(VBB)을 인가한다.Among the internal power sources generated by the charge pumping, the internal power sources most commonly used in the DRAM, which is a semiconductor memory device, include a high voltage pumping voltage VPP and a low voltage pumping voltage VBB. The pumping voltage VPP is used to prevent the cell data from being lost by applying a pumping voltage VPP, which is a potential higher than the external power supply voltage VCC or VDD, to the gate and the gate of the cell transistor to access the cell. . In order to prevent the loss of data stored in the cell, the back bias voltage VBB lower than the ground voltage VSS, which is an external potential, is applied to the bulk BULK of the cell transistor.

이하에서 설명되는 펌핑전압은, 저전압인 백바이어스전압(VBB)에 대해서 설명하기로 한다.The pumping voltage described below will be described with respect to the back bias voltage VBB which is a low voltage.

도 1은 종래 기술에 따른 반도체 메모리 장치에서 펌핑전압을 발생하는 내부전압 발생회로의 블록 구성도를 도시하고 있다. 1 is a block diagram illustrating an internal voltage generation circuit for generating a pumping voltage in a semiconductor memory device according to the related art.

도시하고 있는 바와 같이 종래 반도체 메모리 장치 펌핑전압 발생회로는, 코 아전압(VCORE)과 피드백된 펌핑전압(VBB)을 비교하여 상기 펌핑전압이 높을 때 이를 감지하는 전압검출회로(10 ; VBB Level Detector), 상기 전압검출회로의 출력신호(bbeb)에 기초하여 펌핑전압(VBB) 레벨을 낮출 수 있도록 클럭신호(OSC)를 발생하는 링 오실레이터(12 ; Ring Oscillator), 상기 오실레이터(12)의 클럭신호에 응답하여 외부전압(VSS)을 이용하여 펌핑전압 (VBB) 레벨을 낮추기 위해 동작되는 펌프회로(16 ; Charge Pump), 그리고 상기 펌프회로(16)를 제어하기 위한 제어신호(P1,P2,P3,P4)를 발생하는 펌프제어회로(Pump Control Logic ;14)를 포함하여 구성되어진다. 여기서 펌핑전압은, 네거티브(-)의 전압값을 갖는다.As shown in the drawing, the conventional semiconductor memory device pumping voltage generation circuit includes a voltage detection circuit 10 (VBB Level Detector) which detects when the pumping voltage is high by comparing the core voltage VCORE with the feedback pumping voltage VBB. ), A ring oscillator 12 generating a clock signal OSC to lower the pumping voltage VBB level based on the output signal bbeb of the voltage detection circuit, and a clock signal of the oscillator 12. In response, the pump circuit 16 (Charge Pump) is operated to lower the pumping voltage (VBB) level using the external voltage (VSS), and the control signals (P1, P2, P3) for controlling the pump circuit (16) And a pump control circuit 14 for generating P4). Here, the pumping voltage has a negative voltage value.

상기 구성에 따른 종래 펌핑전압 발생회로에서, 상기 펌프회로(16)는, 피드백된 펌핑전압(VBB)이 내부전압(VINT)보다 높을 때, 상기 오실레이터(12)의 클럭신호에 의해 구동되고, 외부 전원전압(VSS)을 이용하여 펌핑전압(VBB)을 발생시킨다. 이와 같이 상기 펌프회로(16)가 동작하기 위해서는 피드백된 백바이어스전압과 내부전압을 비교하여 전압레벨을 감지하는 전압검출회로(10)의 검출값으로부터 기초되어진다.In the conventional pumping voltage generation circuit according to the above configuration, the pump circuit 16 is driven by the clock signal of the oscillator 12 when the pumped pump voltage VBB is higher than the internal voltage VINT, The pumping voltage VBB is generated using the power supply voltage VSS. In order to operate the pump circuit 16 as described above, it is based on the detected value of the voltage detection circuit 10 that detects the voltage level by comparing the feedback back bias voltage with the internal voltage.

도 2는 종래 펌핑전압 발생회로의 전압검출회로의 상세 구성도를 도시하고 있다.Figure 2 shows a detailed configuration of the voltage detection circuit of the conventional pumping voltage generation circuit.

도시하고 있는 바와 같이, 펌핑전압(VBB)은 PMOS트랜지스터(P2)의 게이트단자에 인가되어지고, 상기 트랜지스터(P2)와 직렬로 PMOS 트랜지스터(P1)가 연결되 고 있다. 상기 트랜지스터(P1)는, 코아전압과 상기 트랜지스터(P2) 사이에 드레인-소스 단자를 연결하고 있고, 접지전압인 외부 전원전압(VSS)을 게이트단자로 인가받고 있다. As shown, the pumping voltage VBB is applied to the gate terminal of the PMOS transistor P2, and the PMOS transistor P1 is connected in series with the transistor P2. The transistor P1 connects a drain-source terminal between a core voltage and the transistor P2 and receives an external power supply voltage VSS, which is a ground voltage, as a gate terminal.

상기 두개의 트랜지스터(P1,P2) 사이에 연결되고 있는 노드에 PMOS 트랜지스터와 NMOS 트랜지스터의 구성으로 이루어진 인버터(I1)가 연결되어진다. 상기 PMOS트랜지스터는 코아전압과 노드 사이에 드레인-소스 단자를 연결하고, 상기 NMOS트랜지스터(M3)는 상기 노드와 접지전압(VSS) 사이에 드레인-소스 단자를 연결한다. 그리고 상기 인버터(I1)의 출력신호가 반전되어, 상기 전압검출회로의 출력신호(VBBE)가 된다.An inverter I1 composed of a PMOS transistor and an NMOS transistor is connected to a node connected between the two transistors P1 and P2. The PMOS transistor connects a drain-source terminal between a core voltage and a node, and the NMOS transistor M3 connects a drain-source terminal between the node and a ground voltage VSS. The output signal of the inverter I1 is inverted to become the output signal VBBE of the voltage detection circuit.

이와 같이 전압검출회로는 두개의 PMOS 트랜지스터(P1,P2)와 인버터(I1)으로 구성되고 있다. 상기 PMOS 트랜지스터(P1,P2)는 선형 영역(Linear region)에서 동작하며, 두 PMOS 트랜지스터의 저항차이(혹은 Ids 차이)를 이용하여 펌핑전압의 레벨을 검출한다. 예를 들어 펌핑전압의 절대값이 낮아 PMOS 트랜지스터(P2)의 저항이 커지게 되면, 노드(DET)는 인버터(I1)의 스위칭 포인트(Switching point ; 일반적으로 코아전압의 1/2)보다 하이(HIGH) 값을 가지게 되어 출력신호(bbeb)는 로우상태로 인에이블된다. 반대로 펌핑전압의 절대값이 충분히 커서 PMOS 트랜지스터(P2)의 저항이 작아지게 되면, 노드(DET)는 로우상태가 되어 전압검출회로(10)의 출력신호(bbeb)는 하이상태로 디스에이블시키게 된다.As such, the voltage detection circuit is composed of two PMOS transistors P1 and P2 and an inverter I1. The PMOS transistors P1 and P2 operate in a linear region and detect the level of the pumping voltage using the resistance difference (or difference of Ids) between the two PMOS transistors. For example, when the absolute value of the pumping voltage is low to increase the resistance of the PMOS transistor P2, the node DET is higher than the switching point of the inverter I1 (generally 1/2 of the core voltage). HIGH) and the output signal bbeb is enabled in a low state. On the contrary, when the absolute value of the pumping voltage is large enough to decrease the resistance of the PMOS transistor P2, the node DET becomes low and the output signal bbeb of the voltage detection circuit 10 is disabled in a high state. .

한편, 종래 구성되고 있는 전압검출회로(10)는 다음의 원인에 의해서 두개의 PMOS 트랜지스터와 인버터로 구성되고 있다. 이와 같이 구성되는 종래 전압검출회로(10)는 다음과 같은 문제점이 있다. 그 이유는 펌핑전압(VBB)이 음의 값이라는 것이다. 음의 전압을 검출하기 위해서 PMOS의 게이트에 전압을 인가하는 방식을 사용하였고, 그 결과 펌핑전압이 입력되는 노드는 PMOS의 게이트밖에 사용할 수 없다. 그리고 펌핑전압을 PMOS 소오스 폴로워(Source follower)를 통하여 증폭신호를 출력한다. 그러나 소오스 폴로워의 특성상 전압 이득이 1보다 작기 때문에 펌핑전압 변화에 따른 노드(DET)의 전압 변화율이 작게 된다. 즉, 종래의 전압검출회로는 펌핑전압의 변화에 대해서 노드(DET)의 전압 변화율이 작아서 펌핑전압의 작은 변화를 감지하지 못하는 문제점이 있다.On the other hand, the conventional voltage detection circuit 10 is composed of two PMOS transistors and inverters for the following reasons. The conventional voltage detection circuit 10 configured as described above has the following problems. The reason is that the pumping voltage VBB is negative. In order to detect the negative voltage, a voltage is applied to the gate of the PMOS. As a result, the node to which the pumping voltage is input can use only the gate of the PMOS. The pumping voltage is then output through an PMOS source follower. However, since the voltage gain is less than 1 due to the characteristics of the source follower, the voltage change rate of the node DET according to the pumping voltage change is small. That is, the conventional voltage detection circuit has a problem in that a small change in the pumping voltage cannot be detected because the voltage change rate of the node DET is small with respect to the change in the pumping voltage.

따라서 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로 펌핑전압의 레벨 검출 감도를 높이고 안정된 펌핑전압이 출력될 수 있도록 제어할 수 있는 펌핑전압 검출회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a pumping voltage detection circuit for improving the level detection sensitivity of a pumping voltage and controlling a stable pumping voltage to be output.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 펌핑전압의 레벨변동에 대응하여 제1검출노드에서 접지전압단으로 싱킹되는 싱킹전류의 크기를 변동하기 위한 싱킹전류량 변동부; 상기 싱킹전류의 크기가 변동하는 폭을 증폭하여 제2검출노드에 반영하기 위한 증폭부; 코아전압단에서 상기 제2검출노드로 제공되는 소싱전류의 크기를 예정된 크기로 고정하기 위한 소싱전류 제공부; 및 상기 제2검출노드의 전압레벨변동에 대응하여 검출신호의 논리레벨을 결정하기 위한 논리레벨 결정부를 구비하는 펌핑전압 검출회로가 제공된다.According to an aspect of the present invention for achieving the above object, a sinking current amount change unit for varying the magnitude of the sinking current sinking from the first detection node to the ground voltage terminal corresponding to the level change of the pumping voltage; An amplifying unit for amplifying a width of the sinking current and reflecting it to a second detection node; A sourcing current providing unit for fixing a size of a sourcing current provided to the second detection node at a core voltage terminal to a predetermined size; And a logic level determination unit for determining a logic level of the detection signal in response to the voltage level variation of the second detection node.

삭제delete

본 발명은 차동 증폭기를 통하여 펌핑전압의 변화가 증폭되어, 출력전압의 변화율이 매우 크게 되는 효과를 얻는다. 또한 본 발명은 펌핑전압 변화를 감지하는 감도를 증가시키고, 전류 미러에 의해 안정된 기준전압을 통해 펌핑전압의 레벨을 검출하므로, 안정된 펌핑전압을 발생시킬 수 있는 효과를 얻는다.According to the present invention, the change in the pumping voltage is amplified through the differential amplifier, so that the rate of change in the output voltage is very large. In addition, the present invention increases the sensitivity for detecting a change in the pumping voltage, and detects the level of the pumping voltage through a stable reference voltage by the current mirror, thereby obtaining the effect of generating a stable pumping voltage.

이하 첨부한 도면을 참조하여 본 발명에 따른 펌핑전압 검출회로에 대해서 자세하게 살펴보기로 한다.Hereinafter, a pumping voltage detection circuit according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 일 실시예에 따른 펌핑전압 검출회로의 상세 구성도를 도시하고 있다.5 shows a detailed configuration of the pumping voltage detection circuit according to an embodiment of the present invention.

도시하고 있는 바와 같이 본 발명의 펌핑전압 검출회로는, 펌핑 전압을 기준 전압과 차동 증폭하는 차동 증폭기의 구성을 하고 있다.As shown, the pumping voltage detection circuit of the present invention has a configuration of a differential amplifier that differentially amplifies the pumping voltage from a reference voltage.

즉, 본 발명은 펌핑전압(VBB)을 입력하는 차동 증폭기의 입력단으로 PMOS 트랜지스터(P13)을 포함하고 있다. 상기 PMOS 트랜지스터(P13)의 게이트단자로 펌핑전압이 입력되고, 드레인단자는 접지전압(VSS)에 연결되고 있다. 그리고 PMOS 트랜지스터(P13)의 바디 노드(BODY NODE)에는 외부에서 인가되는 코아전압(VCORE)이 제공되고 있다. That is, the present invention includes the PMOS transistor P13 as an input terminal of the differential amplifier for inputting the pumping voltage VBB. The pumping voltage is input to the gate terminal of the PMOS transistor P13 and the drain terminal is connected to the ground voltage VSS. A core voltage VCORE applied from the outside is provided to the body node BODY NODE of the PMOS transistor P13.

상기 PMOS 트랜지스터(P13)와 코아전압(VCORE) 공급단 사이에 PMOS 트랜지스터(P12)와 NMOS 트랜지스터(N16)가 직렬 연결되고, 상기 PMOS 트랜지스터(P12)와 NMOS 트랜지스터(N16) 사이에 차동 증폭기의 출력 노드(DET)가 구성되어진다. 상기 NMOS 트랜지스터(N16)는, 코아전압을 게이트단자로 입력하고, 바디 노드에는 접지전압이 인가되어진다. 그리고 상기 PMOS 트랜지스터(P12)는 후술되는 PMOS 트랜지스터(P11)와 커런트 미러(Current Mirror)를 구성한다.A PMOS transistor P12 and an NMOS transistor N16 are connected in series between the PMOS transistor P13 and the core voltage VCORE supply terminal, and an output of a differential amplifier between the PMOS transistor P12 and the NMOS transistor N16. The node DET is configured. The NMOS transistor N16 inputs a core voltage to the gate terminal, and a ground voltage is applied to the body node. The PMOS transistor P12 forms a current mirror with the PMOS transistor P11 described later.

상기 차동 증폭기에 입력되는 펌핑전압의 레벨을 검출하기 위하여 이용되어지는 기준전압은, 코아전압과 접지전압 사이에 직렬 연결되어진 PMOS 트랜지스터(P11)와 NMOS 트랜지스터(N15)에 의해 결정되어진다. The reference voltage used to detect the level of the pumping voltage input to the differential amplifier is determined by the PMOS transistor P11 and the NMOS transistor N15 connected in series between the core voltage and the ground voltage.

또한, 상기 NMOS 트랜지스터(N15)의 게이트단자에는, 커런트 미러에 의해 구성되는 전압이 인가된다. 즉, 코아전압과 접지전압 사이에 두개의 NMOS 트랜지스터(N11,N12)가 직렬 연결되고, 또한 코아전압과 접지전압 사이에 두개의 NMOS 트랜지스터(N13,N14)가 직렬 연결되어진다. 상기 NMOS 트랜지스터(N12,N14)는 커런트 미러를 형성하며, 상기 두개의 NMOS 트랜지스터(N12,N14)의 게이트단자는 상기 차동 증폭기의 기준전압을 형성하는 NMOS 트랜지스터(N15)의 게이트단자에 연결되어진다.In addition, a voltage constituted by a current mirror is applied to the gate terminal of the NMOS transistor N15. That is, two NMOS transistors N11 and N12 are connected in series between the core voltage and the ground voltage, and two NMOS transistors N13 and N14 are connected in series between the core voltage and the ground voltage. The NMOS transistors N12 and N14 form a current mirror, and gate terminals of the two NMOS transistors N12 and N14 are connected to gate terminals of the NMOS transistor N15 that form a reference voltage of the differential amplifier. .

또한, 상기 차동 증폭기의 출력노드(DET)에 PMOS 트랜지스터(P14)와 NMOS 트랜지스터(N17)의 구성으로 이루어진 인버터(IN1)가 연결되어진다. 상기 PMOS트랜지스터(P14)는 코아전압과 노드 사이에 드레인-소스 단자를 연결하고, 상기 NMOS트랜지스터(N17)는 상기 노드와 접지전압(VSS) 사이에 드레인-소스 단자를 연결한다. 그리고 상기 인버터(IN1)의 출력신호가 반전되어, 상기 전압검출회로의 출력신호(VBBE)가 된다.In addition, an inverter IN1 having a configuration of a PMOS transistor P14 and an NMOS transistor N17 is connected to an output node DET of the differential amplifier. The PMOS transistor P14 connects a drain-source terminal between a core voltage and a node, and the NMOS transistor N17 connects a drain-source terminal between the node and a ground voltage VSS. The output signal of the inverter IN1 is inverted to become the output signal VBBE of the voltage detection circuit.

상기와 같이 구성되어지는 본 발명에 따른 펌핑전압 검출회로는 다음과 같이 동작되어진다.The pumping voltage detection circuit according to the present invention configured as described above is operated as follows.

펌핑전압 검출회로는, 입력되는 피드백 펌핑전압이 목표 전압보다 낮으면 로우(0)을 출력하여 출력되는 펌핑전압을 다시 높여주고, 입력되는 피드백 펌핑전압이 목표전압보다 높으면 하이(1)를 출력하여 더 이상 펌핑전압을 높이지 않도록 하는데 기초신호 즉, 피드백 되는 펌핑전압의 레벨을 검출한다.The pumping voltage detection circuit outputs a low (0) when the input feedback pumping voltage is lower than the target voltage to increase the output pumping voltage, and outputs a high (1) when the input feedback pumping voltage is higher than the target voltage. In order not to increase the pumping voltage any more, the basic signal, that is, the level of the pumping voltage fed back is detected.

본 발명에서는 차동 증폭기의 입력단으로 이용되고 있는 PMOS 트랜지스터(P13)의 게이트단자로 피드백 되는 펌핑전압(VBB)을 입력하고 있다. 입력된 펌핑전압은 차동 증폭기가 갖는 이득만큼 증폭되어져서 출력된다. 따라서 본 발명의 차동 증폭기의 출력노드(DET)는, 펌핑전압(VBB)의 전압 변화에 대하여 종래보다 변화율이 커지게 된다. In the present invention, the pumping voltage VBB fed back to the gate terminal of the PMOS transistor P13 used as the input terminal of the differential amplifier is input. The input pumping voltage is amplified by the gain of the differential amplifier and output. Therefore, the change rate of the output node DET of the differential amplifier of the present invention is larger than the conventional one with respect to the voltage change of the pumping voltage VBB.

특히, 본 발명에서는 차동 증폭기의 출력 노드(DET)와 상기 차동 증폭기의 입력단으로 이용되어지는 PMOS 트랜지스터(P13) 사이에 NMOS 트랜지스터(N16)을 더 연결하고 있다. 상기 NMOS 트랜지스터(N16)와 PMOS 트랜지스터(P13)는 소스단자가 서로 연결되고, NMOS 트랜지스터(N16)의 게이트단자와 PMOS 트랜지스터(P13)의 바디 단자는 동일한 코아전압을 입력하고 있으며, NMOS 트랜지스터(N16)의 바디단자와 PMOS 트랜지스터(P13)의 드레인단자는 접지전압을 입력하고 있다. 즉, PMOS 트랜지스터(P13)의 게이트단자로 입력된 펌핑전압이 소스단자로 출력하면, 증폭율이 큰 NMOS 트랜지스터가 공통 단자 증폭기 역할을 수행하여 차동 증폭기의 출력 노드(DET)로 일정량 만큼 증폭하여 출력한다. In particular, in the present invention, the NMOS transistor N16 is further connected between the output node DET of the differential amplifier and the PMOS transistor P13 used as the input terminal of the differential amplifier. Source terminals of the NMOS transistor N16 and the PMOS transistor P13 are connected to each other, the gate terminal of the NMOS transistor N16 and the body terminal of the PMOS transistor P13 input the same core voltage, and the NMOS transistor N16 And the drain terminal of the PMOS transistor P13 input the ground voltage. That is, when the pumping voltage inputted to the gate terminal of the PMOS transistor P13 is output to the source terminal, the NMOS transistor having a large amplification factor acts as a common terminal amplifier and amplifies the output node DET by a predetermined amount. do.

그리고 본 발명의 펌핑전압 검출회로는, 커런트 미러(P11,P12)에 의해서 차동 증폭기의 출력 노드(DET)의 전류를 제어하고 있다. 따라서 차동 증폭기의 출력 노드에 흐르는 전류를 커런트 미러의 구성에 의해 최적화 하므로서, 출력 노드의 전압을 안정적으로 제어할 수 있게 된다. 즉, 트랜지스터(P13)으로 입력된 펌핑전압이 트랜지스터(N16) 만큼 증폭되어서 출력 노드(DET)의 전류를 제어한다.The pumping voltage detection circuit of the present invention controls the current of the output node DET of the differential amplifier by the current mirrors P11 and P12. Therefore, by optimizing the current flowing through the output node of the differential amplifier by the configuration of the current mirror, it is possible to stably control the voltage of the output node. That is, the pumping voltage input to the transistor P13 is amplified by the transistor N16 to control the current of the output node DET.

또한, 본 발명은 차동 증폭기의 기준전압을 제공받는 트랜지스터(N15)의 구성에 있어서도, 커런트 미러에 의해서 안정된 기준전압이 형성되도록 제어하고 있다. 즉, 커런트 미러(N12,N14)에 의해서 트랜지스터(N15)의 게이트 단자에 흐르는 전류가 조절되면서 상기 트랜지스터(N15)의 게이트단자에 안정된 기준전압이 공급되고 있다.The present invention also controls the stable reference voltage to be formed by the current mirror even in the configuration of the transistor N15 that receives the reference voltage of the differential amplifier. That is, while the current flowing through the gate terminal of the transistor N15 is controlled by the current mirrors N12 and N14, a stable reference voltage is supplied to the gate terminal of the transistor N15.

즉, 본 발명은 펌핑전압을 PMOS 트랜지스터를 이용하여 입력하고, 입력된 펌핑전압을 이득을 크게 제어 가능한 차동 증폭하고 있다. 이때 펌핑전압의 레벨을 검출하기 위해 이용되어지는 차동 증폭기의 기준전압은, 커런트 미러에 의해서 저류를 제어하여 설정되며, 또한 차동 증폭기의 출력 노드도 커런트 미러의 구성으로 전류를 제어하므로서, 안정된 펌핑전압 레벨 검출이 이루어지도록 한다.In other words, the present invention inputs a pumping voltage using a PMOS transistor, and differentially amplifies the input pumping voltage with large gain control. At this time, the reference voltage of the differential amplifier, which is used to detect the level of the pumping voltage, is set by controlling the storage by the current mirror, and the output node of the differential amplifier also controls the current in the configuration of the current mirror, thus providing a stable pumping voltage. Allow level detection.

본 발명의 효과는 도시하고 있는 특성도로부터 확연하게 확인할 수 있다. 도 6은 펌핑전압의 변화에 대한 차동 증폭기의 출력전압의 변화율을 나타내고 있다. 즉, 종래 펌핑전압의 변화에 대한 노드(DET)의 변화율을 나타내고 있는 도 3과 비교하여, 본 발명이 차동 증폭기를 통하여 펌핑전압의 변화가 증폭되어, 출력전압의 변화율이 매우 큰 것을 확인할 수 있다. 또한 본 발명은 펌핑전압 검출회로에서 출력되는 전압(bbeb)의 변화율 역시 감도가 크게 향상되었음을 도 7로부터 확인할 수 있다. 따라서 본 발명은 펌핑전압 변화를 감지하는 감도를 증가시키고, 전류 미러에 의해 안정된 기준전압을 통해 펌핑전압의 레벨을 검출하므로, 안정된 펌핑전압을 발생시킬 수 있는 효과를 얻는다.The effect of this invention can be confirmed clearly from the characteristic diagram shown. 6 shows the rate of change of the output voltage of the differential amplifier with respect to the change of the pumping voltage. That is, compared with FIG. 3 which shows the change rate of the node DET with respect to the change of the pumping voltage in the related art, the change of the pumping voltage is amplified by the differential amplifier, and it is confirmed that the change rate of the output voltage is very large. . In addition, in the present invention, it can be seen from FIG. 7 that the sensitivity of the voltage bbeb output from the pumping voltage detection circuit is also significantly improved. Therefore, the present invention increases the sensitivity for detecting a change in the pumping voltage, and detects the level of the pumping voltage through a stable reference voltage by the current mirror, thereby obtaining the effect of generating a stable pumping voltage.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 펌핑전압의 입력을 차동 증폭기로 증폭하여 펌핑전압 변화에 민감하게 반응하도록 설계하여 안정된 펌핑전압을 검출하는 경우에 적용한다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.The above-described preferred embodiment of the present invention is disclosed for the purpose of illustration, and is designed to react sensitively to the change in the pumping voltage by amplifying the input of the pumping voltage with a differential amplifier and to apply it to detecting a stable pumping voltage. Therefore, those skilled in the art will be able to improve, change, substitute or add other embodiments within the technical spirit and scope of the present invention disclosed in the appended claims.

삭제delete

도 1은 종래 기술에 따른 반도체 메모리 장치에서 펌핑전압을 발생하는 내부전압 발생회로의 블록 구성도,1 is a block diagram of an internal voltage generation circuit for generating a pumping voltage in a semiconductor memory device according to the prior art;

도 2는 종래 펌핑전압 발생회로의 전압검출회로의 상세 구성도,2 is a detailed configuration diagram of a voltage detection circuit of a conventional pumping voltage generation circuit;

도 3은 종래 펌핑전압 검출회로에서 펌핑전압 변화에 대한 노드(DET) 전압의 변화 그래프,3 is a graph showing a change in node (DET) voltage with respect to a change in pumping voltage in a conventional pumping voltage detection circuit;

도 4는 종래 펌핑전압 검출회로에서 펌핑전압 변화에 대한 출력 전압(bbeb)의 변화 그래프. Figure 4 is a graph of the change in output voltage bbeb with respect to the pumping voltage change in the conventional pumping voltage detection circuit.

도 5는 본 발명의 일 실시예에 따른 펌핑전압 검출회로의 상세 구성도,5 is a detailed configuration diagram of a pumping voltage detection circuit according to an embodiment of the present invention;

도 6은 본 발명의 펌핑전압 검출회로에서 펌핑전압 변화에 대한 노드(DET) 전압의 변화 그래프,6 is a graph showing a change in the node (DET) voltage with respect to the pumping voltage change in the pumping voltage detection circuit of the present invention;

도 7은 종래 펌핑전압 검출회로에서 펌핑전압 변화에 대한 출력 전압(bbeb)의 변화 그래프. 7 is a graph showing a change in output voltage bbeb with respect to a change in pumping voltage in a conventional pumping voltage detection circuit.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 전압검출회로 12 : 오실레이터10: voltage detection circuit 12: oscillator

14 : 펌프 제어회로 16 : 펌프회로14 pump control circuit 16 pump circuit

N11~N17 : NMOS 트랜지스터 P11~P14 : PMOS 트랜지스터N11 to N17: NMOS transistor P11 to P14: PMOS transistor

Claims

delete

A sinking current amount changer for varying a magnitude of the sinking current sinked from the first detection node to the ground voltage terminal in response to a level change of the pumping voltage;

An amplifying unit for amplifying a width of the sinking current and reflecting it to a second detection node;

A sourcing current providing unit for fixing a size of a sourcing current provided to the second detection node at a core voltage terminal to a predetermined size; And

Logic level determination unit for determining the logic level of the detection signal in response to the voltage level change of the second detection node

Pumping voltage detection circuit having a.

The method of claim 2,

And said sinking current amount varying unit is a PMOS transistor connected between said first detection node and a ground voltage terminal.

The method of claim 3, wherein

And the pumping voltage is applied to the gate terminal of the PMOS transistor.

The method of claim 3, wherein

And the amplifying part is an NMOS transistor connected between the second detection node and the first detection node.

delete

The method of claim 2,

And the logic level determining unit is an inverter connected to the second detection node.

delete