KR100238540B1 - Apparatus for generate synchronizing clock in exchange - Google Patents

Apparatus for generate synchronizing clock in exchange Download PDF

Info

Publication number
KR100238540B1
KR100238540B1 KR1019970036249A KR19970036249A KR100238540B1 KR 100238540 B1 KR100238540 B1 KR 100238540B1 KR 1019970036249 A KR1019970036249 A KR 1019970036249A KR 19970036249 A KR19970036249 A KR 19970036249A KR 100238540 B1 KR100238540 B1 KR 100238540B1
Authority
KR
South Korea
Prior art keywords
clock
circuit
exchange
switch
generation circuit
Prior art date
Application number
KR1019970036249A
Other languages
Korean (ko)
Other versions
KR19990012741A (en
Inventor
안광진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970036249A priority Critical patent/KR100238540B1/en
Publication of KR19990012741A publication Critical patent/KR19990012741A/en
Application granted granted Critical
Publication of KR100238540B1 publication Critical patent/KR100238540B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야 :end. The technical field to which the invention described in the claims belongs:

본 발명은 클럭 발생회로에 관한 것이다.The present invention relates to a clock generation circuit.

나. 발명이 해결하려고 하는 기술적 과제 :I. The technical problem the invention is trying to solve:

안정된 시스템 클럭을 공급할 수 있도록 전용망을 가지는 교환기의 동기 클럭 발생회로를 구현고자 한다.The purpose of this paper is to implement a synchronous clock generation circuit of an exchange having a dedicated network to supply a stable system clock.

다. 발명의 해결 방법의 요지 :All. The gist of the solution of the invention:

본 발명은 클럭 발진회로에서 클럭을 발생하며, 감지회로를 통해 E1 카드의 삽입을 감지하여 출력되는 스위칭 제어신호에 의해 스위치를 스위칭 하여 상기 클럭 발진회로로부터 공급되는 클럭을 시스템 클럭으로 출력하는 전용망을 가지는 교환기의 동기 클럭 발생회로를 구현하였다.The present invention generates a clock in the clock oscillator circuit, and switches the switch by a switching control signal outputted by detecting the insertion of the E1 card through the sensing circuit for outputting the clock supplied from the clock oscillator circuit as a system clock. The branch has implemented a synchronous clock generation circuit of the exchange.

라. 발명의 중요한 용도 :la. Important uses of the invention:

전용망을 가지는 교환기의 동기 클럭 발생회로.A synchronous clock generation circuit of an exchange having a dedicated network.

Description

전용망을 가지는 교환기의 동기 클럭 발생회로Synchronous Clock Generation Circuit of Exchange with Dedicated Network

본 발명은 전용망을 가지는 교환기에 관한 것으로, 특히 전용선을 통해 연결된 교환기 간의 동기를 이루기 위한 클럭을 발생하는 회로에 관한 것이다.The present invention relates to an exchange having a dedicated network, and more particularly, to a circuit for generating a clock for synchronizing between exchanges connected through a dedicated line.

통상적으로 교환시스템에서 E1 트렁크 카드를 수용하고자 하는 경우 망동기는 아주 중요한 부분으로 교환시스템이 망으로 공급되는 신호와 동기를 맞추고, 상기 신호를 시스템에 동작되는 모든 음성 및 데이터신호의 기준으로 삼는다.In general, when a switching system wants to accommodate an E1 trunk card, the synchronizer is an important part of synchronizing with the signal supplied to the switching network, and the signal is used as a reference for all voice and data signals operated in the system.

종래 전용망을 가지는 교환기의 동기 클럭 발생회로의 구성은 도 1에 도시된 바와 같다.The configuration of a synchronous clock generation circuit of a switch having a conventional dedicated network is as shown in FIG.

상기 도 1을 참조하여 종래 동기 클럭을 발생하는 동작을 보면, E1라인 인터페이스부(10)는 전화라인(Tx, Rx)을 통해 망동기 클럭을 제공받는다. 상기 클럭은 E1라인 인터페이스부(10)를 통해 클럭 발진 및 동기회로(12)로 인가된다. 상기 클럭 발진 및 동기회로(12)로 인가된 망동기 클럭은 안정된 망동기 클럭을 발생하기 위한 클럭으로 사용되며, 또한 시스템에서 동기를 맞춘 망동기 클럭이 발생된다.Referring to FIG. 1, the operation of generating a conventional synchronous clock, the E1 line interface unit 10 is provided with a synchronous clock through the telephone lines (Tx, Rx). The clock is applied to the clock oscillation and synchronization circuit 12 through the E1 line interface unit 10. The synchronizing clock applied to the clock oscillation and synchronizing circuit 12 is used as a clock for generating a stable synchronizing clock, and a synchronizing synchronizing clock is generated in the system.

한편 상기 클럭은 E1라인 인터페이스부(10)를 통해 유효 클럭 판정회로(16)로 인가되며, 상기 유효 클럭 판정회로(16)는 상기 인가된 클럭의 유효 여부를 판단하여 스위칭 제어신호를 출력한다. 상기 스위칭 제어신호는 스위치(14)와 인버터(18)를 통한 스위치(20)를 제어한다. 예를 들어 상기 E1라인 인터페이스부(10)로 유효한 클럭이 인가되는 경우에는 상기 유효 클럭 판정회로(16)는 하이 레벨의 스위칭 제어신호를 출력한다. 이로 인해 상기 스위치(14)는 온 되어 상기 클럭 발진 및 동기회로(12)로부터 출력되는 망동기 클럭을 시스템 클럭으로 출력한다. 한편, 상기 하이 레벨의 스위칭 제어신호는 인버터(18)를 통해 상기 스위치(20)로 인가되어 상기 스위치(20)를 오프 시킨다. 상기 스위치(20)의 오프로 클럭발진회로(22)로부터 출력되는 내부 발생 망동기 클럭이 시스템 클럭으로 출력되는 것을 차단한다.The clock is applied to the valid clock determination circuit 16 through the E1 line interface unit 10, and the valid clock determination circuit 16 determines whether the applied clock is valid and outputs a switching control signal. The switching control signal controls the switch 20 through the switch 14 and the inverter 18. For example, when a valid clock is applied to the E1 line interface unit 10, the valid clock determination circuit 16 outputs a high level switching control signal. As a result, the switch 14 is turned on and outputs a network synchronizer clock output from the clock oscillation and synchronization circuit 12 as a system clock. Meanwhile, the high level switching control signal is applied to the switch 20 through the inverter 18 to turn off the switch 20. The off of the switch 20 prevents the internally generated synchronous clock output from the clock oscillation circuit 22 from being output to the system clock.

하지만, 상기 E1라인 인터페이스부(10)로 유효하지 않은 클럭이 인가되는 경우에는 상기 유효 클럭 판정회로(16)는 로우 레벨의 스위칭 제어신호를 출력한다. 이로 인해 상기 스위치(14)는 오프 되어 상기 클럭 발진 및 동기회로(12)로부터 출력되는 망동기 클럭을 차단한다. 한편, 상기 로우 레벨의 스위칭 제어신호는 인버터(18)를 통해 상기 스위치(20)로 인가되어 상기 스위치(20)를 온 시킨다. 상기 스위치(20)의 온으로 상기 클럭발진회로(22)로부터 출력되는 내부 발생 망동기 클럭이 시스템 클럭으로 출력된다.However, when an invalid clock is applied to the E1 line interface unit 10, the valid clock determination circuit 16 outputs a low level switching control signal. As a result, the switch 14 is turned off to block the oscillator clock output from the clock oscillation and synchronization circuit 12. Meanwhile, the low level switching control signal is applied to the switch 20 through the inverter 18 to turn on the switch 20. When the switch 20 is turned on, an internally generated network synchronizer clock output from the clock oscillation circuit 22 is output as a system clock.

이때 교환시스템에서는 E1 카드를 사용할 때 망으로부터 공급되는 클럭에 동기를 맞추기 위한 PLL 회로와, 다른 교환시스템에 클럭을 제공하기 위한 정밀한 클럭발생부가 필요하다.The exchange system requires a PLL circuit for synchronizing with the clock supplied from the network when using the E1 card, and a precise clock generator for providing the clock to another exchange system.

하지만 소규모의 교환시스템이나 키폰시스템에서는 정밀한 클럭발진회로를 구성하기에는 고가의 정밀회로가 부적절하다.However, in a small exchange system or a key phone system, expensive precision circuits are inadequate to form a precise clock oscillation circuit.

따라서 종래에는 상술한 도 1에서와 같이 상대 송신신호가 정확한 경우에만 시스템 클럭을 망에서 동기된 클럭으로 절체하기 때문에 소형 교환시스템이나 키폰시스템을 망으로 연결하거나 두 시스템간의 연결시 물리적인 오접속(순간적으로 끊어졌다 다시 접속되는 경우) 혹은 상대 시스템의 오동작시 시스템의 마스터 클럭이 순간적으로 PLL 회로의 클럭에서 자체 클럭으로 바뀌게 된다.Therefore, in the related art, as shown in FIG. 1, the system clock is switched from the network only to the synchronized clock only when the relative transmission signal is correct. Therefore, when a small switching system or a keyphone system is connected to a network or a physical misconnection between two systems ( Instantaneous disconnection and reconnection) or when the other system malfunctions, the system's master clock will instantly change from the clock of the PLL circuit to its own clock.

이로 인해 상기 클럭이 전환되는 시간 동안 두 시스템의 클럭이 불안하게 되어 통화도중 클럭 변동에 따른 노이즈 등으로 인한 시스템의 전반적인 통화 품질이 저하되는 문제가 발생될 수 있다.As a result, the clocks of the two systems become unstable during the clock switching time, which may cause a problem that the overall call quality of the system is degraded due to noise due to clock fluctuations during the call.

따라서 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 E1 카드가 삽입되면 내부 발생 클럭을 시스템 클럭으로 공급하여 망에서 순간적인 변동이 발생하더라도 시스템 클럭을 안정화하는 장치를 제공함에 있다.Accordingly, an object of the present invention to solve the above problems is to provide an apparatus for stabilizing the system clock even if a momentary change occurs in the network by supplying an internally generated clock to the system clock when the E1 card is inserted.

상기한 목적을 달성하기 위한 본 발명은 클럭 발진회로에서 클럭을 발생하며, 감지회로를 통해 E1 카드의 삽입을 감지하여 출력되는 스위칭 제어신호에 의해 스위치를 스위칭 하여 상기 클럭 발진회로로부터 공급되는 클럭을 시스템 클럭으로 출력하는 전용망을 가지는 교환기의 동기 클럭 발생회로를 구현하였다.The present invention for achieving the above object generates a clock in the clock oscillator circuit, by switching the switch by the switching control signal outputted by detecting the insertion of the E1 card through the sensing circuit to supply the clock supplied from the clock oscillator circuit A synchronous clock generation circuit of an exchange having a dedicated network that outputs the system clock is implemented.

도 1은 종래 전용망을 가지는 교환기의 동기 클럭 발생회로의 구성도.1 is a configuration diagram of a synchronous clock generation circuit of a switch having a conventional dedicated network.

도 2는 본 발명의 일 실시 예에 따른 전용망을 가지는 교환기의 동기 클럭 발생회로의 구성도.2 is a block diagram of a synchronous clock generation circuit of an exchange having a dedicated network according to an embodiment of the present invention.

이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 우선, 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 동일한 부호가 사용되고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used for the same components, even if displayed on different drawings. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

본 발명의 일 실시 예에 따른 전용망을 가지는 교환기의 동기 클럭 발생회로의 구성은 도 2에 도시된 바와 같이 E1 카드 감지회로(24)가 E1 카드의 삽입 여부를 감지하여 스위치(20)를 제어하는 스위칭 제어신호를 출력하는 구성을 가진다.In the configuration of the synchronous clock generation circuit of the exchange having a dedicated network according to an embodiment of the present invention, as shown in FIG. 2, the E1 card detection circuit 24 detects whether an E1 card is inserted to control the switch 20. It has a configuration for outputting a switching control signal.

이하 본 발명에 따른 일 실시 예를 상술한 구성을 참조하여 상세히 설명한다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the above-described configuration.

클럭 발진회로(22)는 자체 클럭을 발생하며, 상기 발생되는 클럭은 스위치(20)로 인가된다. 상기 인가된 클럭은 상기 스위치(20)에 의해 스위칭 되어 시스템 클럭으로 출력된다.The clock oscillation circuit 22 generates its own clock, which is applied to the switch 20. The applied clock is switched by the switch 20 and output as a system clock.

상기 스위치(20)의 제어는 E1 카드 감지회로(24)로부터 인가되는 스위칭 제어신호에 의해 이루어진다. 상기 E1 카드 감지회로(24)는 E1 카드가 교환시스템에 실장 되는 가를 감지하여 실장 되었음이 감지되면 하이 레벨의 스위칭 제어신호를 출력한다.The switch 20 is controlled by a switching control signal applied from the E1 card detection circuit 24. The E1 card detection circuit 24 detects whether the E1 card is mounted in the exchange system and outputs a high level switching control signal when it is detected that the E1 card is mounted.

상기 출력된 하이 레벨의 스위칭 제어신호는 상기 스위치(20)로 인가되어 상기 스위치(20)를 온 시킨다. 상기 스위치(20)가 온 됨으로 인해 상기 클럭 발진회로(22)로부터 입력되는 클럭을 마스터 클럭인 시스템 클럭으로 출력한다.The output high level switching control signal is applied to the switch 20 to turn on the switch 20. Since the switch 20 is turned on, the clock input from the clock oscillation circuit 22 is output as a system clock which is a master clock.

상술한 바와 같이 본 발명은 E1 카드에 연결된 망으로부터 신호가 정상상태에서 오동작 상태로 바뀌는 것이 반복되더라도 시스템 클럭을 안정되게 공급할 수 있어 시스템의 안정성을 높이는 효과가 있다.As described above, the present invention can stably supply the system clock even if the signal from the network connected to the E1 card is changed from the normal state to the malfunction state, thereby improving the stability of the system.

Claims (1)

전용망을 가지는 교환기의 동기 클럭 발생회로에 있어서,In the synchronous clock generation circuit of an exchange having a dedicated network, 클럭을 발생하는 클럭 발진회로와,A clock oscillation circuit for generating a clock, E1 카드의 삽입을 감지하여 스위칭 제어신호를 출력하는 감지회로와,A sensing circuit which detects the insertion of the E1 card and outputs a switching control signal; 상기 스위칭 제어신호에 의해 스위칭 되어 상기 클럭 발진회로로부터 공급되는 클럭을 시스템 클럭으로 출력하는 스위치로 구성됨을 특징으로 하는 전용망을 가지는 교환기의 동기 클럭 발생회로.And a switch configured to switch by the switching control signal to output a clock supplied from the clock oscillation circuit as a system clock.
KR1019970036249A 1997-07-30 1997-07-30 Apparatus for generate synchronizing clock in exchange KR100238540B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970036249A KR100238540B1 (en) 1997-07-30 1997-07-30 Apparatus for generate synchronizing clock in exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970036249A KR100238540B1 (en) 1997-07-30 1997-07-30 Apparatus for generate synchronizing clock in exchange

Publications (2)

Publication Number Publication Date
KR19990012741A KR19990012741A (en) 1999-02-25
KR100238540B1 true KR100238540B1 (en) 2000-01-15

Family

ID=19516328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036249A KR100238540B1 (en) 1997-07-30 1997-07-30 Apparatus for generate synchronizing clock in exchange

Country Status (1)

Country Link
KR (1) KR100238540B1 (en)

Also Published As

Publication number Publication date
KR19990012741A (en) 1999-02-25

Similar Documents

Publication Publication Date Title
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
US6836851B2 (en) Two-step synchronization method in which two modules are synchronized first by frequency followed by a synchronization in phase
KR100238540B1 (en) Apparatus for generate synchronizing clock in exchange
KR100440571B1 (en) A system for clock synchronization between switch boards with redundancy and line boards
KR100440572B1 (en) A system for clock synchronization between switch boards with redundancy and line boards
KR100328757B1 (en) A error preventing device of clock signal with switchover for transmission system
KR100188228B1 (en) Timing supply circuit of a redundant timing synchronization system
JPH03195144A (en) Clock synchronizing device for ring type local area network
KR0152340B1 (en) Clock Synchronization System in Exchanges Accommodating Multiple Digital Trunk Lines
KR100257344B1 (en) Digital pll circuit
KR100293939B1 (en) Apparatus for supplying clock of multi line telecommunication system
KR950010917B1 (en) Bit Synchronous Circuit Eliminates Clock Recovery
KR20020005830A (en) Apparatus for clock synchonization between dualized STM-N signal interface cards
KR200178748Y1 (en) Apparatus for duplicated clock generation/distribution in the atm switching system
KR100306161B1 (en) A circuit for synchronizing clock between exchange station systems
US20020175721A1 (en) Frame synchronism detection circuit
KR100383234B1 (en) Apparatus for suppling network timing reference/TCM-ISDN timing reference clock in DSLAM system
KR100224107B1 (en) Circuit for supplying clock in exchanger
KR0134253Y1 (en) External synchronous clock source receiving apparatus
KR20040083860A (en) Apparatus for network synchronization and switching in ATM exchange
KR100242706B1 (en) Apparatus for receiving trunk clock in an electronic switching system
KR19990054349A (en) Phase jump prevention circuit of digital phase synchronizer
KR100228020B1 (en) Clock production apparatus capabling of producing derived clock in synchronous optical transmission system
KR100328761B1 (en) A device of switching system clock unit for optical communication system
KR100492891B1 (en) Apparatus For Selecting Reference Clock In The RAM System

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970730

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970730

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991014

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991015

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020924

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030922

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050921

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070910

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070910

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee