KR100238254B1 - Trench isolation method using si-rich silicon nitride film - Google Patents

Trench isolation method using si-rich silicon nitride film Download PDF

Info

Publication number
KR100238254B1
KR100238254B1 KR1019970049760A KR19970049760A KR100238254B1 KR 100238254 B1 KR100238254 B1 KR 100238254B1 KR 1019970049760 A KR1019970049760 A KR 1019970049760A KR 19970049760 A KR19970049760 A KR 19970049760A KR 100238254 B1 KR100238254 B1 KR 100238254B1
Authority
KR
South Korea
Prior art keywords
trench
silicon nitride
nitride film
rich silicon
mask layer
Prior art date
Application number
KR1019970049760A
Other languages
Korean (ko)
Other versions
KR19990027323A (en
Inventor
형용우
이재철
구본영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970049760A priority Critical patent/KR100238254B1/en
Priority to JP10130370A priority patent/JPH11111838A/en
Publication of KR19990027323A publication Critical patent/KR19990027323A/en
Application granted granted Critical
Publication of KR100238254B1 publication Critical patent/KR100238254B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Abstract

Si-리치 실리콘 질화막을 사용하는 트렌치 소자 분리 방법에 관하여 개시한다. 본 발명에서는 반도체 기판상에 Si-리치 실리콘 질화막을 포함하는 마스크층을 형성한다. 상기 마스크층을 형성하기 위하여 반도체 기판상에 패드 산화막과 Si-리치 실리콘 질화막을 차례로 형성하고, 이를 다시 차례로 패터닝한다. 상기 마스크층을 식각 마스크로 하여 상기 반도체 기판에 트렌치를 형성한다. 상기 트렌치의 내벽에 열산화막을 형성한다. 상기 트렌치 내부 및 상기 마스크층의 상부에 트렌치 매립용 절연층을 형성한다. 상기 트렌치 매립용 절연층을 열처리한다. 상기 Si-리치 실리콘 질화막에서의 실리콘 함량은 Si3N4에서의 실리콘 함량보다 더 크다.A trench element isolation method using a Si-rich silicon nitride film is disclosed. In the present invention, a mask layer including a Si-rich silicon nitride film is formed on a semiconductor substrate. In order to form the mask layer, a pad oxide film and a Si-rich silicon nitride film are sequentially formed on the semiconductor substrate, and patterned again. A trench is formed in the semiconductor substrate using the mask layer as an etching mask. A thermal oxide film is formed on the inner wall of the trench. An insulating layer for filling the trench is formed in the trench and on the mask layer. The trench filling insulation layer is heat-treated. The silicon content in the Si-rich silicon nitride film is larger than the silicon content in Si 3 N 4 .

Description

실리콘 함량이 많은 실리콘 질화막을 사용하는 트렌치 소자 분리 방법Trench element isolation method using silicon nitride with high silicon content

본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로, 특히 마스크 패턴으로서 실리콘 질화막을 사용하는 반도체 장치의 트렌치 소자 분리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and more particularly to a trench device isolation method of a semiconductor device using a silicon nitride film as a mask pattern.

반도체 장치가 고집적화되고 미세화되어감에 따라 소자간을 분리하는 소자 분리 영역의 축소는 중요한 문제로 대두되고 있다. 소자 분리 영역의 형성은 반도체 제조를 위한 모든 공정중 초기 단계의 공정에 해당하는 것으로서, 활성 영역의 크기 및 후공정 단계에서의 공정 마진을 좌우하게 된다.As semiconductor devices are becoming highly integrated and miniaturized, reduction of device isolation regions that separate devices is becoming an important problem. Formation of the device isolation region corresponds to an initial stage of all processes for semiconductor manufacturing, and depends on the size of the active region and the process margin at a later stage.

일반적으로, 반도체 장치의 제조에 널리 이용되는 LOCOS(LOCal Oxidation of Silicon)에 의한 소자 분리 방법은 공정이 간단하다는 이점이 있으나, 256M DRAM급 이상의 고집적 반도체 장치에 있어서는 소자 분리의 폭(width)이 감소함에 따라 산화 공정시 수반되는 버즈비크(bird's beak)에 의한 펀치스루(punch-through)와 필드 산화막의 두께 감소 등의 문제점으로 인하여 그 한계에 이르고 있다.In general, the device isolation method using LOCOS (LOCal Oxidation of Silicon), which is widely used in the manufacture of semiconductor devices, has the advantage of a simple process. However, the width of device isolation is reduced in highly integrated semiconductor devices of 256M DRAM or higher. As a result, problems such as punch-through caused by bird's beak and reduction of the thickness of the field oxide film, which are involved in the oxidation process, have been reached.

상기와 같은 LOCOS 방법에서의 문제점을 해결하기 위하여 트렌치 소자 분리 방법이 제안되었다. 트렌치 소자 분리 방법은 LOCOS 방법과는 달리 열산화 공정을 이용하지 않으므로 열산화 공정으로 인해 유발되는 문제들을 어느 정도 줄일 수 있다. 또한, 실리콘 기판에 트렌치를 형성한 후 그 내부를 산화막 등과 같은 절연 물질로 채움으로써, 일정한 소자 분리 폭내에서 보다 효과적인 소자 분리 깊이를 가질 수 있어서 소자 분리 영역을 LOCOS 방법에서보다 작게 할 수 있다.In order to solve the above problems in the LOCOS method, a trench device isolation method has been proposed. Unlike the LOCOS method, the trench isolation method does not use a thermal oxidation process, thereby reducing the problems caused by the thermal oxidation process to some extent. In addition, by forming a trench in the silicon substrate and then filling the inside with an insulating material such as an oxide film, the device isolation region can be more effective within a predetermined device isolation width, thereby making the device isolation region smaller than in the LOCOS method.

트렌치 소자 분리 방법에 의하여 반도체 기판에 소자 분리 영역을 형성하기 위하여, 일반적으로 반도체 기판상에 패드 산화막과 실리콘 질화막으로 이루어지는 마스크 패턴을 형성하는 공정, 상기 마스크 패턴을 마스크로 하여 반도체 기판에 트렌치를 형성하는 공정, 상기 트렌치 내벽에 열산화막을 형성하는 공정, 상기 트렌치 내부를 절연 물질로 매립하는 공정, 상기 트렌치 내부에 매립된 절연 물질을 치밀화(densify)하기 위하여 약 1,000℃ 이상의 고온에서 열처리하는 공정을 거치게 된다.In order to form an isolation region in a semiconductor substrate by a trench isolation method, a mask pattern comprising a pad oxide film and a silicon nitride film is generally formed on a semiconductor substrate, and a trench is formed in the semiconductor substrate using the mask pattern as a mask. Forming a thermal oxide film on the inner wall of the trench, embedding the inside of the trench with an insulating material, and performing a heat treatment at a high temperature of about 1,000 ° C. or higher to densify the insulating material embedded in the trench. Going through.

그러나, 종래의 기술에서 마스크 패턴으로 사용되는 실리콘 질화막은 이를 구성하는 실리콘 질화물에서의 실리콘과 질소의 조성비가 3:4이다. 이와 같은 조성을 가지는 실리콘 질화막의 굴절률(refractive index)은 약 1.9 ∼ 2.0으로서, 인장 응력이 1E10 ∼ 5E10 dyne/cm3정도로 상당히 크다. 따라서, 상기와 같은 조성을 가지는 실리콘 질화막을 마스크 패턴으로 사용할 때, 후속 공정에서 트렌치 내부에 매립된 절연 물질을 치밀화하기 위하여 고온에서 열처리하면, 열처리가 진행되는 동안 실리콘 질화막의 인장 응력으로 인하여 패드 산화막 아래의 활성 영역에서 실리콘 기판 표면이 손상을 받게 된다. 이와 같이 활성 영역의 표면이 손상받게 되면 후속 공정에서 트랜지스터 제작을 위해 형성되는 게이트 산화막도 그 영향을 받게 되고, 결국 게이트 산화막의 절연 특성(dielectric characteristic)이 열화된다.However, the silicon nitride film used as a mask pattern in the prior art has a composition ratio of silicon and nitrogen in the silicon nitride constituting it 3: 3. The refractive index of the silicon nitride film having such a composition is about 1.9 to 2.0, and the tensile stress is considerably large, about 1E10 to 5E10 dyne / cm 3 . Therefore, when using a silicon nitride film having the composition as a mask pattern, if the heat treatment at a high temperature in order to densify the insulating material embedded in the trench in a subsequent process, under the pad oxide film due to the tensile stress of the silicon nitride film during the heat treatment The silicon substrate surface is damaged in the active region of. As such, when the surface of the active region is damaged, the gate oxide film formed for the fabrication of the transistor in a subsequent process is also affected, resulting in degradation of the dielectric characteristic of the gate oxide film.

본 발명의 목적은 반도체 기판의 활성 영역 표면이 응력에 의하여 손상받는 것을 효과적으로 방지함으로써 게이트 산화막의 절연 특성이 열화되는 것을 방지할 수 있는 반도체 장치의 트렌치 소자 분리 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a trench element isolation method of a semiconductor device which can prevent the insulating characteristics of the gate oxide film from being degraded by effectively preventing the surface of the active region of the semiconductor substrate from being damaged by stress.

도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 반도체 장치의 트렌치 소자 분리 방법을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views illustrating a method of separating trench elements in a semiconductor device according to an exemplary embodiment of the present invention.

도 6은 트렌치 소자 분리 공정에서 트렌치 형성을 위한 마스크층 형성시 통상의 실리콘 질화막을 사용한 경우와, 본 발명에 따른 Si-리치 실리콘 질화막을 사용한 경우에 대하여 각각 Qbd(charge to breakdown) 특성을 비교한 그래프이다.FIG. 6 compares the charge to breakdown (Qbd) characteristics of the conventional silicon nitride film and the Si-rich silicon nitride film according to the present invention when forming a mask layer for trench formation in a trench isolation process. It is a graph.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10 : 반도체 기판, 12 : 패드 산화막10: semiconductor substrate, 12: pad oxide film

12A : 패드 산화막 패턴, 14 : Si-리치 실리콘 질화막12A: pad oxide film pattern, 14: Si-rich silicon nitride film

14A : Si-리치 실리콘 질화막 패턴,16 : 마스크층14A: Si-rich silicon nitride film pattern, 16: mask layer

20 : 열산화막, 30 : 절연층20: thermal oxide film, 30: insulating layer

30A : 소자 분리막, T : 트렌치30A: device isolation layer, T: trench

상기 목적을 달성하기 위한 본 발명에 따른 트렌치 소자 분리 방법에서는 반도체 기판상에 Si-리치 실리콘 질화막을 포함하는 마스크층을 형성한다. 상기 마스크층을 형성하기 위하여 반도체 기판상에 패드 산화막과 Si-리치 실리콘 질화막을 차례로 형성하고, 이를 다시 차례로 패터닝한다. 상기 마스크층을 식각 마스크로 하여 상기 반도체 기판에 트렌치를 형성한다. 상기 트렌치의 내벽에 열산화막을 형성한다. 상기 트렌치 내부 및 상기 마스크층의 상부에 트렌치 매립용 절연층을 형성한다. 상기 트렌치 매립용 절연층을 열처리한다.In the trench device isolation method according to the present invention for achieving the above object, a mask layer including a Si-rich silicon nitride film is formed on a semiconductor substrate. In order to form the mask layer, a pad oxide film and a Si-rich silicon nitride film are sequentially formed on the semiconductor substrate, and patterned again. A trench is formed in the semiconductor substrate using the mask layer as an etching mask. A thermal oxide film is formed on the inner wall of the trench. An insulating layer for filling the trench is formed in the trench and on the mask layer. The trench filling insulation layer is heat-treated.

상기 Si-리치 실리콘 질화막에서의 실리콘 함량은 Si3N4에서의 실리콘 함량보다 더 크다.The silicon content in the Si-rich silicon nitride film is larger than the silicon content in Si 3 N 4 .

본 발명에 의하면, 트렌치 형성을 위한 식각 마스크로 사용되는 실리콘 질화막으로서 Si-리치 실리콘 질화막을 사용하므로, 활성 영역 표면이 실리콘 질화막의 응력에 의하여 손상받는 것을 방지하고, 게이트 산화막의 절연 특성이 열화되는 것을 방지할 수 있다.According to the present invention, since the Si-rich silicon nitride film is used as the silicon nitride film used as the etching mask for forming the trench, the surface of the active region is prevented from being damaged by the stress of the silicon nitride film and the insulating property of the gate oxide film is deteriorated. Can be prevented.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명의 바람직한 실시예에 따른 반도체 장치의 트렌치 소자 분리 방법을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views illustrating a method of separating trench elements in a semiconductor device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 반도체 기판(10)상에 패드 산화막(12)을 성장시키고, 그 위에 실리콘 함량이 높은 실리콘 질화막(이하, "Si-리치(rich) 실리콘 질화막"이라 함)(14)을 형성한다. 여기서, 상기 Si-리치 실리콘 질화막(14)을 구성하는 실리콘 질화물에서의 실리콘 함량은 Si3N4에서의 실리콘 함량보다 크며, 바람직하게는 상기 Si-리치 실리콘 질화막(14)에서의 실리콘과 질소의 비는 1:1이다. 이와 같은 조성을 가지는 Si-리치 실리콘 질화막(14)은 실리콘의 함량이 높기 때문에 그 굴절율이 2.0 이상으로 높고, 인장 응력이 1E10 dyne/cm2이하로 작다.Referring to FIG. 1, a pad oxide film 12 is grown on a semiconductor substrate 10, and a silicon nitride film having a high silicon content (hereinafter referred to as " Si-rich silicon nitride film &quot;) 14 is formed thereon. Form. Here, the silicon content in the silicon nitride constituting the Si-rich silicon nitride film 14 is greater than the silicon content in Si 3 N 4 , and preferably, silicon and nitrogen in the Si-rich silicon nitride film 14 The ratio is 1: 1. Since the Si-rich silicon nitride film 14 having such a composition has a high silicon content, its refractive index is high at 2.0 or higher, and the tensile stress is small at 1E10 dyne / cm 2 or lower.

도 2를 참조하면, 포토리소그래피 공정에 의하여 상기 Si-리치 실리콘 질화막(14) 및 패드 산화막(12)을 차례로 패터닝하여, 상기 반도체 기판(10)의 활성 영역과 비활성 영역을 한정하는 Si-리치 실리콘 질화막 패턴(14A) 및 패드 산화막 패턴(12A)을 형성한다. 여기서, 상기 Si-리치 실리콘 질화막 패턴(14A) 및 패드 산화막 패턴(12A)은 트렌치 형성을 위한 식각 공정의 마스크층(16)을 형성한다.Referring to FIG. 2, the Si-rich silicon nitride layer 14 and the pad oxide layer 12 are sequentially patterned by a photolithography process to define an active region and an inactive region of the semiconductor substrate 10. The nitride film pattern 14A and the pad oxide film pattern 12A are formed. Here, the Si-rich silicon nitride layer pattern 14A and the pad oxide layer pattern 12A form a mask layer 16 of an etching process for forming a trench.

도 3을 참조하면, 상기 마스크층(16)을 식각 마스크로 하여 상기 반도체 기판(10)을 건식 식각하여 트렌치(T)를 형성한다. 이어서, 상기 트렌치(T)의 내벽에 열산화막(20)을 성장시킨다.Referring to FIG. 3, the trench T is formed by dry etching the semiconductor substrate 10 using the mask layer 16 as an etching mask. Subsequently, a thermal oxide film 20 is grown on the inner wall of the trench T.

도 4를 참조하면, 내벽에 열산화막(20)이 형성된 상기 트렌치(T) 내부 및 상기 Si-리치 실리콘 질화막 패턴(14A)의 상부에 트렌치 매립용 절연층(30)을 형성한다. 상기 절연층(30)은 예를 들면 CVD(Chemical Vapor Deposition) 방법에 의하여 형성된 USG(Undoped Silicate Glass)막으로 형성한다. 이어서, 상기 절연층(30)을 치밀화시키기 위하여 상기 결과물을 1,000℃ 이상, 예를 들면 1,000 ∼ 1,200℃의 고온으로 열처리한다. 이 때, 상기 Si-리치 실리콘 질화막 패턴(14A)은 인장 응력이 작아서 상기와 같은 고온 열처리시에 상기 Si-리치 실리콘 질화막 패턴(14A)의 아래에서 상기 반도체 기판(10)의 활성 영역 표면이 손상받지 않게 된다. 따라서, 후속의 트랜지스터 제작시에 형성되는 게이트 산화막의 특성이 저하되는 것을 방지할 수 있다.Referring to FIG. 4, an insulating layer 30 for trench filling is formed in the trench T and the upper portion of the Si-rich silicon nitride layer pattern 14A having the thermal oxide film 20 formed on an inner wall thereof. The insulating layer 30 is formed of, for example, a USG (Undoped Silicate Glass) film formed by a chemical vapor deposition (CVD) method. Subsequently, in order to densify the insulating layer 30, the resultant is heat-treated at a high temperature of 1,000 ° C. or higher, for example, 1,000 to 1,200 ° C. At this time, the Si-rich silicon nitride film pattern 14A has a small tensile stress, so that the surface of the active region of the semiconductor substrate 10 is damaged under the Si-rich silicon nitride film pattern 14A during the high temperature heat treatment as described above. You will not receive. Therefore, the characteristic of the gate oxide film formed at the time of subsequent transistor manufacture can be prevented from falling.

도 5를 참조하면, 상기 절연층(30)을 상기 Si-리치 실리콘 질화막 패턴(14A)의 상면이 노출될 때까지 CMP(Chemical Mechanical Polishing) 공정을 이용하여 평탄화한다. 그 후, 상기 마스크층(16)을 습식 식각 방법에 의하여 제거한다. 구체적으로 설명하면, 상기 Si-리치 실리콘 질화막 패턴(14A)을 인산과 같은 식각액을 사용하여 습식 식각에 의하여 제거하고, BOE(Buffered Oxide Etchant) 또는 불산과 같은 산화막 식각액을 사용하여 상기 패드 산화막 패턴(12A)을 제거함으로써 도 5에 도시한 바와 같은 소자 분리막(30A)을 형성한다.Referring to FIG. 5, the insulating layer 30 is planarized using a chemical mechanical polishing (CMP) process until the top surface of the Si-rich silicon nitride film pattern 14A is exposed. Thereafter, the mask layer 16 is removed by a wet etching method. Specifically, the Si-rich silicon nitride layer pattern 14A is removed by wet etching using an etchant such as phosphoric acid, and the pad oxide layer pattern (BOE) is formed using an oxide etchant such as BOE (Buffered Oxide Etchant) or hydrofluoric acid. By removing 12A, the device isolation film 30A as shown in FIG. 5 is formed.

도 6은 트렌치 소자 분리 공정에서 트렌치 형성을 위한 마스크층을 형성하기 위하여 통상의 실리콘 질화막을 사용한 경우(■)와, 본 발명에 따른 Si-리치 실리콘 질화막을 사용한 경우(□)에 대하여 각각 DRAM 제조 공정을 거친 후에 게이트 산화막에서의 Qbd(charge to breakdown) 특성을 비교하여 축적 분포율(accumulative distribution ratio)로 나타낸 그래프이다.FIG. 6 shows DRAM fabrication for the case of using a conventional silicon nitride film (■) and the case of using a Si-rich silicon nitride film according to the present invention (□) to form a mask layer for trench formation in a trench isolation process. After the process, the graph shows the cumulative distribution ratio by comparing the Qbd (charge to breakdown) characteristics in the gate oxide film.

도 6의 결과로부터, 본 발명에 따라 Si-리치 실리콘 질화막을 적용한 경우에 게이트 산화막의 Qbd 특성이 우수한 것을 알 수 있다. 이는 통상의 실리콘 질화막보다 Si-리치 실리콘 질화막의 인장 응력이 작아서 후속의 고온 열처리시에 반도체 기판의 활성 영역이 응력에 의한 손상을 받지 않았기 때문이다. 따라서, 트렌치 소자 분리 공정에서 트렌치 형성을 위한 마스크층에서 실리콘 질화막으로서 Si-리치 실리콘 질화막을 사용하면 게이트 산화막의 절연 특성을 향상시킬 수 있다.The results of FIG. 6 show that the Qbd characteristics of the gate oxide film are excellent when the Si-rich silicon nitride film is applied according to the present invention. This is because the tensile stress of the Si-rich silicon nitride film is smaller than that of a conventional silicon nitride film, and thus the active region of the semiconductor substrate is not damaged by stress during subsequent high temperature heat treatment. Therefore, when the Si-rich silicon nitride film is used as the silicon nitride film in the mask layer for trench formation in the trench isolation process, the insulating property of the gate oxide film can be improved.

상기한 바와 같이, 본 발명에 의하면 트렌치 형성을 위한 식각 마스크로 사용되는 실리콘 질화막으로서 고온 열처리시 인장 응력이 작은 Si-리치 실리콘 질화막을 사용하므로, 반도체 기판의 활성 영역 표면이 실리콘 질화막의 응력에 의하여 손상받는 것을 근본적으로 방지하고, 후속 공정에서 형성되는 트랜지스터에서 게이트 산화막의 절연 특성이 열화되는 것을 방지할 수 있다.As described above, according to the present invention, since the Si-rich silicon nitride film having a small tensile stress during high temperature heat treatment is used as the silicon nitride film used as an etching mask for forming the trench, the surface of the active region of the semiconductor substrate is affected by the stress of the silicon nitride film. It is possible to fundamentally prevent damage and to prevent deterioration of the insulating properties of the gate oxide film in the transistor formed in the subsequent process.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.

Claims (9)

반도체 기판상에 Si-리치 실리콘 질화막을 포함하는 마스크층을 형성하는 단계와,Forming a mask layer comprising a Si-rich silicon nitride film on a semiconductor substrate, 상기 마스크층을 식각 마스크로 하여 상기 반도체 기판에 트렌치를 형성하는 단계와,Forming a trench in the semiconductor substrate using the mask layer as an etching mask; 상기 트렌치의 내벽에 열산화막을 형성하는 단계와,Forming a thermal oxide film on an inner wall of the trench; 상기 트렌치 내부 및 상기 마스크층의 상부에 트렌치 매립용 절연층을 형성하는 단계와,Forming an insulating layer for trench filling in the trench and on the mask layer; 상기 트렌치 매립용 절연층을 열처리하는 단계를 포함하는 것을 특징으로 하는 트렌치 소자 분리 방법.Trench element isolation method comprising the step of heat-treating the insulating layer for filling the trench. 제1항에 있어서, 상기 마스크층을 형성하는 단계는The method of claim 1, wherein the forming of the mask layer 반도체 기판상에 패드 산화막을 성장시키는 단계와,Growing a pad oxide film on the semiconductor substrate, 상기 패드 산화막 위에 Si-리치 실리콘 질화막을 형성하는 단계와,Forming a Si-rich silicon nitride film on the pad oxide film; 상기 Si-리치 실리콘 질화막 및 패드 산화막을 차례로 패터닝하여 상기 반도체 기판의 활성 영역과 비활성 영역을 한정하는 마스크층을 형성하는 단계를 포함하는 것을 특징으로 하는 트렌치 소자 분리 방법.And patterning the Si-rich silicon nitride film and the pad oxide film in sequence to form a mask layer defining an active region and an inactive region of the semiconductor substrate. 제2항에 있어서, 상기 Si-리치 실리콘 질화막에서의 실리콘 함량은 Si3N4에서의 실리콘 함량보다 더 큰 것을 특징으로 하는 트렌치 소자 분리 방법.3. The method of claim 2 wherein the silicon content in the Si-rich silicon nitride film is greater than the silicon content in Si 3 N 4 . 제3항에 있어서, 상기 Si-리치 실리콘 질화막에서의 실리콘과 질소의 비는 1:1인 것을 특징으로 하는 트렌치 소자 분리 방법.4. The method of claim 3, wherein the ratio of silicon and nitrogen in the Si-rich silicon nitride film is 1: 1. 제1항에 있어서, 상기 트렌치 매립용 절연층은 CVD(Chemical Vapor Deposition) 방법에 의하여 형성되는 USG(Undoped Silicate Glass)막인 것을 특징으로 하는 트렌치 소자 분리 방법.The method of claim 1, wherein the trench buried insulating layer is an undoped silicate glass (USG) film formed by a chemical vapor deposition (CVD) method. 제1항에 있어서, 상기 트렌치 매립용 절연층의 열처리는 1,000 ∼ 1,200℃의 온도로 행하는 것을 특징으로 하는 트렌치 소자 분리 방법.The trench element isolation method according to claim 1, wherein the trench buried insulating layer is heat treated at a temperature of 1,000 to 1,200 占 폚. 제1항에 있어서, 상기 열처리 단계 후에The method of claim 1, wherein after the heat treatment step 상기 트렌치 매립용 절연층을 상기 마스크층의 상면이 노출될 때까지 평탄화하는 단계와,Planarizing the trench filling insulation layer until the top surface of the mask layer is exposed; 상기 마스크층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 소자 분리 방법.And removing the mask layer. 제2항에 있어서, 상기 열처리 단계 후에The method of claim 2, wherein after the heat treatment step 상기 트렌치 매립용 절연층을 상기 Si-리치 실리콘 질화막의 상면이 노출될 때까지 평탄화하는 단계와,Planarizing the trench filling insulating layer until the top surface of the Si-rich silicon nitride film is exposed; 상기 Si-리치 실리콘 질화막 및 패드 산화막을 차례로 제거하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 소자 분리 방법.And removing the Si-rich silicon nitride film and the pad oxide film in sequence. 제8항에 있어서, 상기 Si-리치 실리콘 질화막 및 패드 산화막의 제거는 습식 식각에 의하여 행해지는 것을 특징으로 하는 트렌치 소자 분리 방법.The method of claim 8, wherein the Si-rich silicon nitride film and the pad oxide film are removed by wet etching.
KR1019970049760A 1997-09-29 1997-09-29 Trench isolation method using si-rich silicon nitride film KR100238254B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970049760A KR100238254B1 (en) 1997-09-29 1997-09-29 Trench isolation method using si-rich silicon nitride film
JP10130370A JPH11111838A (en) 1997-09-29 1998-05-13 Isolation of trench element using silicon-rich silicon nitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049760A KR100238254B1 (en) 1997-09-29 1997-09-29 Trench isolation method using si-rich silicon nitride film

Publications (2)

Publication Number Publication Date
KR19990027323A KR19990027323A (en) 1999-04-15
KR100238254B1 true KR100238254B1 (en) 2000-01-15

Family

ID=19521912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049760A KR100238254B1 (en) 1997-09-29 1997-09-29 Trench isolation method using si-rich silicon nitride film

Country Status (2)

Country Link
JP (1) JPH11111838A (en)
KR (1) KR100238254B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560288B1 (en) * 1999-12-24 2006-03-10 주식회사 하이닉스반도체 A method for forming isolation layer of semiconductor device
KR100498446B1 (en) * 2002-07-05 2005-07-01 삼성전자주식회사 Silicon-0n-Insulator wafer and method for manufacturing the same
KR100703836B1 (en) * 2005-06-30 2007-04-06 주식회사 하이닉스반도체 Method for forming trench type isolation layer in semiconductor device

Also Published As

Publication number Publication date
JPH11111838A (en) 1999-04-23
KR19990027323A (en) 1999-04-15

Similar Documents

Publication Publication Date Title
US6844240B2 (en) Semiconductor device having trench isolation
US7763523B2 (en) Method for forming device isolation structure of semiconductor device using annealing steps to anneal flowable insulation layer
KR100230431B1 (en) Method of forming trench isolation using two kinds of oxides films
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
US6649503B2 (en) Methods of fabricating integrated circuit devices having spin on glass (SOG) insulating layers and integrated circuit devices fabricated thereby
KR20040074348A (en) method for forming a insulation layer and method for forming a trench isolation layer using the same
KR100261018B1 (en) Method for forming trench isolation of semiconductor device
KR0165462B1 (en) Method of trench isolation
KR100238254B1 (en) Trench isolation method using si-rich silicon nitride film
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
US20020022340A1 (en) Method of forming a shallow trench isolation
KR19980081850A (en) Integrated Circuits and Manufacturing Methods
KR100381849B1 (en) Trench isolation method
US5804492A (en) Method of fabricating an isolation region for semiconductor device
KR100242385B1 (en) Method of forming an element isolation region in a semiconductor device
JP3995360B2 (en) Method for forming trench isolation film using annealing
KR19990076105A (en) Trench element isolation
KR100365740B1 (en) method of trench isolation using nitrogen diffusion
KR100505628B1 (en) Method for forming trench type isolation films of a semiconductor device
KR0176201B1 (en) Isolation method of semiconductor device and flating method therefor
KR19990042453A (en) Device Separation Method of Semiconductor Device
KR20030056154A (en) Fabrication method of semiconductor device
KR100831972B1 (en) Method for fabricating shallow trench isolation of semiconductor device
KR19990004577A (en) Device isolation insulating film formation method of semiconductor device
KR20010038147A (en) Method for a densification applied to a trench-type isolation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee