KR100365740B1 - method of trench isolation using nitrogen diffusion - Google Patents
method of trench isolation using nitrogen diffusion Download PDFInfo
- Publication number
- KR100365740B1 KR100365740B1 KR10-1998-0040509A KR19980040509A KR100365740B1 KR 100365740 B1 KR100365740 B1 KR 100365740B1 KR 19980040509 A KR19980040509 A KR 19980040509A KR 100365740 B1 KR100365740 B1 KR 100365740B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- annealing
- thermal oxide
- gas
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Abstract
본 발명은 트렌치 소자분리 공정후 후속 열산화 공정에서 산화가스가 트렌치 내의 실리콘으로 확산되는 것을 방지하여 기판에 유발되는 스트레스를 억제하는 트렌치 소자분리 방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 트렌치 소자분리 방법은, 반도체층을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치 부위의 반도체층 표면에 열산화막을 형성하는 단계; NH3가스의 분위기에서 어닐링하여 상기 열산화막과 상기 트렌치 부위의 반도체층 간의 계면에 질소를 확산시키는 단계; 상기 NH3가스의 분위기에서 어닐링시 상기 열산화막내에 침투한 수소를 제거하기 위해 N2가스의 분위기에서 어닐링하는 단계; 및 상기 트렌치내에 소자분리용 절연막을 매립하는 단계를 포함하여 이루어진다.The present invention is to provide a trench isolation method for suppressing the stress caused on the substrate by preventing the diffusion of oxidizing gas into the silicon in the trench in the subsequent thermal oxidation process after the trench isolation process, the trench element of the present invention for this purpose The separation method may include selectively etching a semiconductor layer to form a trench; Forming a thermal oxide film on a surface of the semiconductor layer in the trench; Annealing in an atmosphere of NH 3 gas to diffuse nitrogen at an interface between the thermal oxide film and the semiconductor layer of the trench portion; Annealing in an atmosphere of N 2 gas to remove hydrogen that has penetrated into the thermal oxide film during annealing in the atmosphere of NH 3 gas; And embedding an insulating film for device isolation in the trench.
Description
본 발명은 메모리소자, 집적회로 등의 반도체소자 제조방법에 관한 것으로, 특히 트렌치 소자분리(trench isolation) 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing semiconductor devices, such as memory devices and integrated circuits, and more particularly, to trench isolation methods.
잘 알려진 바와 같이, 반도체소자를 제조함에 있어 소자 간의 격리를 위해서 소자분리공정을 실시하고 있는 바, 소자분리공정으로는 실리콘기판을 국부적으로 산화시켜 소자분리막으로서의 산화막을 성장시키는 방법인 LOCOS(local oxidation of silicon) 방법과, 소자분리영역의 실리콘기판을 선택적으로 식각하여 트렌치를 형성한 다음 이 트렌치 내에 산화막을 채워서 소자분리막을 형성하는 방법인 트렌치 소자분리 방법, 즉 STI(shallow trench isolation) 공정 등이 알려져 있다. 1G DRAM급 이상의 초고집적소자에는 제한된 면적에서 보다 많은 액티브(active) 영역을 확보하는 측면에서 버즈비크(bird's beak) 발생의 염려가 없으며, 필드산화막의 열화와 같은 공정의 불안정 요인을 근본적으로 해결할 수 있는 트렌치 소자분리 공정의 적용이 유력시되고 있다.As is well known, in the fabrication of semiconductor devices, a device isolation process is performed for isolation between devices. In the device isolation process, LOCOS (local oxidation) is a method of growing an oxide film as a device isolation film by locally oxidizing a silicon substrate. trench isolation method, ie, shallow trench isolation (STI) process, in which a silicon substrate in an isolation region is selectively etched to form a trench, and then an oxide film is filled in the trench to form an isolation layer. Known. Ultra-high density devices of 1G DRAM or higher have no fear of bird's beak in terms of securing more active areas in a limited area, and can fundamentally solve instability factors such as field oxide deterioration. The application of trench trench isolation processes is gaining ground.
종래의 트렌치 소자분리방법을 좀더 구체적으로 살펴보면, 먼저 실리콘기판의 일부분을 선택적으로 식각하여 트렌치를 형성하고, 이 트렌치 식각시 기판 표면(식각된 면)이 손상되기 때문에 이를 치유하기 위하여 얇은 열산화막을 성장시킨 후 다시 제거하는 공정, 즉 희생산화공정을 실시한다. 이어서, 이후에 트렌치 내에 채워질 화학기상증착에 의한 산화막과 기판과의 인터페이스(interface)에서전하가 포획(trap)되는 것을 억제하기 위하여 다시 한번 얇은 열산화막을 형성한다. 이후 트렌치 내에 산화막을 증착하여 매립한다.Looking at the conventional trench device isolation method in more detail, first, a portion of the silicon substrate is selectively etched to form a trench, and when the trench is etched, the surface of the substrate (etched surface) is damaged. After growing, the process is removed again, that is, sacrificial oxidation is performed. Subsequently, a thin thermal oxide film is formed once again in order to suppress trapping of charges at the interface between the oxide film and the substrate by chemical vapor deposition which will later be filled in the trench. Thereafter, an oxide film is deposited and buried in the trench.
그런데, 이와 같은 종래의 트렌치 소자분리 공정은 계속되는 후속 열산화 공정에서(예컨대 반도체 메모리소자 제조 공정에서는 이온주입 스크린(screen)을 위한 열산화막 형성, 희생산화공정, 및 게이트산화막 형성 등) 트렌치 내부로 산화가스가 확산되어 트렌치 측벽의 실리콘과 반응하므로써 산화물을 형성하게 된다. 트렌치가 산화물로 채워져 있는 상태에서 실리콘이 산화되는 것이므로 산화되면서 부피 팽창을 해야하는 실리콘은 더 이상 부피 팽창을 할 수 없기 때문에 기판에 스트레스를 유발시킬 수밖에 없다. 이렇게 발생된 스트레스(stress)는 실리콘 격자에 변형을 유발시키고 이러한 격자 변형은 전자와 정공의 재결합 위치를 제공하게 된다. 전자와 정공의 재결합은 트렌치 측벽에서의 누설전류 원인이 되어 소자의 전기적 성질을 열화시키게 된다.However, such a conventional trench isolation process is performed in a subsequent subsequent thermal oxidation process (for example, in the semiconductor memory device fabrication process, thermal oxide film formation for the ion implantation screen, sacrificial oxidation process, and gate oxide film formation). The oxidizing gas diffuses and reacts with the silicon in the trench sidewalls to form oxides. Since the silicon is oxidized while the trench is filled with oxides, the silicon that needs to be expanded in volume as it is oxidized can no longer expand in volume, causing stress on the substrate. This stress causes strain on the silicon lattice and the lattice strain provides the recombination location of the electrons and holes. Recombination of electrons and holes causes leakage currents in the trench sidewalls, which degrades the electrical properties of the device.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 트렌치 소자분리 공정후 후속 열산화 공정에서 산화가스가 트렌치 내의 실리콘으로 확산되는 것을 방지하여 기판에 유발되는 스트레스를 억제하는 트렌치 소자분리 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, to provide a trench device separation method for suppressing the stress caused on the substrate by preventing the diffusion of oxidizing gas into the silicon in the trench in the subsequent thermal oxidation process after the trench device separation process. The purpose is.
도1a 내지 도1d는 본 발명의 일실시예에 따른 소자분리 공정을 나타내는 단면도,1A to 1D are cross-sectional views illustrating a device isolation process according to an embodiment of the present invention;
도2는 산화막과 실리콘 간의 계면에 자리잡은 질소가 어느정도로 기판이 산화되는 것을 억제하여 주는지를 알아보기 위한 실험 데이터,2 is experimental data for examining how much nitrogen located at an interface between an oxide film and silicon inhibits oxidation of a substrate;
도3은 산화막과 실리콘 간의 계면에 자리잡은 질소가 어느정도로 접합누설전류를 감소시키는지 알아보기 위한 실험 데이터.3 is experimental data for determining how much the nitrogen located at the interface between the oxide film and silicon reduces the junction leakage current.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
101 : 실리콘기판 102 : 패드 산화막101 silicon substrate 102 pad oxide film
103 : 패드 질화막 104 : 트렌치103: pad nitride film 104: trench
105 : 열산화막 106 : 트렌치 갭필용 산화막105: thermal oxide film 106: oxide film for trench gap fill
상기 목적을 달성하기 위한 본 발명의 트렌치 소자분리 방법은, 반도체층을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치 부위의 반도체층 표면에 열산화막을 형성하는 단계; NH3가스의 분위기에서 어닐링하여 상기 열산화막과 상기 트렌치 부위의 반도체층 간의 계면에 질소를 확산시키는 단계; 상기 NH3가스의 분위기에서 어닐링시 상기 열산화막내에 침투한 수소를 제거하기 위해 N2가스의 분위기에서 어닐링하는 단계; 및 상기 트렌치내에 소자분리용 절연막을 매립하는 단계를 포함하여 이루어진다.Trench device isolation method of the present invention for achieving the above object comprises the steps of selectively etching the semiconductor layer to form a trench; Forming a thermal oxide film on a surface of the semiconductor layer in the trench; Annealing in an atmosphere of NH 3 gas to diffuse nitrogen at an interface between the thermal oxide film and the semiconductor layer of the trench portion; Annealing in an atmosphere of N 2 gas to remove hydrogen that has penetrated into the thermal oxide film during annealing in the atmosphere of NH 3 gas; And embedding an insulating film for device isolation in the trench.
상기 본 발명의 트렌치 소자분리 방법에서, 상기 열산화막을 형성하기 전에 희생산화공정을 적어도 한번 실시하는 단계를 더 포함할 수 있다. 그리고, 상기 NH3어닐링은 900∼1000℃ 온도 하에서 실시하고, 상기 N2어닐링은 1000∼1200℃ 온도 하에서 이루어지는 것을 특징으로 한다.In the trench device isolation method of the present invention, the method may further include performing a sacrificial oxidation process at least once before the thermal oxide film is formed. The NH 3 annealing is performed at a temperature of 900 to 1000 ° C., and the N 2 annealing is performed at a temperature of 1000 to 1200 ° C.
이와 같은 구성을 갖는 본 발명은, 예컨대 NH3또는 N2O와 같은 질소를 포함하는 가스의 분위기에서 어닐링을 수행하는 것에 그 특징을 갖는 것으로서, 이 어닐링시 질소는 열산화막과 반도체층의 계면에 확산되어 자리잡게 되고, 이에 의해 후속 산화공정시 산화가스가 기판으로 침투되는 것이 억제되어 기판에 발생되는 스트레스를 억제할 수 있다.The present invention having such a configuration is characterized in that annealing is performed in an atmosphere of a gas containing nitrogen such as NH 3 or N 2 O, wherein nitrogen is added to the interface between the thermal oxide film and the semiconductor layer during the annealing. By being diffused and settled, it is possible to suppress the penetration of the oxidizing gas into the substrate during the subsequent oxidation process to suppress the stress generated in the substrate.
이상에서 설명한, 그리고 설명되지 않은 또다른 본 발명의 구성과 작용효과는 본 발명의 실시예 설명에서 상세히 후술될 것이다. 이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.Other constitutions and effects of the present invention described above and not described will be described later in detail in the embodiments of the present invention. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도1a 내지 도1d는 본 발명의 일실시예에 따른 소자분리 공정을 나타내는 단면도이다.1A to 1D are cross-sectional views illustrating a device isolation process according to an embodiment of the present invention.
도1a는 실리콘기판(101)을 선택적으로 식각하여 트렌치(104)를 형성한 상태이다. 구체적으로, 실리콘기판(101) 상에 패드 산화막(102) 및 패드 질화막(103)을 각각 50∼200Å 및 1000∼3000Å의 두께로 차례로 증착한다. 그리고 계속해서 소자분리 마스크 공정 및 식각 공정을 통해 질화막(103) 및 산화막(102)을 선택적으로 식각한 다음, 실리콘기판(20)을 1500∼4000Å 식각함으로써 트렌치(104)를 형성한다. 여기서, 적층된 패드 산화막(102) 및 패드 질화막(103)은 잘 알려진 바와 같이 후속 공정에서 트렌치를 매립한 산화막을 화학적기계적연마 또는 식각할 때 식각정지층 역할을 하는 것으로, 후속 공정 또는 특성을 고려하여 다른 종류의 박막을 사용하는 것도 가능하며, 또한 실리콘기판(101)이 아닌 에피택셜층과 같은 다른 반도체층에도 소자분리가 이루어질 경우가 있으므로 다른 반도체층이 적용될 수 있음은 자명하다.1A shows a state in which the trench 104 is formed by selectively etching the silicon substrate 101. Specifically, the pad oxide film 102 and the pad nitride film 103 are deposited on the silicon substrate 101 in the order of 50 to 200 kPa and 1000 to 3000 kPa, respectively. Subsequently, the nitride film 103 and the oxide film 102 are selectively etched through the device isolation mask process and the etching process, and then the trench 104 is formed by etching the silicon substrate 20 by 1500 to 4000 microseconds. Here, the stacked pad oxide film 102 and the pad nitride film 103 serve as an etch stop layer when chemically mechanically polishing or etching an oxide film having a trench embedded in a subsequent process, as is well known. It is also possible to use other kinds of thin films, and also because other semiconductor layers such as epitaxial layers, not the silicon substrate 101 may be separated, it is obvious that other semiconductor layers may be applied.
도1b는 희생산화공정을 실시한 다음, 다시 열산화막(105)을 형성한 상태로서, 구체적으로 열산화 공정을 실시하여 50∼200Å 두께의 희생산화막(도시되지 않음)을 형성한 다음, 이를 습식 식각하여 제거하고, 또다시 열산화 공정으로 트렌치부위의 실리콘기판(101) 표면에 50∼200Å 두께의 열산화막(105)을 형성한다. 본 발명에서 희생산화공정을 생략하는 것도 가능하나, 종래기술에서 설명한 바와 같이 트렌치 식각시의 기판 손상 부위를 치유하여 소자의 특성을 향상시키기 위해서는 이 공정을 실시하는 것이 바람직하다.1B is a state in which the thermal oxidation film 105 is formed again after the sacrificial oxidation process is performed, specifically, the thermal oxidation process is performed to form a sacrificial oxide film (not shown) having a thickness of 50 to 200 Å, and then wet etching it. And a thermal oxidation film 105 having a thickness of 50 to 200 Å is formed on the surface of the silicon substrate 101 in the trench portion by thermal oxidation. It is also possible to omit the sacrificial oxidation process in the present invention, but as described in the prior art, it is preferable to perform this process in order to cure substrate damages during the trench etching to improve the characteristics of the device.
도1c는 예컨대 NH3또는 N2O와 같은 질소 원자를 포함하는 가스의 분위기에서 어닐링을 실시하여 열산화막(105)과 실리콘기판(101) 간의 계면에 질소를 확산시킨 상태(도면의 빗금 부위)로서, 예컨대 NH3어닐링의 경우에는 약 900∼1000Å 온도 하에서 약 1시간 정도 실시하며 이때 확산로의 압력은 약 20Torr를 유지하도록 한다. 그리고, NH3어닐링을 실시한 경우에는 수소가 함께 열산화막(105) 내로 침투하기 때문에 이 수소를 밖으로 확산시켜야 소자의 특성을 향상시킬 수 있다. 따라서 이를 위해 다시 N2어닐링을 실시하는 것이 바람직하며, 이때는 1000∼1200Å의 온도에서 약 30분 정도 실시한다.FIG. 1C shows a state in which nitrogen is diffused at an interface between the thermal oxide film 105 and the silicon substrate 101 by annealing in an atmosphere containing a nitrogen atom such as NH 3 or N 2 O (hatched portion in the drawing). For example, in the case of NH 3 annealing is carried out for about 1 hour at a temperature of about 900 ~ 1000 ℃, the pressure of the diffusion furnace is to maintain about 20 Torr. In the case where NH 3 annealing is performed, since hydrogen penetrates into the thermal oxide film 105 together, the hydrogen must be diffused out to improve the characteristics of the device. Therefore, for this purpose, it is preferable to perform N 2 annealing again, in this case, about 30 minutes at a temperature of 1000 ~ 1200Å.
열산화막(105)과 실리콘기판(101) 간의 계면에 충진되어 있는 질소는 계면의 휘어짐을 개선하고 후속 산화공정시 발생되는 압축응력을 완화시켜 산화막의 신뢰도 및 전기적 특성을 향상시키는 효과를 가져올 뿐 아니라, 후속 열산화공정에서 산화가스가 기판으로 침투되는 것을 억제하여 주기 때문에 기판이 산화되어 유발되는 기판의 스트레스를 크게 억제할 수 있다.Nitrogen filled in the interface between the thermal oxide film 105 and the silicon substrate 101 not only improves the bending of the interface, but also reduces the compressive stress generated during the subsequent oxidation process, thereby improving the reliability and electrical properties of the oxide film. In addition, since the oxidation gas is prevented from penetrating into the substrate in a subsequent thermal oxidation process, stress of the substrate caused by oxidation of the substrate can be greatly suppressed.
이어서, 도1d는 화학기상증착에 의해 트렌치 내부를 산화막(106)으로 매립한 상태를 나타낸 것으로, 이후, 통상의 화학적기계적연마(CMP) 또는/및 식각 등을 이용하여 트렌치 내부에만 산화막(106)을 잔류시키고, 그 밖의 질화막(103) 및 산화막(102)을 제거하여 소자분리공정을 완료한다. 산화막 이외의 다른 절연막으로 트렌치를 매립하는 것도 가능하다.Subsequently, FIG. 1D shows a state in which the inside of the trench is filled with the oxide film 106 by chemical vapor deposition. Then, the oxide film 106 is formed only inside the trench using conventional chemical mechanical polishing (CMP) or / and etching. And the other nitride film 103 and the oxide film 102 are removed to complete the device isolation process. It is also possible to fill the trench with an insulating film other than the oxide film.
본 발명의 작용효과를 구체적인 실험 데이터와 함께 살펴보면 다음과 같다.Looking at the effect of the present invention with specific experimental data are as follows.
먼저, NH3어닐링 및 N2어닐링을 실시할 경우, 열산화막(105)과 실리콘기판(101) 간의 계면에 자리잡은 질소가 어느정도로 기판이 산화되는 것을 억제하여 주는지를 알아보기 위하여, NH3어닐링 및 N2어닐링을 실시한 경우와 그렇지 않은 경우의 각 웨이퍼에서 열산화 공정을 실시해보았다. 도2는 이에 의해 얻어진 실험 데이터로서, 도2에 나타난 바와 같이, NH3어닐링 및 N2어닐링을 실시한 시편에서는 후속산화 공정시 산화막의 증가량이 10Å 미만이었고, NH3어닐링 및 N2어닐링을 실시하지 않은 시편에서는 산화막의 증가량이 약 260Å 정도였다. 즉, NH3어닐링 및 N2어닐링이 산화막의 증가를 크게 억제함을 알 수 있다.First, to evaluate the NH 3 annealing and N 2 if subjected to annealing, how to suppress the nestled nitrogen at the interface between the thermal oxide film 105 and the silicon substrate 101, the substrate is oxidized to some extent, NH 3 annealing And a thermal oxidation process on each wafer with and without N 2 annealing. FIG. 2 is experimental data thus obtained. As shown in FIG. 2, in the specimens subjected to NH 3 annealing and N 2 annealing, an increase in the amount of oxide film during the subsequent oxidation process was less than 10 GPa, and NH 3 annealing and N 2 annealing were not performed. In the untested specimens, the increase in oxide film was about 260 Å. In other words, it can be seen that NH 3 annealing and N 2 annealing greatly suppress the increase of the oxide film.
다음, NH3어닐링 및 N2어닐링을 실시하는 본 발명이 실리콘과 산화물 계면에서 전하가 트랩되는 정도를 어느 정도 억제하는 지를 알아보기 위하여, 계속되는 공정으로 트랜지스터 제조한 다음 접합누설전류의 측정을 실시하였다. 도3은 이에 의해 얻어진 실험 데이터로서, 도3에 나타난 바와 같이, NH3어닐링 및 N2어닐링을 실시한 경우가 약 5.0×10-16A/m2로서 어닐링을 실시하지 않았을 때의 약 7.0×10-16A/㎛2보다 크게 감소함을 알 수 있다.Next, in order to find out how the present invention, which performs NH 3 annealing and N 2 annealing, suppresses the degree of charge trapping at the silicon-oxide interface, a transistor was manufactured in a subsequent process, and then a junction leakage current was measured. . 3 is experimental data obtained thereby, as shown in FIG. 3, when NH 3 annealing and N 2 annealing are about 5.0 × 10 −16 A / m 2 , about 7.0 × 10 when no annealing is performed. It can be seen that the decrease is greater than -16 A / ㎛ 2 .
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명은 예컨대 NH3또는 N2O와 같은 질소를 포함하는 가스의 분위기에서 어닐링을 수행하는 것에 그 특징을 갖는 것으로서, 이 어닐링시 질소는 열산화막과 반도체층의 계면에 확산되어 자리잡게 되고, 이에 의해 후속 산화공정시 산화가스가 기판으로 침투되는 것이 억제되어 기판에 발생되는 스트레스를 억제할 수 있다.The present invention is characterized in that the annealing is performed in an atmosphere of a gas containing nitrogen such as NH 3 or N 2 O. During the annealing, nitrogen is diffused and settled at an interface between the thermal oxide film and the semiconductor layer. As a result, the penetration of the oxidizing gas into the substrate during the subsequent oxidation process can be suppressed, and the stress generated in the substrate can be suppressed.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0040509A KR100365740B1 (en) | 1998-09-29 | 1998-09-29 | method of trench isolation using nitrogen diffusion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0040509A KR100365740B1 (en) | 1998-09-29 | 1998-09-29 | method of trench isolation using nitrogen diffusion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000021419A KR20000021419A (en) | 2000-04-25 |
| KR100365740B1 true KR100365740B1 (en) | 2003-04-23 |
Family
ID=19552336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0040509A KR100365740B1 (en) | 1998-09-29 | 1998-09-29 | method of trench isolation using nitrogen diffusion |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100365740B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745056B1 (en) * | 2001-06-22 | 2007-08-01 | 주식회사 하이닉스반도체 | Method for forming the Isolation Layer of Semiconductor Device |
| KR100571421B1 (en) * | 2004-12-23 | 2006-04-14 | 동부아남반도체 주식회사 | A semiconductor device with shallow trench isolation, and a manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053471A (en) * | 1995-12-29 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
-
1998
- 1998-09-29 KR KR10-1998-0040509A patent/KR100365740B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053471A (en) * | 1995-12-29 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000021419A (en) | 2000-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280106B1 (en) | How to form trench isolation | |
| US6277709B1 (en) | Method of forming shallow trench isolation structure | |
| KR100336596B1 (en) | Semiconductor device | |
| JPH0513566A (en) | Manufacture of semiconductor device | |
| US6639264B1 (en) | Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures | |
| KR0157875B1 (en) | Manufacture of semiconductor device | |
| KR100379336B1 (en) | Fabrication method of isolation region for semiconductor devices | |
| US6727569B1 (en) | Method of making enhanced trench oxide with low temperature nitrogen integration | |
| KR0152909B1 (en) | Insulation structure of semiconductor and manufacturing method thereof | |
| KR100365740B1 (en) | method of trench isolation using nitrogen diffusion | |
| KR20030000134A (en) | Forming method for field oxide of semiconductor device | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| KR100567878B1 (en) | Shallow trench isolation in semiconductor device | |
| KR100431065B1 (en) | Method of preventing bending of soi layer and semiconductor device formed by the same | |
| KR100344765B1 (en) | Method for isolating semiconductor devices | |
| KR20000044560A (en) | Method for forming trench isolation film of semiconductor device | |
| KR940001813B1 (en) | Isolation method and device of semiconductor | |
| KR100246099B1 (en) | Semiconductot element isolating method | |
| KR19990042453A (en) | Device Separation Method of Semiconductor Device | |
| KR100240273B1 (en) | Method of forming an element field oxide film in a semiconductor device | |
| KR100324813B1 (en) | Method for fabricating isolation oxide layer of semiconductor device | |
| KR19990074005A (en) | Trench Device Isolation Method to Prevent Impurity Diffusion from Well Area | |
| KR19990076105A (en) | Trench element isolation | |
| KR20010003139A (en) | method of fabricating semiconductor device using trench type isolation process | |
| KR20030001941A (en) | Method For Manufacturing Semiconductor Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |