KR100238250B1 - 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법 - Google Patents

Abstract

표면적이 증가된 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법에 대해 개시되어 있다. 이 방법은, 반도체기판상에 층간절연막을 형성하는 단계와, 스토리지 전극이 형성될 영역의 상기 층간절연막을 식각하여 상기 반도체기판을 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치의 측벽에 다수의 요철을 형성하는 단계와, 상기 트렌치의 측벽 및 바닥면을 덮는 도전층을 형성하는 단계와, 상기 층간절연막을 제거함으로써, 상기 트렌치 측벽의 요철들이 전사되어 요철모양의 측벽을 갖는 스토리지 전극을 형성하는 단계, 및 상기 스토리지 전극을 감싸는 유전체막 및 플레이트 전극을 차례로 형성하는 단계를 구비하는 것을 특징으로 한다.

Description

요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법

(Field of the invention)

본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 특히 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법에 관한 것이다.

(Description of the related art)

일반적으로 반도체 메모리소자, 특히 디램(Dynamic Random Access Memory; 이하 DRAM이라 칭함)은 집적도의 증가와 더불어 단위 셀의 면적이 급격하게 감소하고 있다. 그러나, 메모리 소자의 동작특성을 저하시키지 않기 위해서는 충분한 셀 커패시터 용량의 확보가 요구된다. 축소된 셀 면적내에서 메모리 소자의 동작특성을 저하시키기 않을 정도의 커패시터의 용량을 얻기 위해서는, 보다 복잡한 공정 및 커패시터의 구조, 예컨대 3차원구조의 사용이 불가피하며 이를 위하여 많은 구조들이 제안되었다. 이중 스택 (Double Stack) 구조, 핀(Fin)구조, 스프레드 스택 (Spread Stack) 구조, 박스 (Box)구조 및 원통전극 (Cylinder Electrode) 구조 등이 그것들인데, 이러한 구조들은 용량증가 효과에 비해 공정이 복잡하다는 문제점이 있다.

근래에는 커패시터의 유효 면적을 용이하게 증가시키기 위하여 스토리지전극의 표면에 반구모양의 그레인 (Hemi - Spherical Grain; 이하 HSG라 칭함) 실리콘층을 형성하는 공정이 개발되어 주목을 받게 되었다. 도 1 내지 도 3을 참조하여 종래의 HSG 실리콘층을 이용한 캐패시터의 제조방법을 간략히 설명한다.

도 1 및 도 2는 종래의 HSG 실리콘층을 이용한 커패시터의 제조방법의 일 예를 설명하기 위한 단면도들이다.

도 1을 참조하면, 트랜지스터(도시되지 않음) 및 층간절연막(12) 등의 하부 구조물이 형성된 반도체기판(10)상에 상기 트랜지스터의 소오스(도시되지 않음)와 접속된 스토리지 전극용 도전층(14)을 형성한다. 상기 스토리지 전극용 도전층(14)은 표면적의 증가를 위하여 예를 들어 실린더 모양으로 형성할 수 있으며, 그 형성방법은 잘 알려진 바와 같다. 다음에, 스토리지 전극용 도전층이 형성된 결과물상에 소정의 방법을 이용하여 블랭크 HSG, 즉 하부막질에 관계없이 증착되는 HSG 실리콘층(16)을 형성한다.

도 2를 참조하면, 상기 HSG 실리콘층(16)에 의해 인접셀 사이에 단락이 발생되는 것을 방지하기 위하여 결과물상에 상기 실린더를 덮도록 절연막을 형성한 후 상기 절연막을 이방성식각하면, 도시된 바와 같이 실린더의 내, 외벽에 스페이서(18)가 형성된다. 다음에, 상기 스페이서(18)를 마스크로 사용하여 인접 셀 사이에 형성된 HSG 실리콘층을 식각한다. 그후, 상기 스페이서를 제거하면 울퉁불퉁한 표면을 갖는 실린더형 스토리지 전극이 완성된다.

상기한 종래의 방법에 의하면, 반도체소자가 고집적화되어 인접 셀간의 간격이 좁아질 경우 실린더의 내, 외벽에 스페이서를 형성하기가 어렵기 때문에 집적화에 장애가 된다. 예를 들어, 0.4㎛이하의 셀 피치(pitch)를 갖는 256M DRAM급 이상의 소자의 경우, 실린더 사이의 간격이 0.2㎛ 이하가 되어야 실린더의 형성이 가능한데, 여기에 HSG 실리콘층을 증착하고 스페이서를 형성하기가 곤란한다.

도 3은 종래의 HSG 실리콘층을 이용한 커패시터의 제조방법의 다른 예를 설명하기 위한 단면도들이다.

도 3을 참조하면, 반도체기판(20)상에 절연막(22) 및 스토리지 전극용 도전층(24)을 차례로 형성한 후 선택적 HSG 실리콘층, 즉 고진공상태에서 열을 가하면 산화막 위에는 HSG 실리콘층이 성장하지 않으나 비정질실리콘 상태의 스토리리 전극용 도전층상에만 형성되는 HSG 실리콘층(26)을 형성한다.

이 방법은 상기한 도 1에서 설명한 방법에 비해 인접 셀간의 연결을 끊어주기 위한 공정을 생략할 수 있다. 그러나, 실린더간의 간격이 좁아질 경우 HSG 실리콘층의 선택성(slectivity)이 떨어져 실린더간의 단락이 발생할 우려가 있고, 스토리지 전극 아래의 하지막이 실리콘 질화막의 경우에는 이러한 선택성 저하문제가 심각하여 HSG층의 성장이 불가능할 정도이다.

(Summary of the invention)

따라서, 본 발명이 이루고자 하는 기술적 과제는, 인접하는 셀 간의 단락이 발생되지 않으면서 표면적이 증가된 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법을 제공하는 것이다.

도 1 및 도 2는 종래의 HSG 실리콘층을 이용한 커패시터의 제조방법의 일 예를 설명하기 위한 단면도들이다.

도 3은 종래의 HSG 실리콘층을 이용한 커패시터의 제조방법의 다른 예를 설명하기 위한 단면도들이다.

도 4내지 도 8은 본 발명의 일 실시예에 의한 요철형 표면을 갖는 스토리리 전극을 구비하는 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들이다.

도 9는 본 발명의 제2 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도이다.

도 10 및 도 11은 본 발명의 제3 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도이다.

상기 과제를 이루기 위하여 본 발명에 의한 반도체 메모리장치의 제조방법은, 반도체기판상에 층간절연막을 형성하는 단계와, 스토리지 전극이 형성될 영역의 상기 층간절연막을 식각하여 상기 반도체기판을 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치의 측벽에 다수의 요철을 형성하는 단계와, 상기 트렌치의 측벽 및 바닥면을 덮는 도전층을 형성하는 단계와, 상기 층간절연막을 제거함으로써, 상기 트렌치 측벽의 요철들이 전사되어 요철모양의 측벽을 갖는 스토리지 전극을 형성하는 단계, 및 상기 스토리지 전극을 감싸는 유전체막 및 플레이트 전극을 차례로 형성하는 단계를 구비하는 것을 특징으로 한다.

상기 층간절연막을 형성하는 단계 전에, 상기 반도체기판에 트랜지스터를 형성하는 단계와 트랜지스터가 형성된 상기 반도체기판상에 절연막을 형성하는 단계와, 상기 절연막을 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 단계, 및 상기 콘택홀을 통해 반도체기판과 접속된 도전층 플럭(plug)을 형성하는 단계를 더 구비할 수도 있다.

상기 트렌치의 측벽에 다수의 요철을 형성하는 단계는, 트렌치가 형성된 결과물상에 HSG 실리콘층을 형성하는 단계와, 상기 HSG 실리콘층을 마스크로 사용하여 상기 트렌치의 측벽의 절연막을 식각하는 단계, 및 상기 HSG 실리콘층을 제거하는 단계로 이루어지는 것이 바람직하다. 이 때, 상기 트렌치의 측벽의 절연막을 습식식각 방법으로 식각하는 것이 더욱 바람직하다.

상기 도전층을 형성하는 단계와 요철모양의 측벽을 갖는 스토리지 전극을 형성하는 단계 사이에, 상기 절연막이 표면이 드러날 때까지 상기 도전층을 화학적-물리적 폴리슁(CMP)하는 단계를 더 구비할 수도 있다. 이 때, 상기 도전층을 CMP하기 전에, 도전층이 형성된 결과물상에 절연막을 증착한 후 에치백함으로써 상기 트렌치의 내부가 매립되도록 하는 단계를 더 구비하는 것이 바람직하다.

상기 트렌치의 측벽에 다수의 요철을 형성하는 단계는 또한, 트렌치가 형성된 결과물상에 HSG 실리콘층을 형성하는 단계와, 상기 HSG 실리콘층 및 절연막을 식각하는 단계로 이루어질 수도 있다. 이 때, 상기 절연막은 상기 HSG 실리콘층이 완전히 제거될 때까지 식각한다.

상기 트렌치의 측벽에 다수의 요철을 형성하는 단계는 또한, 트렌치가 형성된 결과물상에, 다수의 핀홀(pin hole)이 포함된 질화막을 형성하는 단계와, 상기 핀홀을 통해 상기 트렌치 측벽의 제3 절연막을 식각하는 단계, 및 상기 질화막을 제거하는 단계로 이루어질 수도 있다. 상기 다수의 핀홀이 포함된 질화막을 형성하는 단계 후에, 상기 질화막을 열처리하는 단계를 더 구비하는 것이 바람직하다.

그리고, 상기 플레이트 전극을 형성하는 단계 후에, 상기 반도체기판과 접속된 비트라인을 형성하는 단계를 더 구비할 수도 있다.

본 발명에 따르면, 두꺼운 절연막에 트렌치를 형성하고, 이 트렌치의 벽면에 요철을 형성하여 트렌치의 표면적을 증가시킨 다음, 스토리지 전극용 도전층을 형성한다. 상기 트렌치 내부의 도전층만을 남기고 나머지 부위의 도전층을 제거함으로써 스토리지 전극용 패턴을 형성한다. 이와 같은 방법은 트렌치 형성공정시 스토리리 전극의 패턴이 결정되고, 트렌치의 표면에 요철이 그대로 스토리지 전극 표면의 요철로 전사되기 때문에, 스토리지 전극의 표면적을 효과적으로 늘이면서도 스토리지 전극간의 단락이 발생될 위험을 방지할 수 있다.

(Embodiment)

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명을 설명하기 위하여 커패시터 오버 비트라인(Capacitor Over Bit line; COB) 구조를 인용하지만, 본 발명은 COB 구조에 무관하게 적용될 수 있다.

도 4 내지 도 8은 본 발명의 일 실시예에 의한 요철형 표면을 갖는 스토리리 전극을 구비하는 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들이다.

도 4는 트랜지스터, 층간절연막 및 콘택홀을 형성하는 단계를 다타낸다.

상세하게는, 통상의 방법을 이용하여 필드산화막(42)에 의해 활성영역과 비활성영역으로 분리된 반도체기판(40)에, 게이트절연막(44)을 개재한 게이트전극(46) 및 소오스/드레인(48)을 구비하는 트랜지스터를 형성한다. 이 결과물 상에 제1 절연막(50)을 형성한 후, 사진공정에 의해 상기 트랜지스터의 소오스를 노출시키는 콘택홀을 형성한다. 이어서, 콘택홀이 형성된 결과물의 전면에 도우프된 폴리실리콘을 증착한 후 에치백을 실시하여 상기 콘택홀을 매립하는 플럭(54)을 형성한다. 이 때, 상기 콘택홀의 깊이가 깊지 않을 경우에는 상기한 콘택홀 매립공정을 실시하지 않아도 된다. 또한, COB 구조일 경우 상기 제1 절연막을 형성하기 전에, 상기 트랜지스터의 드레인과 접속된 비트라인(점선으로 표시됨)을 형성한다.

도 5는 제2 절연막(56) 및 트렌치를 형성하는 단계를 나타낸다.

상세하게는, 플럭(54)이 형성된 상기 결과물상에 두꺼운 제2 절연막(56)을 형성한다. 상기 제2 절연막(56)의 두께에 의해 후속 공정에서 형성될 스토리지 전극의 높이가 결정되므로, 제2 절연막의 두께를 적절히 조절한다. 다음에, 통상의 사진식각 공정을 실시하여 스토리지 전극이 형성될 부위의 제2 절연막(56)을 식각함으로써 스토리지 전극을 형성하기 위한 트렌치를 형성한다. 이 때, 이전 공정에서 콘택홀에 매립된 폴리실리콘 플럭(54)이 드러나게 된다. 이렇게 콘택홀에 도전층이 매립되어 있을 경우에는 상기 도전층의 표면이 드러날 때까지 제2 절연막을 식각하고, 콘택홀에 도전층이 매립되어 있지 않을 경우에는 트랜지스터의 소오스가 드러날 때까지 제2 절연막을 식각한다.

도 6은 트렌치의 측벽에 요철을 형성하는 단계를 나타낸다.

상세하게는, 트렌치가 형성된 상기 결과물의 전면에 블랭크 HSG 실리콘층(60)을 얇게 형성한 다음, 상기 블랭크 HSG층(60)을 마스크로 사용하여 상기 트렌치의 측벽, 즉 제2 절연막(56)의 측벽을 얇게 식각해낸다. 상기 제2 절연막(56)이 통상의 산화막일 경우, 희석된 불산(HF) 용액에 수십 ∼ 수백초 정도 담그면 수백Å 내외로 식각할 수 있다. 이 때, 상기 블랭크 HSG 실리콘층(60) 하부에 약간의 언더컷이 생기도록 식각하여도 무관하다.

이렇게 하면 도시된 바와 같이, 트렌치의 측벽에 수백Å 정도 깊이의 홈들이 형성된다.

도 7은 스토리지 전극용 도전층을 형성하는 단계를 나타낸다.

상세하게는, 상기 블랭크 HSG 실리콘층을 제거한 후 그 결과물의 전면에, 예를 들어 도우프된 폴리실리콘을 증착하여 스토리지 전극용 도전층(62)을 형성한다. 이 때, 상기 스토리지 전극용 도전층의 두께에 따라 트렌치의 내부가 매립될 수도 있고, 도전층이 얇게 증착될 경우 도시된 것처럼 실린더 형태가 될 수 있다. 다음에, 스토리지 전극용 도전층(62)이 형성된 결과물에 대해 제2 층간절연막(56)의 표면이 드러날 때까지 화학적-물리적 폴리슁(Chemical Mechanical Polishing; CMP)을 실시한다.

이 때, 증착된 스토리지 전극용 도전층의 두께가 얇아서 상기 트렌치의 내부가 완전히 매립되지 않고 실린더 형태로 형성되었을 경우에는, 상기 CMP 공정을 실시하기 전에 결과물의 전면에 소정 두께의 제3 절연막(64)을 형성하여 트렌치가 완전히 매립되도록 하는 것이 바람직하다. 그 이유는, 트렌치가 완전히 매립되지 않았을 경우 CMP 후에 슬러리(slurry)가 트렌치 내부에 남아 있을 수 있기 때문이다. 상기 CMP 공정 대신에, 제3 절연막(64)을 에치백하여 트렌치의 내부에만 남긴 후, 이를 마스크로 사용하여 스토리지 전극용 도전층을 제거할 수도 있다.

도 8은 스토리지 전극, 유전체막 및 플레이트 전극을 형성하는 단계를 나타낸다.

상세하게는, CMP 공정에 의해 그 표면이 드러난 제2 절연막과 CMP 공정시 식각저지층으로 사용된 제3 절연막을 제거함으로써, 요철형 표면을 갖는 실린더 모양의 스토리지 전극(62)을 완성한다. 이어서, 결과물상에 유전물질과 도우프된 폴리실리콘을 상기 스토리지 전극을 감싸도록 증착한 후 패터닝함으로써, 유전체막(66)과 플레이트 전극(68)을 형성한다.

본 발명의 제1 실시예에 따르면, 스토리지 전극의 표면적을 효과적으로 늘이면서도 인접 셀의 스토리지 전극 사이에 단락이 발생되는 것을 방지할 수 있다.

도 9는 본 발명의 제2 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도이다.

도 9를 참조하면, 제1 실시예와 동일한 방법으로 트렌치와 HSG 실리콘층을 형성한 후, 트렌치의 벽면, 즉 제2 절연막(56)과 HSG 실리콘층의 식각 선택비를 줄여서 상기 HSG 실리콘층과 제2 절연막(56)을 동시에 식각한다. 이 식각공정은 상기 HSG 실리콘층이 완전히 제거될 때까지 실시하는데, 이렇게 하면 도시된 바와 같이 트렌치의 측벽에 홈들이 형성된다. 다음에, 제1 실시예에서 설명한 것과 동일한 방법을 사용하여 스토리지 전극용 도전층을 형성한 후 상기 제2 절연막(56)을 제거하면 요철형 표면을 갖는 스토리지 전극을 형성할 수 있다. 그후, 유전체막 및 플레이트 전극을 형성함으로써 캐패시터를 완성한다.

본 발명의 제2 실시예에 따르면, 트렌치 측벽에 요철을 형성한 후 HSG 실리콘층이 남지 않으므로 HSG 실리콘층에 파티클이 발생하는 등의 문제를 방지할 수 있다.

도 10 및 도 11은 본 발명의 제3 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도이다.

도 10을 참조하면, 제1 및 제2 실시예와 동일한 방법으로 트렌치를 형성한 후 그 결과물의 전면에 수십Å 정도의 얇은 질화막(70)을 증착한다. 통상, 초기증착(As-deposited) 상태의 얇은 질화막에는 질화막의 불완전한 도포성(coverage) 때문에 수많은 핀홀들이 존재한다. 상기 질화막(70)에 균일하고 재현성있는 핀홀들이 형성되는 것이 바람직한데, 이를 위하여 질화막을 증착한 후에 열처리 공정을 추가할 수도 있다.

도 11을 참조하면, 상기 핀홀들을 통해 상기 트렌치 측벽의 제2 절연막(56)을 식각하면, 도시된 바와 같이 트렌치의 측벽에 홈을 형성할 수 있다. 그후, 제1 및 제2 실시예와 동일한 방법으로 스토리지 전극, 유전체막 및 플레이트 전극을 형성한다.

이상 본 발명을 상세히 설명하였으나 본 바명은 상기 실시예에 한정되지 않으며 본 발명이 속하는 가술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.

상술한 본 발명에 의한 반도체 메모리장치의 제조방법에 의하면, 먼저 반도체기판상에 형성된 두꺼운 절연막에 트렌치를 형성하고, 이 트렌치의 벽면에 요철을 형성하여 트렌치의 표면적을 증가시킨 다음, 스토리지 전극용 도전층을 형성한다. 상기 트렌치 내부의 도전층만을 남기고 나머지 부위의 도전층을 제거함으로써 스토리지 전극용 패턴을 형성한다. 이와 같은 방법은 트렌치 형성공정시 스토리리 전극의 패턴이 결정되고, 트렌치의 표면에 요철이 그대로 스토리지 전극 표면의 요철로 전사되기 때문에, 스토리지 전극의 표면적을 효과적으로 늘이면서도 스토리지 전극간의 단락이 발생될 위험을 방지할 수 있다.

Claims (11)

1. (a) 반도체기판상에 층간절연막을 형성하는 단계;

   (b) 스토리지 전극이 형성될 영역의 상기 층간절연막을 식각하여 상기 반도체기판을 노출시키는 트렌치를 형성하는 단계;

   (c) 상기 트렌치의 측벽에 다수의 요철을 형성하는 단계;

   (d) 상기 트렌치의 측벽 및 바닥면을 덮는 도전층을 형성하는 단계;

   (e) 상기 층간절연막을 제거함으로써, 상기 트렌치 측벽의 요철들이 전사되어 요철모양의 측벽을 갖는 스토리지 전극을 형성하는 단계; 및

   (f) 상기 스토리지 전극을 감싸는 유전체막 및 플레이트 전극을 차례로 형성하는 단계를 구비하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
2. 제 1 항에 있어서, 상기 (a) 단계 전에,

   상기 반도체기판에 트랜지스터를 형성하는 단계;

   트랜지스터가 형성된 상기 반도체기판상에 절연막을 형성하는 단계;

   상기 절연막을 식각하여 상기 반도체기판을 노출시키는 콘택홀을 형성하는 단계; 및

   상기 콘택홀을 통해 반도체기판과 접속된 도전층 플럭(plug)을 형성하는 단계를 더 구비하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
3. 제 1 항에 있어서, 상기 (c) 단계는,

   트렌치가 형성된 결과물상에 HSG 실리콘층을 형성하는 단계와,

   상기 HSG 실리콘층을 마스크로 사용하여 상기 트렌치의 측벽의 절연막을 식각하는 단계, 및

   상기 HSG 실리콘층을 제거하는 단계로 이루어지는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
4. 제 3 항에 있어서, 상기 트렌치의 측벽의 절연막을 습식식각 방법으로 식각하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
5. 제 1 항에 있어서, 상기 (d) 단계와 (e) 단계 사이에,

   상기 절연막이 표면이 드러날 때까지 상기 도전층을 화학적-물리적 폴리슁(CMP)하는 단계를 더 구비하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
6. 제 5 항에 있어서, 상기 도전층을 CMP하기 전에,

   도전층이 형성된 결과물상에 절연막을 증착한 후 에치백함으로써 상기 트렌치의 내부가 매립되도록 하는 단계를 더 구비하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
7. 제 1 항에 있어서, 상기 (c) 단계는,

   트렌치가 형성된 결과물상에 HSG 실리콘층을 형성하는 단계와,

   상기 HSG 실리콘층 및 절연막을 식각하는 단계로 이루어지는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
8. 제 7 항에 있어서, 상기 절연막은,

   상기 HSG 실리콘층이 완전히 제거될 때까지 식각하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
9. 제 1 항에 있어서, 상기 (c) 단계는,

   트렌치가 형성된 결과물상에, 다수의 핀홀(pin hole)이 포함된 질화막을 형성하는 단계와,

   상기 핀홀을 통해 상기 트렌치 측벽의 제3 절연막을 식각하는 단계, 및

   상기 질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
10. 제 9 항에 있어서, 상기 다수의 핀홀이 포함된 질화막을 형성하는 단계 후에,

    상기 질화막을 열처리하는 단계를 더 구비하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.
11. 제 1 항에 있어서, 상기 (f) 단계 후에,

    상기 반도체기판과 접속된 비트라인을 형성하는 단계를 더 구비하는 것을 특징으로 하는 요철형 표면을 갖는 스토리지 전극을 구비하는 반도체 메모리장치의 제조방법.

Images