KR100237398B1 - Atm 스위치의 이중화 제어 장치 - Google Patents

Abstract

본 발명은 초고속 ATM 스위치 네트워크 분야에서 ATM 스위치의 이중화 제어장치에 관한 것이다. 본 발명에서는 각 ATM 스위치 및 스위치의 입출력 링크를 전이중방식(full duplex)으로 이중화 구성하였으며, 버퍼 동기가 이루어진 상태에서 ATM 스위치의 이중화 절체가 이루어지도록 기존의 버퍼 제어회로에 이중화 제어를 위한 회로를 추가하였다. 추가된 이중화 제어회로는 제어기간 상호 주고 받는 데이타 정보에 의해 마스터 ATM스위치로 부터 어드레스 버퍼의 쓰기 포인터 값을 읽어와 기록해 두기 위한 레지스터와 이 값과 현재의 읽기 포인터의 값을 비교하기 위한 비교기로 비교적 적은 부가 회로가 요구된다. 이와같이 구성된 두 ATM 스위치는 링크와 스위치가 모두 이중화되어 있으므로 최소 단위 이중화 절체가 가능하며, 운용 상태로 동작할 때 버퍼 동기가 이루어지므로써, 두개의 ATM 스위치중 하나가 결함에 의해 운용 중지상태에서 운용상태로 전환된 후에 즉시 마스터 ATM 스위치로서 동작할 수 있도록 한다.

Description

에이티엠 스위치의 이중화 제어장치{Duplication control method of ATM switch}

본 발명은 초고속 ATM 스위치 네트워크 분야에서 이용되는 ATM 스위치의 이중화 제어장치에 관한 것이다.

공중 교환 시스템은 전체 운용 시간 동안 서비스의 중단 없이 동작해야 한다. 그러나, 스위치를 구성하는 임의의 요소들은 고장날 확률을 가지고 있으므로, 고장이 발생하더라도 신뢰성 있고 안정성 있는 서비스를 제공하도록 시스템을 구성하여야 한다. 일반적으로, 이러한 조건을 만족시키기 위해 스위치를 이중화 구성하여 운용한다.

도 1은 종래기술에 따른 ATM 스위치의 이중화 제어장치로서, 장애 검출시 이중화 절체를 수행하는 종래의 ATM 스위치 절체 방법(등록번호 :特開平4-276941)의 구성도를 나타낸 것이다.

도 1에 도시된 바와 같이, 도면부호 '1'은 인터페이스, '2'는 유효 셀 축적 버퍼, '3'은 무효 셀 삽입 회로, '4', '5'는 ATM 스위치, '6', '7'은 무효 셀 검출 회로, '8'은 선택기, '9'는 무효 셀 제거 회로, '10'은 인터페이스를 나타낸다.

상기의 ATM 스위치 절체 방법은, 인터페이스(1)를 통해 입력된 셀을 평상시에는 유효 셀 축적 버퍼(2)나 무효 셀 삽입회로(3)를 거치지 않고 통과시키다가 절체 요구가 발생하면 유효 셀을 유효 셀 축적 버퍼(2)에 축적시키고 동시에 무효 셀 삽입회로(3)에 의해 무효 셀을 삽입해서 이중화된 ATM 스위치(4, 5)에 입력시킨다. 그런 후, ATM 스위치(4, 5)로부터 무효 셀이 삽입되기 전까지 입력된 유효 셀이 다 출력되고 무효 셀 검출 회로(6,7)에 의해 삽입된 무효 셀이 검출되면 무효 셀 구간에서 선택기(8)가 ATM 스위치(4, 5)의 이중화 절체를 수행한다. 선택기(8)로부터 출력된 셀은 다시 무효 셀 제거회로(9)에 의해 무효 셀이 제거되고 인터페이스(10)을 통해 출력된다.

상기 기술은 ATM 스위치의 입출력 포트별로 유효 셀 축적 버퍼(2), 무효 셀 삽입회로(3), 무효 셀 검출 회로(6, 7), 무효 셀 제거 회로(9)를 가져야 하므로, 입출력 포트 수에 비례하는 부가회로가 필요하며, 임의의 입출력 포트에 해당되는 인터페이스나 유효 셀 또는 무효 셀 처리 회로에서 장애가 발생하면 그 포트를 이용하는 서비스가 중단된다. 또한, 두개의 ATM 스위치가 이중화 구성되어 있는 ATM교환기에서 두개의 ATM 스위치는 동일한 동작상태를 가져야 한다. 이중화 구성된 두 개의 ATM 스위치 SW0와 SW1이 각각 마스터 모드와 슬레이브 모드로 운용되고 있다고 가정하자. 운용중 마스터 모드인 SW0에서 결함이 검출되면 슬레이브 모드인 SW1은 마스터 모드로 전환되고 결함이 검출된 SW0는 운용 중지 상태로 되어 결함 요소 파악 및 제거 작업에 들어가게 된다. 그런 후, SW0에서 결함 요소가 제거되면 SW0는 운용 중지 상태에서 운용 상태로 전환되어 슬레이브 모드로 동작하게 된다. SW0가 슬레이브 모드로 바뀌자 마자 어떤 요인에 의해 현재 마스터 모드로 운용중인 SW1을 슬레이브 모드로 변경하고 SW0를 마스터 모드로 변경하였다고 하자. 이 상태에서는 SW0에 저장된 셀의 내용과 SW1에 저장된 셀의 내용이 다르므로 SW1에 저장되어 서비스되어야 할 셀들이 SW0가 마스터 모드이므로 유실된다는 문제점이 있다.

따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 본 발명에서는 각 ATM 스위치 및 스위치의 입출력 링크를 전이중방식(full duplex)으로 이중화 구성하였으며, 버퍼 동기가 이루어진 상태에서 ATM 스위치의 이중화 절체가 이루어지도록 기존의 버퍼 제어 회로에 이중화 제어를 위한 회로를 추가하였다. 추가된 이중화 제어 회로는 제어기간 상호 주고 받는 데이타 정보에 의해 마스터 ATM 스위치로부터 어드레스 버퍼의 쓰기 포인터 값을 읽어와 기록해 두기 위한 레지스터와 이 값과 현재의 읽기 포인터의 값을 비교하기 위한 비교기로 비교적 적은 부가 회로가 요구된다. 이와같이 구성된 두 ATM 스위치는 링크와 스위치가 모두 이중화되어 있으므로 최소 단위 이중화 절체가 가능하며, 운용 상태로 동작할 때 항상 버퍼 동기가 이루어지므로, 운용 상태로 전환된 후 즉시 마스터 ATM 스위치로서 동작할 수 있도록 하는데 그 목적이 있다.

도 1은 종래기술에 따른 ATM 스위치의 이중화 제어장치 구성도.

도 2는 본 발명에 따른 ATM 스위치의 이중화 제어장치 구성도.

도 3은 본 발명을 적용한 공유 메모리형 ATM 스위치의 구조도.

도 4a 와 도 4b는 버퍼 동기를 고려하지 않았을 때의 어드레스 버퍼 상태도.

도 5는 버퍼 동기를 이루기 위한 어드레스 버퍼 제어 블럭도.

도 6a ∼ 도 6e는 버퍼 동기를 고려했을 때의 어드레스 버퍼 상태도.

〈도면의주요부분에대한부호의설명〉

10a : 입력 다중화부 11a : 공유 메모리

12a : 출력 역다중화부 13a : 헤더 변환부

14a : 메모리 어드레스 인터페이스부

15a,...,16a : 어드레스 버퍼 17a : 유휴 어드레스 풀

130a,130b : ATM 스위치

110a,120a,110b,120b : 수신 인터페이스

140a,140b : 송신 인터페이스 150a,150b : 제어기

상기 목적을 달성하기 위한 본 발명의 공유 메모리형 ATM 스위치에 적용한 ATM 스위치의 이중화 제어장치를 설명하면 다음과 같다.

ATM 스위치와 링크는 전이중방식(full duplex)으로 이중화 구성되어 있으며, ATM 스위치의 입력은 이중화된 두 개의 링크로부터 수신된 데이타중 마스터 ATM 스위치의 데이타가 선택되어 입력되고 각 ATM 스위치의 출력은 동일한 데이타가 이중화 구성된 두 개의 링크로 동시에 출력된다.

N X N 공유 메모리형 ATM 스위치는 유효 셀이 입력되면 헤더에 포함된 정보에 의해 출력 포트 N에 해당되는 어드레스 버퍼(ABUF #N)에 공유 메모리의 가용 어드레스가 저장된 IAP(Idle address pool)로부터 출력된 어드레스를 저장하고 이 어드레스를 이용하여 유효 셀을 공유 메모리에 저장한다. 또한, 공유 메모리에 저장된 유효 셀을 출력하기 위해 어드레스 버퍼에 저장된 어드레스는 라운드-로빈 방식으로 출력되어 시분할 다중화된 후 공유 메모리로 제공되며, 사용된 어드레스는 다시 IAP로 복귀하게 된다.

이 때, 어드레스 버퍼의 쓰기 동작은 라우팅 제어 신호와 이중화 제어 신호가 결합된 쓰기 인에이블(WE) 신호와 어드레스가 저장될 지점을 가리키는 쓰기 포인터에 의해 어드레스가 저장된다. 읽기 동작은 이중화 제어 신호와 결합된 N개 어드레스 버퍼의 읽기 인에이블(RE) 신호의 주기적인 반복과 각 어드레스 버퍼의 읽기 포인터가 순차적으로 증가하므로써 이루어진다.

운용중 결함이 검출되면 어드레스 버퍼의 쓰기와 읽기 동작은 디세이블되어 운용 중지 상태로 있다가 결함 요소가 제거되면, 운용 중지 상태인 ATM 스위치 네트워크에 있는 제어기가 운용 상태인 ATM 스위치 네트워크에 있는 제어기로부터 현재 운용중인 쓰기 포인터 값을 수신하여 동일하게 설정하고 그 이후부터 어드레스 버퍼의 쓰기와 읽기 동작을 수행한다. 그 이후부터 입력되는 유효 셀에 대해 쓰기 포인터의 값은 설정값부터 순차적으로 증가되고 읽기 포인터의 값은 초기치부터 쓰기 포인터의 설정값으로 증가된다. 읽기 포인터의 값이 설정값과 같아지기 전까지 읽기 인에이블은 디세이블되고 공유 메모리로 읽기 어드레스가 출력되지 않으므로, 출력단에서는 유휴(idle) 셀을 생성하여 출력한다. 읽기 포인터의 값이 설정값과 같아지면 읽기 어드레스를 출력하며 운용 상태로 복구된다. 운용 중지 상태에서 운용 상태로 복구된 후에 어드레스 버퍼의 상태는 두 개의 ATM 스위치가 동일하나 IAP의 상태는 운용중인 마스터 ATM 스위치와 다르게 되는데, 이 문제는 모든 어드레스 버퍼에 저장된 어드레스가 하나도 없을 때 즉, 서비스해야 할 유효 셀이 하나도 남아 있지 않을 때를 기다려 IAP를 다시 생성시켜 사용하는 방법으로 해결된다.

따라서, 본 발명에서는 두 개의 ATM 스위치중 하나가 운용 중지 상태에서 운용상태로 전환될 때 버퍼 동기가 이루어진 상태에서 전환되므로 즉시 마스터 ATM스위치로서 동작할 수 있도록 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.

본 발명의 일 실시예로서, 이중화 구성된 공유 메모리형 ATM 스위치의 원리를 도 2와 도 3을 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 ATM 스위치 네트워크의 전체 구조이다.

도 2에서 도면부호 '100A'와 '100B'는 이중화된 ATM 스위치 네트워크이며, '100A'를 기준으로 설명하면 다음과 같다. 도면부호 '110a'와 '120a'는 수신 인터페이스, '130a'는 ATM 스위치, '140a'는 송신 인터페이스, '150a'는 제어기를 각각 나타낸다.

본 발명에 따른 ATM 스위치 네트워크 이중화 제어는 이중화된 링크를 통해 입력된 셀 정보를 각각 수신 인터페이스 (110a)과 (120a)에서 수신한다. 입력 포트별로 이중화되어 있는 수신 인터페이스에서는 경로상의 결함이 하드웨어로 검출되면 결함이 없는 경로의 수신 인터페이스를 활성 모드로 하고 결함이 있는 경로의 수신 인터페이스는 비활성 모드로 하여 수신 인터페이스에 대한 이중화 절체를 수행하며, 두 개의 경로가 모두 정상인 경우는 마스터 ATM 스위치를 선택하여 출력한다. 이때, 어느 경로로부터 수신된 데이타가 마스터 ATM 스위치로부터 입력된 것인지에 대한 정보는 64 바이트로 이루어진 내부 셀 포맷중 기본 ATM 셀 53 바이트를 제외한 스위칭 경로 제어(3바이트)와 동기 제어(8바이트) 등을 위해 추가된 11 바이트에 포함되어 있다. 두 개의 출력은 연결 논리합(wired-or)되어 ATM 스위치(130a)에게 셀 정보를 전달한다. 이때, 수신 인터페이스에서의 이중화 절체는 내부 셀 동기 신호를 기준으로 수행하므로써 셀 정보의 무결성을 유지한다. ATM 스위치(130a)는 내부 셀 동기 신호에 동기되어 셀에 포함된 정보대로 라우팅을 수행하여 송신 인터페이스(140a)에게 셀을 출력하며, ATM 스위치에서 하드웨어 결함이 발견되면 별도의 경보 신호를 송신 인터페이스(140a)에게 보내어 출력을 마스킹 시킨다. 송신 인터페이스(140a)로부터 출력된 셀 정보는 다음 단의 ATM 스위치 네트워크에 이중화된 경로를 통해 전달된다. 이중화된 ATM 스위치 네트워크로부터 전달된 셀을 수신한 다음 단의 수신 인터페이스는 결함이 없는 ATM 스위치 네트워크에 접속된 수신 인터페이스를 활성 모드로 운용한다.

한편, 제어기(150a)와 제어기(150b)는 각 ATM 스위치 네트워크의 수신 인터페이스, ATM 단위 스위치, 송신 인터페이스에서의 결함 검출을 감시하며, 결함에 의한 이중화 절체 후 운용 중지 상태에서 운용 상태인 슬레이브 모드로 전환되기 위해 ATM 스위치의 상태 정보를 마스터 ATM 스위치의 상태 정보와 일치시킬 수 있도록 각 부분의 상태 제어 및 장애를 관리한다.

도 3은 본 발명을 적용한 출력 포트별 어드레스 버퍼의 수가 제한된 N X N 공유 메모리형 ATM 스위치의 내부 구성도로서, 도면부호 130a 를 일예로 들어 설명한다.

그 구성은, 입력 셀을 수신하여 직/병렬 변환과 다중화하는 입력 다중화부 (IMUX; 10a)와, 입력 셀을 저장하는 공유 메모리부(11a)와, 메모리로부터 출력되는 셀을 역다중화하여 병/직렬 변환하여 출력하는 출력 역다중화부(OMUX; 12a)와, 입력 다중화부(10a)로부터 셀의 헤더부를 수신하여 우선 순위 제어와 라우팅을 수행하는 헤더 변환부(CHT; 13a)와, 입력 셀이 저장된 공유 메모리(11a)의 번지를 기록하는 일정 갯수의 어드레스 버퍼들()과, 입력 셀을 저장할 수 있는 공유 메모리의 사용 가능한 번지수가 기록된 유휴 어드레스 풀(idle address pool; IAP, 17a), 유휴 어드레스 풀(17a)과 어드레스 버퍼들(15a, ... , 16a)로부터 출력된 어드레스를 공유 메모리(11a)로 인터페이스해주는 메모리 어드레스 인터페이스부(MAI; 14a)로 구성되어 있다.

이와같은 ATM 스위치(130a)의 구성에 의거한 동작을 설명하면 다음과 같다.

각 입력 포트로 도착하는 셀은 입력 다중화부(10a)에서 직/병렬 변환 및 다중화 처리되어 출력된다. 그리고 셀의 헤더부는 헤더 변환부(13a)로 입력되어 우선순위 제어를 수행하게 되고, 헤더에 포함된 라우팅 정보에 의해 해당되는 출력 어드레스 버퍼(ABUF)로 입력 셀이 저장된 공유 메모리의 어드레스를 기록한다. 이렇게 하여 입력 셀의 저장이 이루어 진다.

저장된 입력 셀이 읽혀지는 과정을 살펴보면, N개의 어드레스 버퍼(15a, ... , 16a)에 저장된 내용들은 라운드-로빈(Round-Robin) 형태로 인에이블되며 그 출력 값은 공유 메모리의 읽기 어드레스로 사용이 된다. 발생된 어드레스에 해당하는 공유 메모리의 셀 데이터는 출력 역다중화부(12a)에서 역다중화 및 병/직렬 변환을 거쳐서 출력되고, 공유 메모리(11a)의 읽기 어드레스로 사용된 어드레스는 다음 셀의 저장을 위하여 유휴 어드레스 풀(17a)로 다시 저장된다.

통상의 공유 메모리형 ATM 스위치를 적용한 ATM 교환기는 위와 같은 방법으로 동작하는 두 개의 동일한 ATM 스위치가 이중화되어 있다. 두 ATM 스위치 (130a, 130b)가 운용 상태에서 동작하고 있을 때, 두 ATM 스위치중 하나는 마스터 ATM 스위치로 동작하고 다른 하나는 슬레이브 ATM 스위치로 동작한다. 실제로 데이터를 전송하는 것은 마스터 ATM 스위치이고 슬레이브 ATM 스위치의 출력은 사용되지 않는다.

도 4a와 도 4b는 이중화된 두 ATM 스위치 130a와 130b에 있는 임의의 어드레스 버퍼에 대해 이중화 절체시 버퍼 동기를 고려하지 않은 경우를 도시한 것이다.

두 ATM 스위치(130a, 130b)가 정상적으로 동작할 때, 도 4a에 도시된 바와 같이, 어드레스 버퍼 21a와 21b에 A, B, C, D 4개의 어드레스가 동일하게 저장되어 있으며, 이때의 쓰기 포인터 값은 4가 된다. 공유 메모리로부터 출력된 데이타가 송신 인터페이스를 거쳐 이중화된 경로로 출력되는 과정은 도면에서 생략하였다. 따라서 공유 메모리(20a, 20b)로부터 출력된 데이타는 다음 단의 스위치 네트워크에 위치하는 이중화된 수신 인터페이스(23, 24)에서 선택된다. 두 개의 ATM 스위치가 하나는 마스터로 동작하고 다른 하나는 슬레이브로 동작하는 경우 선택기(8)는 마스터 ATM 스위치로부터 출력되는 셀을 선택하게 된다. ATM 스위치(130a)가 마스터 ATM 스위치라고 가정하면, 셀이 마스터 ATM 스위치로부터 출력되는 것과 동시에 슬레이브 ATM 스위치(130b)에서도 출력되나 슬레이브 ATM 스위치로부터 출력된 셀은 선택되지 않는다. 이와같이 두 ATM 스위치(130a)와 (130b)는 동일한 내용을 가지며, 같은 방식으로 동작한다. 그러므로, 만약 마스터 ATM 스위치(130a)에서 결함이 발생하면 슬레이브 ATM 스위치(130b)가 마스터 ATM 스위치(130a) 대신에 마스터 모드로 동작하는 것이 가능하다.

그러나, 위에 기술한 이중화된 ATM 스위치 구조는 다음과 같은 문제점이 있다. 즉, ATM 스위치(130b)에서 결함이 발생했다고 가정한 경우에 130b는 운용 중지 상태로 가게 되며 발생한 결함은 검출되고 제거된다. 그런 후, 130b는 운용 중지 상태로부터 운용 상태로 전환되고 슬레이브 ATM 스위치로서 동작하게 된다. 그러나, 이 경우에 ATM 스위치(130a)의 어드레스 버퍼에 있는 어드레스의 수와 130b의 어드레스 버퍼에 있는 어드레스의 수가 다르므로 ATM 스위치에 저장된 셀 수가 다르다는 문제점이 있다. 이 문제를 도 4b에 도시하였다.

도 4b는 ATM 스위치(130b)가 운용 중지 상태에서 슬레이브 상태로 바뀌자 마자의 상태를 나타낸 것이다. 130b에 있는 모든 셀은 운용 중지 상태로 될 때 지워졌으며, 어드레스 버퍼(21b)에 저장된 어드레스 D는 130b가 슬레이브 모드로 전환된 후에 쓰여진 것이다. 이 경우에 130b가 마스터로 전환되면 130a는 슬레이브로 전환되고 어드레스 버퍼(21a)에 저장된 A, B, C 어드레스는 유실된다. A, B, C 어드레스가 유실되었다는 것은 공통 메모리에 저장된 셀이 유실되었다는 것을 의미한다. 본 발명은 주로 이러한 문제를 해결하는 방법을 제안한 것이다.

도 5는 상기 문제점을 해결하도록 이중화된 공유 메모리형 ATM 스위치의 어드레스 버퍼중 임의의 한 어드레스 버퍼의 제어 방법을 도시한 것이다.

ATM 스위치 130a와 130b가 이중화되어 130a가 마스터 ATM 스위치로 운용되고 130b는 슬레이브 ATM 스위치로 운용되다가 130a에서 결함이 발생하면, 130b가 마스터 ATM 스위치로 전환되고 130a는 운용 중지 상태로 가게 된다. 운용 중지 상태인 130a에서 결함이 제거되면 제어기(150a)는 현재 운용중인 130b의 쓰기 포인터 값을 읽어와 상대 쓰기 포인터 설정부(33a)에 기록한다. 이때 쓰기 포인터(31b)의 쓰기 포인터 값을 읽어와서 쓰기 포인터 설정부(33b)에 기록하는 타이밍은 공유 메모리로 읽기 어드레스를 N번 제공하는 기간에 수행해야 한다. 왜냐하면, 셀이 입력되는 시점에 이 동작을 수행하면 미처 쓰기 포인터의 값이 설정값으로 변환되기 전에 쓰기 포인터가 동작하게 되어 운용중인 마스터 ATM 스위치의 쓰기 포인터 값과 다르게 될 확률이 높기 때문이다. 그러므로, 쓰기 포인터 생성부(31a)는 입력되는 셀을 공유 메모리에 저장하기 위해 쓰기 어드레스를 저장하는 타이밍을 피하고 읽기 동작이 수행되고 있는 타이밍에서 쓰기 포인터 생성부(31b)에 기록된 값을 읽어와 상대 쓰기 포인터 설정부(33a)에 기록함으로써 쓰기 어드레스를 저장할 때는 그 값 이후부터 쓰기 포인터를 증가시킨다. 읽기 포인터 생성부(32a)는 0부터 시작하여 순차적으로 증가되며 상대 쓰기 포인터 설정부(33a)에 기록된 값과 같아질 때까지 읽기 인에이블 신호를 디세이블시킨다. 읽기 인에이블 신호가 디세이블된 동안에는 어드레스 버퍼로부터 공유 메모리의 읽기 어드레스가 출력되지 않으므로, 공유 메모리는 유효 셀을 출력하지 않고 공유 메모리 후단에서 휴지 셀을 생성하여 출력한다. 일단, 읽기 포인터의 값이 상대 쓰기 포인터 설정값과 같아지면 읽기 인에이블에 의해 어드레스가 출력되고 스위치로부터 유효한 셀이 출력된다.

도 5에 도시된 이중화된 ATM 스위치의 동작을 도 6a 내지 도 6e에 도시하였다. 여기서 ATM 스위치 130a는 마스터 모드로 동작하고 130b는 슬레이브 모드로 동작한다고 가정하였다.

이 경우에, 도 6a에 도시한 바와 같이, 어드레스 버퍼 41a와 41b는 동일한 어드레스 A, B, C, D를 가지며, 쓰기 포인터의 42a와 42b의 값은 둘 다 4 를 가진다. 그런데, 슬레이브 모드에 있던 ATM 스위치 130b가 결함에 의해 운용 중지 상태로 변했다고 가정하자. 그러면, 도 6b에 보인 것처럼 어드레스 버퍼 41b에 있는 모든 어드레스 A, B, C, D는 지워진다. 이때, 어드레스 버퍼 41b에 있는 모든 어드레스가 지워지지 않는다면, 어떤 어드레스가 어드레스 버퍼 41b에 저장되었는지 결정하는 것은 불가능하다. 따라서, 어드레스 버퍼 41b에 있는 어드레스의 수를 정의할 수 없게 된다. 그러므로, 운용 중지 상태에 있던 ATM 스위치 130b는 슬레이브 모드로 바뀌기 전에 어드레스 버퍼 및 쓰기 포인터와 읽기 포인터를 리셋하여야 하며 어드레스 버퍼를 마스터 ATM 스위치와 동기시켜야 한다. 그런 후 도 6c에 도시한 바와 같이, ATM 스위치 130b의 쓰기 포인터(42b)는 마스터 ATM 스위치로 운용되고 있는 쓰기 포인터(42a)로부터 값 9를 읽어와서 동일한 값으로 설정한다. 쓰기 포인터(42b)의 값이 설정값으로 되기 전까지는 어드레스의 저장이 디스에이블되므로 어드레스 버퍼(41b)에 저장된 어드레스는 하나도 없게 된다. 다음 단계로 도 6d에 도시된 바와 같이, 쓰기 포인터 값이 9 이후부터 입력된 어드레스 J, K, L, M은 어드레스 버퍼 41a와 41b에 동일하게 저장되며, 쓰기 포인터의 값은 13으로 증가하게 된다. 그러나, 아직 ATM 스위치 130b에 있는 읽기 포인터의 값은 초기에 설정된 쓰기 포인터의 값 9보다 작으므로 어드레스 버퍼(41b)로부터 공유 메모리의 읽기 어드레스는 출력되지 않는다. 그러므로, ATM 스위치 130b로부터 출력되는 셀은 휴지 셀이며 ATM 스위치 130b는 아직 운용 중지 상태에 있게 된다. 마지막 단계인 도 6e에서는 ATM 스위치 130a와 130b의 어드레스 버퍼 42a와 42b의 상태가 완전히 동일하게 되며 읽기 포인터 44b의 값도 9보다 큰 값 10을 갖게 된다. 이때부터는 어드레스 버퍼 41b로부터 읽기 어드레스가 출력되고 읽기 인에이블 신호가 인에이블되므로 ATM 스위치 130b를 우선 운용 상태인 슬레이브 모드로 전환하여야 하며, 그 이후에 바로 마스터 모드로 설정하는 것도 가능하다.

상기와 같이 이루어지는 본 발명은 다음과 같은 효과를 갖는다.

첫째, 본 발명은 유효 셀 축적 버퍼, 무효 셀 삽입 회로, 무효 셀 검출 회로 및 무효 셀 제거 회로를 사용하는 경우보다 더 적은 부가 회로로 이중화 절체가 되도록 하였다.

둘째, 이중화 절체를 ATM 스위치와 수신 인터페이스를 전이중방식으로 구성하여 수행하므로써 부분적 결함에 의해 전체 ATM 스위치 네트워크가 서비스 중지 상태로 되는 것을 방지하였으며, 수신 인터페이스의 절체를 이용하여 입출력 포트별로 절체가 가능하게 하였다.

셋째, 이중화 절체시 어드레스 버퍼 동기를 고려하므로써 셀의 유실이 발생하지 않도록 하였다.

Claims (6)

1. 전이중방식으로 이중화 구성된 ATM 스위치 네트워크에서

   이중화된 두 경로로부터 입력된 데이타를 수신하여 경로가 정상인 경우에는 마스터 ATM 스위치로 부터 입력된 데이타를 선택하고, 경로에서 하드웨어 결함이 검출된 경우에는 결함이 없는 경로로부터 입력된 데이타를 선택하여 출력하는 이중화된 수신 인터페이스;

   이중화 구성되어 수신 인터페이스로부터 입력된 데이타를 라우팅 정보에 의해 처리하며, 이중화 절체시 버퍼 동기를 위한 제어 회로를 갖는 ATM 스위치;

   ATM 스위치로부터 입력된 데이타를 동일하게 이중화하여 ATM 스위치의 결함 상태에 따라 출력을 마스킹하거나 정상적으로 두 개의 경로로 출력하는 송신 인터페이스;

   결함에 의한 이중화 절체 발생후 운용 중지 상태의 ATM 스위치를 운용 상태로 복구하기 위해 현재 운용중인 ATM 스위치와 복구하려는 ATM 스위치의 상태 정보를 일치시키기 위해 제어를 수행하는 제어기;

   ATM 스위치에서 공유 메모리에 셀을 저장하기 위한 어드레스를 저장하였다가 셀이 출력되는 시점에서 어드레스를 출력하는 어드레스 버퍼;

   어드레스 버퍼에 셀이 저장될 공유 메모리의 어드레스를 저장하기 위한 포인터 값을 생성하는 쓰기 포인터 생성부;

   공유 메모리에 저장된 셀을 출력하기 위해 어드레스 버퍼에 저장된 어드레스를 출력시키기 위한 포인터 값을 생성하는 읽기 포인터 생성부;

   읽기 포인터 생성부에서 만들어진 포인터 값에 의해 어드레스 버퍼로부터 어드레스가 라운드-로빈 형태로 출력되도록 인에이블 신호를 생성하는 읽기 인에이블 생성부;

   결함에 의한 이중화 절체후 운용 중지 상태인 ATM 스위치가 운용 상태로 복귀하기 위해 상대 ATM 스위치의 쓰기 포인터 값을 읽어와 기록해 두는 상대 쓰기 포인터 설정부로 구성된 것을 특징으로 하는 ATM 스위치의 이중화 제어장치.
2. 제 1 항에 있어서, 상기 수신 인터페이스는

   상기 이중화된 경로로 부터 데이타를 받아들여, 경로가 정상인 경우에는 마스터 ATM 스위치로부터 출력된 데이타를 선택하고 두 경로중 하나가 비정상인 경우에는 정상인 경로로 수신된 데이타를 선택하여 두 수신 인터페이스의 출력을 와이어드-오아 시켜 출력하므로써 이중화 제어를 수행하는 것을 특징으로 하는 ATM 스위치의 이중화 제어장치.
3. 제 1 항에 있어서, 상기 제어기는

   상기 이중화된 ATM 스위치중 하나가 운용중 결함에 의해 운용 중지 상태로 가게 되면, 결함 제거 후 운용 상태로 복귀하기 위해 현재 운용 상태인 다른 ATM 스위치로부터 쓰기 포인터 값을 읽어와 복귀하려는 ATM 스위치의 상대 쓰기 포인터 설정부에 기록하는 것을 특징으로 하는 ATM 스위치의 이중화 제어장치.
4. 제 1 항에 있어서, 상기 쓰기 포인터 생성부는

   상기 어드레스 버퍼의 지정된 곳에 어드레스를 저장하기 위한 값을 제공하며, 이중화 절체후 운용 중지 상태인 ATM 스위치에서 운용 상태인 ATM 스위치의 쓰기 포인터로 값을 갱신하여 사용하는 ATM 스위치의 이중화 제어장치.
5. 제 1 항에 있어서, 상기 상대 쓰기 포인터 설정부는

   결함에 의한 이중화 절체 후 결함 요소가 제거된 운용 중지 상태인 ATM 스위치에서 운용 상태인 ATM 스위치의 쓰기 포인터 값을 읽어와서 사용하기 위해 기록해 두는 것을 특징으로 하는 ATM 스위치의 이중화 제어장치.
6. 제 1 항에 있어서, 상기 읽기 인에이블 생성부는

   상기 ATM 스위치의 공유 메모리로 읽기 어드레스를 제공하기 위해 평상시에는 N개의 읽기 인에이블이 라운드-로빈 형태로 동작하며, 결함에 의한 이중화 절체후 에는 결함 요소가 제거된 운용 중지 상태인 ATM 스위치가 운용 상태인 ATM 스위치로부터 쓰기 포인터 값을 읽어 온 후 이 값과 초기치부터 순차적으로 증가하는 읽기 포인터의 값을 비교하여 읽기 인에이블 신호를 생성하는 것을 특징으로 하는 ATM 스위치의 이중화 제어장치.

Images