KR100237296B1 - 스핀들 모터의 속도 제어회로 - Google Patents

스핀들 모터의 속도 제어회로 Download PDF

Info

Publication number
KR100237296B1
KR100237296B1 KR1019970002328A KR19970002328A KR100237296B1 KR 100237296 B1 KR100237296 B1 KR 100237296B1 KR 1019970002328 A KR1019970002328 A KR 1019970002328A KR 19970002328 A KR19970002328 A KR 19970002328A KR 100237296 B1 KR100237296 B1 KR 100237296B1
Authority
KR
South Korea
Prior art keywords
current
voltage
base
capacitor
collector
Prior art date
Application number
KR1019970002328A
Other languages
English (en)
Other versions
KR19980066656A (ko
Inventor
오원희
Original Assignee
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체주식회사 filed Critical 김덕중
Priority to KR1019970002328A priority Critical patent/KR100237296B1/ko
Publication of KR19980066656A publication Critical patent/KR19980066656A/ko
Application granted granted Critical
Publication of KR100237296B1 publication Critical patent/KR100237296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/06—Arrangements for speed regulation of a single motor wherein the motor speed is measured and compared with a given physical value so as to adjust the motor speed
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2205/00—Indexing scheme relating to controlling arrangements characterised by the control loops
    • H02P2205/07—Speed loop, i.e. comparison of the motor speed with a speed reference
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/04—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors by means of a separate brake
    • H02P29/045—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors by means of a separate brake whereby the speed is regulated by measuring the motor speed and comparing it with a given physical value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

본 발명은 스핀들 모터 속도 제어회로를 공개한다. 그 회로는 스핀들 모터의 속도가 저속이면 노드로의 전류 소오싱이 발생하고 상기 전류 소오싱이 상기 노드 전압을 상승하고, 상기 스핀들 모터의 속도가 고속이면 상기 노드로의 전류 싱킹이 발생하고 상기 전류 싱킹이 상기 노드 전압을 감소하고, 상기 스핀들 모터의 속도가 기준 속도이면 상기 노드 전압이 일정 전위를 갖도록 하는 속도 제어수단, 및 상기 노드와 접지전압사이에 연결된 제1캐패시터, 상기 제1캐패시터에 병렬 연결된 직렬 연결된 제2캐패시터와 제1저항, 및 상기 제1캐패시터에 병렬 연결된 제3캐패시터로 구성되어 있다. 따라서, 누설 전류에 의한 전압 상승을 제거할 수 있다.

Description

스핀들 모터의 속도 제어회로
본 발명은 스핀들 모터에 관한 것으로, 특히 스핀들 모터 속도 제어회로에 관한 것이다.
종래의 스핀들 모터 속도 제어회로는 3모드로 속도 제어가 이루어지는데 정상 동작에서 로터를 고정시켜 N=0으로 만들면, 시간에 따라 한계 전류가 증가한다는 문제점이 있다.
본 발명의 목적은 누설 전류에 의한 전압상승을 제거할 수 있는 스핀들 모터 속도 제어회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 스핀들 모터의 속도 제어회로는 스핀들 모터의 속도가 저속이면 노드로의 전류 소오싱이 발생하고 상기 전류 소오싱이 상기 노드 전압을 상승하고, 상기 스핀들 모터의 속도가 고속이면 상기 노드로의 전류 싱킹이 발생하고 상기 전류 싱킹이 상기 노드 전압을 감소하고, 상기 스핀들 모터의 속도가 기준 속도이면 상기 노드 전압이 일정 전위를 갖도록 하는 속도 제어수단, 및 상기 노드와 접지전압사이에 연결된 제1캐패시터, 상기 제1캐패시터에 병렬 연결된 직렬 연결된 제2캐패시터와 제1저항, 및 상기 제1캐패시터에 병렬 연결된 제3캐패시터를 구비한 것을 특징으로 한다.
도1은 종래의 스핀들 모터의 속도 제어회로의 회로도이다.
도2는 도1에 나타낸 회로의 시간에 따른 전압의 변화를 나타내는 그래프이다.
도3은 본 발명의 스핀들 모터의 속도 제어회로의 회로도이다.
도4는 도3에 나타낸 회로의 시간에 따른 전압의 변화를 나타내는 그래프이다.
도5는 스핀들 모터의 속도 변화에 따라 인가되는 신호(OUT1, OUT2)의 파형을 나타내는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 스핀들 모터의 속도 제어회로를 설명하기 전에 종래의 스핀들 모터의 속도 제어회로를 설명하면 다음과 같다.
도1은 종래의 스핀들 모터의 속도 제어회로의 회로도로서, 전원전압에 병렬 연결된 전류원들(I1, I2, I3)과 저항(R1), 전류원(I1)으로 부터의 전류가 인가되는 콜렉터와 신호(OUT2)가 인가되는 베이스와 접지전압에 연결된 에미터를 가진 NPN트랜지스터(Q1), 전류원(I1)으로 부터의 전류가 인가되는 콜렉터와 베이스와 접지전압에 연결된 에미터를 가진 NPN트랜지스터(Q2), 전류원(I2)으로 부터의 전류가 인가되는 애노우드를 가진 다이오우드(D1), 다이오우드(D1)의 캐소오드에 연결된 콜렉터와 NPN트랜지스터(Q2)의 베이스에 연결된 베이스와 접지전압에 연결된 에미터를 가진 NPN트랜지스터(Q3), 전류원(I2)로 부터의 전류가 인가되는 콜렉터와 신호(OUT1)가 인가되는 베이스와 접지전압이 인가되는 에미터를 가진 NPN트랜지스터(Q5), 전류원(I2)로 부터의 전류가 인가되는 에미터와 전압(Vlimit)가 인가되는 베이스와 접지전압에 연결된 콜렉터를 가진 PNP트랜지스터(Q4), 전류원(I3)으로 부터의 전류가 인가되는 에미터를 가진 PNP트랜지스터(Q6), 전류원(I3)으로 부터의 전류가 인가되는 에미터와 전압(Vconst)가 인가되는 베이스를 가진 PNP트랜지스터(Q11), PNP트랜지스터(Q6)의 콜렉터에 연결된 콜렉터와 베이스와 접지전압에 연결된 에미터를 가진 NPN트랜지스터(Q7), PNP트랜지스터(Q11)의 콜렉터에 연결된 콜렉터와 NPN트랜지스터(Q7)의 베이스에 연결된 베이스와 접지전압에 연결된 에미터를 가진 NPN트랜지스터(Q8), NPN트랜지스터(Q8)의 콜렉터에 연결된 콜렉터와 베이스와 접지전압에 연결된 에미터를 가진 NPN트랜지스터(Q9), NPN트랜지스터(Q9)의 베이스에 연결된 베이스와 접지전압에 연결된 에미터와 전압(Vref1)이 인가되는 콜렉터를 가진 NPN트랜지스터(Q10), PNP트랜지스터(Q6)의 베이스와 접지전압사이에 병렬 연결된 캐패시터(C1)과 직렬 연결된 캐패시터(C2)와 저항(R2)로 구성되어 있다.
속도 제어를 위하여 주파수 발생기로 부터 발생되는 신호(OUT1, OUT2)를 이용하는데 3가지 모드의 속도에 대한 신호(OUT1, OUT2)의 파형은 도5에 나타내었다. 도5에 나타낸 것처럼, 속도가 저속일 때는 신호(OUT2)가 "로우"레벨이고, 신호(OUT1)가 "하이"레벨의 펄스 신호이다. 기준속도일 때는 신호(OUT2)가 "로우"레벨이고, 신호(OUT1)가 "하이"레벨이다. 저속일 때는 신호(OUT2)가 "하이"레벨이고, 신호(OUT1)가 "하이"레벨의 펄스 신호이다.
그래서, 종래의 속도 제어회로의 동작을 3가지 모드로 나누어서 설명하면 다음과 같다.
먼저, 속도가 저속이면 캐패시터(C1)와 캐패시터(C2)의 접점으로 전류 소오싱(current sourcing)이 발생한다. 이 전류 소오싱은 캐패시터(C1)와 캐패시터(C2)의 접점의 전압을 상승시키고 전압(ΔVref1)을 증가시킨다. 여기에서, 전압(ΔVref1)은 VCC - R11QΔI3로 나타낼 수 있다. 전류(ΔI3)는 NPN트랜지스터(Q10)을 통하여 흐르는 전류를 나타낸다. 전압(ΔVref1)의 증가는 다음단의 스핀들 모터 구동회로의 바이어스 전류를 증가시키고 이 바이어스 전류의 증가는 구동회로의 출력전류의 증가로 이어지고 이로 인해 스핀들 모터의 속도가 증가하게 된다.
속도가 고속이면, 캐패시터(C1)와 캐패시터(C2)의 접점으로 전류 싱킹(current sinking)이 발생한다. 이 전류 싱킹은 캐패시터(C1)와 캐패시터(C2)의 접점의 전압을 감소시키고 전압(ΔVref1)을 감소시킨다. 이 전압(ΔVref1)의 감소는 다음단의 스핀들 모터 구동회로의 바이어스 전류를 감소시키고, 이 바이어스 전류의 감소는 구동회로의 출력 전류 감소로 이어지고, 이로 인해 스핀들 모터의 속도가 감소하게 된다.
속도가 기준 속도이면, 캐패시터(C1)와 캐패시터(C2)의 접점으로의 전류의 입출입이 없는 일정 전위를 갖는다.
이러한 매카니즘으로 속도는 제어되는데, N=0인 경우에는 캐패시터(C1)와 캐패시터(C2)의 접점의 전압이 무한대로 증가하는 상태가 발생한다. 이 접점의 전압이 무한대로 증가하는 것의 한계를 정하기 위하여 다이오우드(D1)와 PNP트랜지스터(Q4)를 이용한다. N=0이면, 다이오우드(D1)의 전압(VD1)과 PNP트랜지스터(Q4)의 베이스- 에미터간 전압(VBEQ4)이 동일하다는 가정하에, 캐패시터(C1)와 캐패시터(C2)의 접점의 전압이 한계 전압(Vlimit)으로 고정되어 다음단의 구동회로에서 소비되는 전류는 한계 전류(Ilimit)로 고정된다. 하지만, 실제 시스템의 정상 동작상태에서 로터를 고정시켜 N+0으로 만들면, 시간에 따라 캐패시터(C1)와 캐패시터(C2)의 접점의 전압과 한계 전류(Ilimit)가 상승하여 가는 현상이 발생한다. 이러한 현상은 다이오우드(D1)를 통해 누설 전류가 캐패시터(C1)와 캐패시터(C2)로 유입되어 접점의 최대 전압은 Vlimit + VD1까지 증가한다.
도2는 도1에 나타낸 회로의 시간에 따른 캐패시터(C1)와 캐패시터(C2)의 접점의 전압의 변화를 나타내는 그래프로서, 접점의 전압이 불안정하게 증가함을 볼 수 있다. 이와같은 접점의 전압의 불안정성과 함께 한계 전류(Ilimit)의 불안정성이 증가하여 가게 된다.
도3은 본 발명의 스핀들 모터 속도 제어회로의 회로도로서, 도1에 나타낸 회로의 구성과 동일하고, 단지 캐패시터(C1)과 병렬로 연결된 저항(R3)이 추가되어 구성되어 있다.
N=0의 상황에서 캐패시터(C1)과 캐패시터(C2)로 유입되는 누설전류는 항상 존재하므로 도3에 나타낸 바와 같이 저항을 이들 캐패시터와 병렬로 연결하여 누설 전류에 의한 전압 상승을 제어하는 것이다.
캐패시터(C1)와 캐패시터(C2)의 접점의 전압이 한계 전압(Vlimit)이어야 하므로 한계 전압(Vlimit)은 저항(R3)과 누설 전류(Ileak)의 곱으로 나타내어지고, 저항(R3)의 값은 Vlimit/Ileak의 값으로 고정된다.
도4는 도3에 나타낸 회로의 시간에 따른 캐패시터(C1)와 캐패시터(C2)의 접점의 전압의 변화를 나타내는 그래프로서, 시간이 변화함에 따라 접점의 전압이 일정함을 볼 수 있다. 따라서, 한계 전류(Ilimit)의 불안정성도 제거되게 된다.
따라서, 본 발명의 스핀들 모터의 속도 제어회로는 누설전류에 의한 전압 상승을 제거할 수 있다.

Claims (2)

  1. 스핀들 모터의 속도가 저속이면 노드로의 전류 소오싱이 발생하고 상기 전류 소오싱이 상기 노드 전압을 상승하고, 상기 스핀들 모터의 속도가 고속이면 상기 노드로의 전류 싱킹이 발생하고 상기 전류 싱킹이 상기 노드 전압을 감소하고, 상기 스핀들 모터의 속도가 기준 속도이면 상기 노드 전압이 일정 전위를 갖도록 하는 속도 제어수단; 및 상기 노드와 접지전압사이에 연결된 제1캐패시터; 상기 제1캐패시터에 병렬 연결된 직렬 연결된 제2캐패시터와 제1저항; 및 상기 제1캐패시터에 병렬 연결된 제3캐패시터를 구비한 것을 특징으로 하는 스핀들 모터의 속도 제어회로.
  2. 제1항에 있어서, 상기 제어수단은 전원전압에 병렬 연결된 제1, 2, 3전류원들과 제3저항; 상기 제1전류원으로 부터의 전류가 인가되는 콜렉터와 제1신호가 인가되는 베이스와 접지전압에 연결된 에미터를 가진 제1NPN트랜지스터; 상기 제1전류원으로 부터의 전류가 인가되는 콜렉터와 베이스와 접지전압에 연결된 에미터를 가진 제2NPN트랜지스터; 상기 제2전류원으로 부터의 전류가 인가되는 애노우드를 가진 제1다이오우드; 상기 제1다이오우드의 캐소오드에 연결된 콜렉터와 상기 제2NPN트랜지스터의 베이스에 연결된 베이스와 접지전압에 연결된 에미터를 가진 제3NPN트랜지스터; 상기 제2전류원으로 부터의 전류가 인가되는 콜렉터와 제2신호가 인가되는 베이스와 접지전압이 인가되는 에미터를 가진 제4NPN트랜지스터; 상기 제2전류원으로 부터의 전류가 인가되는 에미터와 한계전압이 인가되는 베이스와 접지전압에 연결된 콜렉터를 가진 제1PNP트랜지스터; 상기 제3전류원으로 부터의 전류가 인가되는 에미터를 가진 제2PNP트랜지스터; 상기 제3전류원으로 부터의 전류가 인가되는 에미터와 제1전압이 인가되는 베이스를 가진 제3PNP트랜지스터; 상기 제2PNP트랜지스터의 콜렉터에 연결된 콜렉터와 베이스와 접지전압에 연결된 에미터를 가진 제5NPN트랜지스터; 상기 제3PNP트랜지스터의 콜렉터에 연결된 콜렉터와 상기 제5NPN트랜지스터의 베이스에 연결된 베이스와 접지전압에 연결된 에미터를 가진 제6NPN트랜지스터; 상기 제6NPN트랜지스터의 콜렉터에 연결된 콜렉터와 베이스와 접지전압에 연결된 에미터를 가진 제7NPN트랜지스터; 상기 제7NPN트랜지스터의 베이스에 연결된 베이스와 접지전압에 연결된 에미터와 제2전압(Vref1)이 인가되는 콜렉터를 가진 제8NPN트랜지스터를 구비한 것을 특징으로 하는 스핀들 모터의 속도 제어회로.
KR1019970002328A 1997-01-28 1997-01-28 스핀들 모터의 속도 제어회로 KR100237296B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002328A KR100237296B1 (ko) 1997-01-28 1997-01-28 스핀들 모터의 속도 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002328A KR100237296B1 (ko) 1997-01-28 1997-01-28 스핀들 모터의 속도 제어회로

Publications (2)

Publication Number Publication Date
KR19980066656A KR19980066656A (ko) 1998-10-15
KR100237296B1 true KR100237296B1 (ko) 2000-01-15

Family

ID=19495641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002328A KR100237296B1 (ko) 1997-01-28 1997-01-28 스핀들 모터의 속도 제어회로

Country Status (1)

Country Link
KR (1) KR100237296B1 (ko)

Also Published As

Publication number Publication date
KR19980066656A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US5140175A (en) Light-emitting diode drive circuit with fast rise time and fall time
KR100292901B1 (ko) 기준전압발생회로
US6717968B2 (en) Laser drive device
US8129671B2 (en) Power supply dependent optical receiver and amplifier and photocoupler using the same
KR100237296B1 (ko) 스핀들 모터의 속도 제어회로
US4626702A (en) Saw-tooth wave generating circuit
JP3483721B2 (ja) 発光ダイオード駆動回路
US5352941A (en) CMOS/ECL level converting circuit
KR0142085B1 (ko) 구동 전류 제한 트래지스터 장치
US5120998A (en) Source terminated transmission line driver
US5945843A (en) Semiconductor integrated circuit
US4366447A (en) Push-pull amplifier circuit
US4417292A (en) Power amplifier protection circuit
US5334886A (en) Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits
KR0150196B1 (ko) BiCMOS 기준 전압 발생기
KR100577552B1 (ko) 반도체 메모리 장치의 내부 전압 변환회로
US5907260A (en) Differential amplifying circuit
JP5042500B2 (ja) 演算増幅器
JP2023039271A (ja) 電流センス回路及びｄｃ／ｄｃコンバータ
JP3063345B2 (ja) 飽和防止回路
EP0645687A2 (en) Reference voltage generation circuit
JPH0786895A (ja) 出力回路
JP2646721B2 (ja) レベル変換回路
SU1279050A1 (ru) Дифференциальный усилитель
SU1569943A1 (ru) Усилитель мощности

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20120918

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee