KR100235629B1 - Method of manufacturing mosfet - Google Patents

Method of manufacturing mosfet Download PDF

Info

Publication number
KR100235629B1
KR100235629B1 KR1019970028459A KR19970028459A KR100235629B1 KR 100235629 B1 KR100235629 B1 KR 100235629B1 KR 1019970028459 A KR1019970028459 A KR 1019970028459A KR 19970028459 A KR19970028459 A KR 19970028459A KR 100235629 B1 KR100235629 B1 KR 100235629B1
Authority
KR
South Korea
Prior art keywords
forming
region
film
semiconductor substrate
source
Prior art date
Application number
KR1019970028459A
Other languages
Korean (ko)
Other versions
KR19990004370A (en
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970028459A priority Critical patent/KR100235629B1/en
Publication of KR19990004370A publication Critical patent/KR19990004370A/en
Application granted granted Critical
Publication of KR100235629B1 publication Critical patent/KR100235629B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 MOSFET 제조방법에 관한 것으로서, 보다 자세하게는 접합 스파이킹(junction spiking)의 발생을 방지하고, 접촉여유도(contact margin)가 증가된 MOSFET의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a MOSFET, and more particularly, to a method for manufacturing a MOSFET which prevents the occurrence of junction spiking and has an increased contact margin.

본 발명에 의하면, 활성영역과 비활성 영역이 정의된 반도체 기판을 제공하는 단계, 상기 반도체 기판의 활성영역에 게이트 전극 영역, 소오스 영역 및 드레인 영역을 정의하는 단계, 상기 반도체 기판의 비활성 영역에 필드 산화막을 형성함과 동시에 활성영역 중 정의된 게이트 전극영역에 희생 필드산화막을 형성하는 단계, 상기 반도체 기판의 정의된 소오스 및 드레인 영역으로 불순물을 이온 주입하여 소오스 및 드레인 영역을 형성하는 단계, 상기 반도체 기판상에 상기 희생 필드 산화막이 노출되도록 도핑된 폴리실리콘막과 절연막을 순차 형성시키는 단계, 상기 노출된 희생 필드산화막을 식각하여 상기 반도체 기판상에 홈부를 형성시키는 단계, 상기 홈부의 측벽에만 폴리스페이서를 형성하는 단계, 상기 반도체 기판의 홈부에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계, 상기 반도체 기판상에 층간 절연막을 형성시키는 단계, 상기 소오스 및 드레인 영역의 상기 층간 절연막과 상기 절연막을 제거시켜 콘택홀을 형성시키는 단계, 및 상기 콘택홀을 통해 상기 소오스 및 드레인 영역과 접촉되는 금속배선을 층간절연막상에 형성하는 단계를 포함하는 MOSFET 제조방법을 제공한다.According to the present invention, there is provided a semiconductor substrate having active and inactive regions defined therein, defining a gate electrode region, a source region and a drain region in an active region of the semiconductor substrate, and a field oxide film in an inactive region of the semiconductor substrate. Forming a sacrificial field oxide film in a gate electrode region defined in the active region and ion implanting impurities into a defined source and drain region of the semiconductor substrate to form a source and drain region; Sequentially forming a polysilicon film and an insulating layer doped to expose the sacrificial field oxide film on the substrate; etching the exposed sacrificial field oxide film to form a groove portion on the semiconductor substrate; Forming a gate insulating film in a groove of the semiconductor substrate Forming a gate electrode on the gate insulating film, forming an interlayer insulating film on the semiconductor substrate, removing the interlayer insulating film and the insulating film in the source and drain regions to form a contact hole; And forming a metal wiring on the interlayer insulating layer, the metal wiring being in contact with the source and drain regions through the contact hole.

Description

MOSFET 제조방법MOSFET manufacturing method

본 발명은 금속-산화막-반도체 전계효과 트랜지스터(이하 MOSFET:Metal-Oxide-Semiconductor Field Effect Transistor라고 칭함) 제조방법에 관한 것으로서, 특히 트랜지스터의 소오스 및 드레인 전극과 금속배선 사이에 필드 산화막까지 연장된 폴리실리콘 접합층을 구비함으로써 접합 스파이킹(junction spiking)의 발생을 방지하고, 또한 접속여유도(contact margin)가 증가된 MOSFET 제조방법에 관한다.The present invention relates to a method for manufacturing a metal-oxide-semiconductor field effect transistor (hereinafter, referred to as a MOSFET: metal-oxide-semiconductor field effect transistor), and particularly, a poly-extension layer extending to a field oxide layer between a source and drain electrode of a transistor and a metal wiring. The provision of a silicon junction layer prevents the occurrence of junction spiking and also relates to a MOSFET manufacturing method with an increased contact margin.

종래의 기술에 의한 N형 MOSFET 제조 방법을 도1을 참조하여 설명한다.An N-type MOSFET manufacturing method according to the prior art will be described with reference to FIG.

반도체 기판상(10)에 P-웰(1)을 형성시킨 후 활성 영역(A)과 그 양쪽에 비활성 영역(B)을 정의한다. 아울러 비활성 영역(B)에 해당되는 영역으로 P+형 불순물 이온을 주입하여 채널 스톱 영역(2)을 형성하고, 그 상부에 필드 산화막(3)을 형성시킨다.After the P − well 1 is formed on the semiconductor substrate 10, the active region A and the inactive region B are defined in both. In addition, the P + type impurity ions are implanted into the region corresponding to the inactive region B to form the channel stop region 2, and the field oxide film 3 is formed thereon.

활성영역의 소정부분에 게이트 산화막(4)과 폴리사이드 구조의 게이트 전극(5)을 형성하고, N-형 불순물 이온을 기판으로 이온 주입하여 저농도의 N-형 불순물 영역을 형성하고, 상기 게이트 전극(5)의 측벽에 산화막 스페이서(6)를 형성시킨다. N+형 불순물 이온을 기판으로 이온 주입하여 고농도의 N+형 불순물 영역을 형성하여 소오스 영역(7A) 및 드레인 영역(7B)을 형성시킨다. 이후, 층간 절연막(8)을 전체적으로 증착시킨 후에 소오스 및 드레인 영역(7A, 7B) 부위의 층간 절연막(8)을 식각하여 콘택홀을 형성하고, 상기 콘택홀을 통해 소오스 영역(7A, 7B)과 접촉되는 소오스 및 드레인 배선(9A), (9B)을 형성시킨다.A gate oxide film 4 and a gate electrode 5 having a polyside structure are formed in a predetermined portion of the active region, and N - type impurity ions are implanted into a substrate to form a low concentration N - type impurity region. An oxide film spacer 6 is formed on the sidewall of (5). N + -type impurity ions are implanted into the substrate to form a high concentration of N + -type impurity regions to form the source region 7A and the drain region 7B. Subsequently, after the entire interlayer insulating film 8 is deposited, the interlayer insulating film 8 in the source and drain regions 7A and 7B is etched to form a contact hole, and the source regions 7A and 7B are formed through the contact hole. The contact source and drain wirings 9A and 9B are formed.

종래의 MOSFET은 금속배선(9A, 9B)이 트랜지스터의 소오스 및 드레인 전극영역(7A, 7B)에 직접적으로 접촉하는 구조를 갖는다. 이것은 상기의 금속배선(9A, 9B)이 접촉하는 소오스 또는 드레인 영역(7A, 7B)이 실리콘으로 되어있는 관계로, MOSFET 제조 공정 중 포함되는 열처리 과정에서 금속배선이 소오스 또는 드레인 영역(7A, 7B)으로 파고 들어가는 접촉 스파이킹을 초래하여 결국에는 누설전류가 증가하게 된다. 또한 고집적 트랜지스터의 경우가 있어서, 콘택홀의 생성시 그 여유도(contact margin)가 감소하여 고집적화를 실현하기 어려운 문제점이 있었다.The conventional MOSFET has a structure in which the metal wirings 9A and 9B directly contact the source and drain electrode regions 7A and 7B of the transistor. This is because the source or drain regions 7A and 7B to which the metal wirings 9A and 9B are in contact are made of silicon. Thus, the metal wirings are the source or drain regions 7A and 7B during the heat treatment process included in the MOSFET manufacturing process. This leads to contact spiking, which eventually leads to an increase in leakage current. In addition, in the case of a highly integrated transistor, there is a problem in that it is difficult to realize high integration because the contact margin is reduced when the contact hole is generated.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, MOSFET의 금속배선과, 소오스 및 드레인의 접촉부 사이에 필드 산화막까지 연장되는 전도층 물질을 형성시켜, 접촉 스파이킹의 발생을 방지할 수 있고, 콘택 여유도를 증가시켜 집적도를 증가시킬 수 있는 MOSFET 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, by forming a conductive layer material extending to the field oxide film between the metal wiring of the MOSFET and the contact portion of the source and drain, it is possible to prevent the occurrence of contact spikes, It is an object of the present invention to provide a MOSFET manufacturing method capable of increasing the degree of integration by increasing the margin.

제1도는 종래 기술에 따른 MOSFET 제조방법을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a MOSFET manufacturing method according to the prior art.

제2a도∼제2g도는 본 발명에 따른 MOSFET 제조방법을 설명하기 위한 단면도.2A to 2G are cross-sectional views for explaining a MOSFET manufacturing method according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 11 : P-웰 2 : 채널스톱영역1, 11: P-well 2: Channel stop area

3, 15 : 필드 산화막 4, 22 : 게이트 산화막3, 15: field oxide film 4, 22: gate oxide film

5 : 게이트 전극 6 : 스페이서 산화막5 gate electrode 6 spacer oxide film

7A, 16A : 소오스 영역 7B, 16B : 드레인 영역7A, 16A: source region 7B, 16B: drain region

8, 25 : 층간 절연막 9A, 9B, 26A, 26B : 금속배선8, 25 interlayer insulating film 9A, 9B, 26A, 26B: metal wiring

10 : 반도체 기판 12 : 산화막10 semiconductor substrate 12 oxide film

13, 18 : 질화막 14 : 채털스톱영역13, 18: nitride film 14: chatter stop area

15A : 게이트 영역 산화막 17, 23 : 폴리실리콘15A: gate region oxide film 17, 23: polysilicon

19 : 감광막 20 : 홈부19: photosensitive film 20: groove

21 : 저농도 도핑 드레인 24 : 실리사이드21: low concentration doping drain 24: silicide

100 : 콘택홀 A : 활성영역100: contact hole A: active area

B : 비활성영역B: inactive area

이상과 같이 본 발명에 의하면, MOSFET의 금속 배선과 소오스 및 드레인의 접합면에 폴리실리콘이 필드옥사이드까지 연장되어있는 형태로 구성되어 접합 스파이킹을 방지함으로써, 누설전류를 감소시킬 수 있다. 또한, 상술한 다결정 실리콘에 의해 콘택 여유도를 증가시켜 MOSFET의 집적도를 향상시킬 수 있다.As described above, according to the present invention, polysilicon extends to the field oxide on the junction between the metal wiring of the MOSFET and the source and drain, thereby preventing junction spikes, thereby reducing leakage current. In addition, the contact margin can be increased by the above-described polycrystalline silicon to improve the integration degree of the MOSFET.

[실시예]EXAMPLE

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to the drawings.

제2a도∼ 제2g도는 본 발명에 의한 MOSFET 제조방법을 도시한 것이다.2A to 2G show a MOSFET manufacturing method according to the present invention.

제2a도를 참조하면, 반도체 기판에 P-웰(11)을 형성한 후 산화막(12)과 질화막(13)을 적층하고, 리소그래피 공정을 통해 활성 영역(A)과 비활성영역(B)을 설정하여 P-웰상(11)에 산화막(12)과 질화막(13)이 남아있도록 패터닝 한다. 이때, 산화막(12)과 질화막(13)은 게이트 전극과 필드 산화막이 형성될 부분이 노출되고, 소오스 및 드레인 영역이 형성될 부분의 P-웰(11)상에만 남도록 패터닝 한다. 이어서 상기 노출된 부분에만 P+형 불순물을 이온 주입하여 채널 스톱 영역(14)을 형성한다.Referring to FIG. 2A, after forming a P - well 11 on a semiconductor substrate, an oxide film 12 and a nitride film 13 are stacked, and an active region A and an inactive region B are set through a lithography process. Thus, the oxide film 12 and the nitride film 13 remain on the P -well 11. At this time, the oxide film 12 and the nitride film 13 are patterned so that the portion where the gate electrode and the field oxide film are to be formed is exposed and remains only on the P - well 11 of the portion where the source and drain regions are to be formed. Subsequently, the channel stop region 14 is formed by ion implantation of P + -type impurities into only the exposed portions.

제2b도를 참조하면, 통상의 필드 산화공정을 수행하여 비활성 영역(B)의 노출된 부분에 필드산화막(15)을 형성함과 동시에 활성영역(A)의 노출부분에 희생 필드 산화막(15A)을 형성하고, 질화막(13)과 산화막(12)을 제거한다. 상기 질화막(13)과 산화막(12)의 제거에 따라 노출된 활성영역으로 예를 들어 비소(As)와 같은 N(+) 이온을 주입하여, 소오스 및 드레인 영역(16A, 16B)을 형성한다. 여기서 필드 산화막(15), (15A)은 소오스 및 드레인 영역(16A, 16B)을 형성하기 위한 N+형 불순물 이온 주입시 마스크로서 역할을 한다.Referring to FIG. 2B, the field oxide film 15 is formed in the exposed portion of the inactive region B by performing a normal field oxidation process, and at the same time, the sacrificial field oxide film 15A is formed in the exposed portion of the active region A. FIG. And the nitride film 13 and the oxide film 12 are removed. The source and drain regions 16A and 16B are formed by implanting N (+) ions such as, for example, arsenic (As) into the exposed active regions according to the removal of the nitride film 13 and the oxide film 12. Here, the field oxide films 15 and 15A serve as masks for implanting N + type impurity ions for forming the source and drain regions 16A and 16B.

제2c도를 참조하면, 상술한 도2b의 전체구조 상부에 소정 두께의 도핑된 폴리실리콘 막(17)과, 질화막(18)을 순차적으로 적층하고, 게이트 전극이 형성될 부분의 희생 필드산화막(15A)을 제거하기 위해 감광막(19)을 도포한 후 희생 필드산화막(15A) 상부의 질화막(18)이 노출되도록 패터닝 한다. 감광막(19)을 마스크로 하여 노출된 질화막(18) 및 폴리실리콘막(17)을 비등방성 식각하여 희생 필드 산화막(15A)을 노출시키고, 노출된 필드 산화막(15A)을 등방성 식각으로 제거하여 기판에 홈부(20)를 형성한다. 상기 희생 필드산화막(15A)의 등방성 식각시 HF 또는 NH4F 등을 사용한다.Referring to FIG. 2C, a sacrificial field oxide film of a portion where the doped polysilicon film 17 and the nitride film 18 are sequentially stacked on the entire structure of FIG. 2B and the gate electrode is formed ( After the photosensitive film 19 is applied to remove 15A, the nitride film 18 on the sacrificial field oxide 15A is exposed. Anisotropic etching of the exposed nitride film 18 and the polysilicon film 17 using the photosensitive film 19 as a mask exposes the sacrificial field oxide film 15A, and removes the exposed field oxide film 15A by isotropic etching. The groove portion 20 is formed in the groove. When isotropic etching of the sacrificial field oxide layer 15A, HF or NH 4 F is used.

여기서, 상기 도핑된 폴리실리콘막(17)은 후속공정에서 형성될 트랜지스터의 금속과 소오스 및 드레인 영역(16A, 16B)과의 전도층 역할을 하고, 상기 질화막(18)은 트랜지스터의 금속배선에 대한 절연막의 역할을 하게 된다.Herein, the doped polysilicon film 17 serves as a conductive layer between the metal of the transistor to be formed in the subsequent process and the source and drain regions 16A and 16B, and the nitride film 18 is formed on the metal wiring of the transistor. It serves as an insulating film.

제2d도를 참조하면, 패터닝된 감광막(19)을 제거한 후에 인(P)이 도핑된 폴리실리콘막을 약 1000 ∼ 2000Å 의 두께로 증착시키고, 비등방성 식각하여 홈부(20) 측벽에 폴리스페이서(21)를 형성한다. 상술한 도핑된 폴리실리콘막으로 된 스페이서(21)는 트랜지스터의 고집적화에 따른 핫 케리어 효과(Hot Carrier Effect)를 방지해주는 저농도 도핑 드레인(LDD: lightly doped drain)의 역할을 하게 된다.Referring to FIG. 2D, after removing the patterned photoresist film 19, a polysilicon film doped with phosphorus (P) is deposited to a thickness of about 1000 to 2000 μs, and anisotropically etched to form the polyphase 21 on the sidewall of the groove 20. ). The spacer 21 of the doped polysilicon layer serves as a lightly doped drain (LDD) that prevents a hot carrier effect due to high integration of the transistor.

제2e도를 참조하면, 제2d도의 전체구조의 상부에 게이트 산화막(22)을 형성하고, 그 위에 도핑된 폴리실리콘막을 형성한 후, 사진식각공정에 의해 게이트 전극(23)을 형성한다.Referring to FIG. 2E, a gate oxide film 22 is formed on the entire structure of FIG. 2D, a doped polysilicon film is formed thereon, and then the gate electrode 23 is formed by a photolithography process.

제2f도는 상기 게이트 전극(23)위에 실리사이드막(24)을 형성시킨 상태를 도시한 것이다. 상기 실리사이드막(24)은 Ti, Ta, W, Mo, Co 등의 전이 금속중 하나와 실리콘을 반응시켜 노출된 게이트 전극(23)에 형성한다. 이러한 형태의 실리사이드막(24)은 제1도와 같은 게이트 전극 상부에만 형성된 실리사이드막의 트랜지스터보다 콘택저항을 낮게 하여, 트랜지스터의 특성을 향상시킨다.FIG. 2F illustrates a state in which the silicide film 24 is formed on the gate electrode 23. The silicide layer 24 is formed on the exposed gate electrode 23 by reacting silicon with one of transition metals such as Ti, Ta, W, Mo, and Co. The silicide film 24 of this type has lower contact resistance than the transistor of the silicide film formed only on the gate electrode as shown in FIG. 1, thereby improving the transistor characteristics.

제2g도는 제2f도의 전체구조의 상부에 층간 절연막(25)을 형성시킨 후, 콘택마스크를 이용한 식각 공정으로 층간 절연막(25)과 질화막(18)의 소정 부분을 식각하여 소오스 및 드레인 영역(16A), (16B) 상부의 폴리실리콘막(17)이 소정부분 노출된 콘택홀을 형성하고, 그 콘택홀에 접속되는 금속배선(26A), (26B)을 형성하여 MOSFET를 제조한다.In FIG. 2G, the interlayer insulating film 25 is formed on the entire structure of FIG. 2F, and then a predetermined portion of the interlayer insulating film 25 and the nitride film 18 is etched by an etching process using a contact mask to thereby source and drain regions 16A. Are formed by forming a contact hole in which the polysilicon film 17 on the upper part of (16) and (16B) is exposed and forming metal wirings 26A and 26B connected to the contact hole.

이상에서와 같이, 본 실시예 의한 제조방법으로 제조된 MOSFET은 금속배선(26A), (26B)과 소오스 및 드레인 영역(16A), (16B)사이에 필드 산화막(15)까지 연장된 도핑된 폴리실리콘막(17)이 구비되어, 금속배선이 소오스 및 드레인 영역과 직접 접촉함에 따른 접촉 스파이킹(junction spiking)이 방지되어 소자의 특성을 향상시킬 수 있다. 또한 콘택 여유도(contact margin)가 증가되어, 트랜지스터의 고집적화를 이룰 수 있는 효과가 있다. 또한 게이트 전극 상부 및 측면부를 둘러싸는 실리사이드막(24)을 구비하여, 콘택저항을 감소시키는 효과가 있다.As described above, the MOSFET manufactured by the manufacturing method according to the present embodiment is doped poly extending to the field oxide film 15 between the metal wirings 26A, 26B and the source and drain regions 16A, 16B. The silicon film 17 is provided to prevent contact spiking due to the metal wiring being in direct contact with the source and drain regions, thereby improving the device characteristics. In addition, the contact margin is increased, resulting in high integration of the transistor. In addition, the silicide layer 24 surrounding the gate electrode and the side portion is provided to reduce the contact resistance.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (14)

활성영역과 비활성 영역이 정의된 반도체 기판을 제공하는 단계, 상기 반도체 기판의 활성영역에 게이트 전극 영역, 소오스 영역 및 드레인 영역을 정의하는 단계, 상기 반도체 기판의 비활성 영역에 필드 산화막을 형성함과 동시에 활성영역 중 정의된 게이트 전극영역에 희생 필드산화막을 형성하는 단계, 상기 반도체 기판의 정의된 소오스 및 드레인 영역으로 불순물을 이온 주입하여 소오스 및 드레인 영역을 형성하는 단계, 상기 반도체 기판상에서 상기 희생 필드 산화막이 노출되도록 도핑된 폴리실리콘막과 절연막을 순차 형성시키는 단계, 상기 노출된 희생 필드산화막을 식각하여 상기 반도체 기판상에 홈부를 형성시키는 단계, 상기 홈부의 측벽에만 폴리스페이서를 형성하는 단계, 상기 반도체 기판의 홈부에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계, 상기 반도체 기판상에 층간 절연막을 형성시키는 단계, 상기 소오스 및 드레인 영역의 상기 층간 절연막과 상기 절연막을 제거시켜 콘택홀을 형성시키는 단계, 상기 콘택홀을 통해 상기 소오스 및 드레인 영역과 접촉되는 금속배선을 층간 절연막상에 형성하는 단계를 포함하는 것을 특징으로 하는 MOSFET 제조방법.Providing a semiconductor substrate having active and inactive regions defined therein, defining a gate electrode region, a source region and a drain region in an active region of the semiconductor substrate, and simultaneously forming a field oxide film in the inactive region of the semiconductor substrate Forming a sacrificial field oxide film in a defined gate electrode region of an active region, implanting impurities into a defined source and drain region of the semiconductor substrate to form a source and drain region, and forming the sacrificial field oxide film on the semiconductor substrate Sequentially forming the doped polysilicon film and the insulating film; etching the exposed sacrificial field oxide film to form grooves on the semiconductor substrate; forming a spacer on only sidewalls of the grooves; Forming a gate insulating film in the groove portion of the substrate Forming a gate electrode on the gate insulating film, forming an interlayer insulating film on the semiconductor substrate, forming a contact hole by removing the interlayer insulating film and the insulating film in the source and drain regions, and forming the contact hole. Forming a metal wire in contact with the source and drain regions on the insulating interlayer; 제1항에 있어서, 상기 절연막은 질화막을 사용하는 것을 특징으로 하는 MOSFET 제조방법.The method of claim 1, wherein the insulating film uses a nitride film. 제1항에 있어서, 상기 반도체 기판은 상기 소오스 및 드레인 영역에 이온 주입된 불순물 이온의 도전형과는 반대의 도전형을 갖는 웰이 형성된 기판인 것을 특징으로 하는 MOSFET 제조방법.The method of claim 1, wherein the semiconductor substrate is a substrate on which a well having a conductivity type opposite to that of impurity ions implanted into the source and drain regions is formed. 제1항에 있어서, 상기 필드 산화막 및 희생 필드산화막의 형성단계전에 상시 소오스 및 드레인 영역에 이온 주입된 불순물 이온의 도전형과는 반대 도전형을 갖는 고농도의 불순물을 정의된 비활성 영역 및 게이트 전극영역으로 이온 주입하여 채널스톱영역을 형성하는 공정이 더 추가되는 특징으로 하는 MOSFET 제조방법.The inactive region and the gate electrode region of claim 1, wherein a high concentration of impurities having a conductivity type opposite to that of impurity ions implanted into the source and drain regions at all times before forming the field oxide film and the sacrificial field oxide film are conductive. MOSFET manufacturing method characterized in that the further step of forming a channel stop region by ion implantation. 제1항에 있어서, 상기 폴리스페이서를 형성하는 단계는 기판 전면에 걸쳐 불순물 도핑된 폴리실리콘막을 소정 두께로 증착하고, 비등방성 식각하여 홈부의 측벽에 폴리스페이서를 형성하는 것을 특징으로 하는 MOSFET 제조방법.The method of claim 1, wherein the forming of the spacer comprises depositing an impurity doped polysilicon layer over the entire surface of the substrate and anisotropically etching to form a spacer on the sidewall of the groove. . 제5항에 있어서, 상기 불순물 도핑된 폴리실리콘막은 1000Å 내지 2000Å의 두께로 형성되는 것을 특징으로 하는 MOSFET 제조방법.6. The method of claim 5, wherein the impurity doped polysilicon film is formed to a thickness of 1000 GPa to 2000 GPa. 제5항 또는 제6항에 있어서, 상기 불순물 도핑된 폴리실리콘막은 상기 소오스 및 드레인 영역의 불순물 이온의 농도보다 낮은 농도를 갖는 것을 특징으로 하는 MOSFET 제조방법.7. The method of claim 5 or 6, wherein the impurity doped polysilicon film has a concentration lower than that of impurity ions in the source and drain regions. 제7항에 있어서, 상기 불순물 도핑된 폴리실리콘막은 저농도 도핑 드레인 영역으로 작용하는 것을 특징으로 하는 MOSFET 제조방법.8. The method of claim 7, wherein the impurity doped polysilicon film acts as a low concentration doped drain region. 제5항 또는 제6항에 있어서, 상기 폴리실리콘은 인(P)으로 도핑된 것을 특징으로 하는 MOSFET 제조방법.7. The method of claim 5 or 6, wherein the polysilicon is doped with phosphorus (P). 제1항에 있어서, 게이트 전극 형성단계 후 층간 절연막 형성단계이전에 상기 게이트 전극의 상부 및 외측면에 형성된 실리사이드를 더 포함하는 것을 특징으로 하는 MOSFET 제조방법.The method of claim 1, further comprising silicide formed on upper and outer surfaces of the gate electrode after the gate electrode forming step and before the interlayer insulating film forming step. 제10항에 있어서 상기 실리사이드막은 전이금속 실리사이드막인 것을 특징으로 하는 MOSFET 제조방법.The method of claim 10, wherein the silicide film is a transition metal silicide film. 제11항에 있어서, 상기 전이금속은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo) 또는 코발트(Co)중 하나인 것을 특징으로 하는 MOSFET 제조방법.The method of claim 11, wherein the transition metal is one of titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), or cobalt (Co). 제1항에 있어서, 상기 희생 필드산화막 식각시 HF를 사용하는 것을 특징으로 하는 MOSFET 제조방법.The method of claim 1, wherein HF is used to etch the sacrificial field oxide layer. 제1항에 있어서, 상기 희생 필드산화막의 식각시 NH4F를 사용하는 것을 특징으로 하는 MOSFET 제조방법.The method of claim 1, wherein NH 4 F is used to etch the sacrificial field oxide layer.
KR1019970028459A 1997-06-27 1997-06-27 Method of manufacturing mosfet KR100235629B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028459A KR100235629B1 (en) 1997-06-27 1997-06-27 Method of manufacturing mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028459A KR100235629B1 (en) 1997-06-27 1997-06-27 Method of manufacturing mosfet

Publications (2)

Publication Number Publication Date
KR19990004370A KR19990004370A (en) 1999-01-15
KR100235629B1 true KR100235629B1 (en) 1999-12-15

Family

ID=19511876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028459A KR100235629B1 (en) 1997-06-27 1997-06-27 Method of manufacturing mosfet

Country Status (1)

Country Link
KR (1) KR100235629B1 (en)

Also Published As

Publication number Publication date
KR19990004370A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
US5428240A (en) Source/drain structural configuration for MOSFET integrated circuit devices
EP1503410B1 (en) Semiconductor device and method of manufacturing the same
US5714393A (en) Diode-connected semiconductor device and method of manufacture
US6566208B2 (en) Method to form elevated source/drain using poly spacer
KR100568077B1 (en) Method for manufacturing semiconductor device
KR19990088569A (en) Semiconductor device in which hot carrier resistance can be improved and silicide layer can be formed with high reliability and method of manufacturing it
JP4424887B2 (en) Manufacturing method of semiconductor device
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
US6153457A (en) Method of fabricating self-align-contact
US5610424A (en) Metal oxide semiconductor field effect transistor
US6063676A (en) Mosfet with raised source and drain regions
KR19990060347A (en) Manufacturing Method of Semiconductor Device
KR100235629B1 (en) Method of manufacturing mosfet
US6124172A (en) Method of making a semiconductor device having source/drain structures with self-aligned heavily-doped and lightly-doped regions
KR0170436B1 (en) Method of manufacturing mosfet
KR100209716B1 (en) Process for forming silicide in semiconductor device
US20020113278A1 (en) Stacked semiconductor integrated circuit device and manufacturing method thereof
JPH0982949A (en) Semiconductor device and the manufacture
JPH0828501B2 (en) Method for manufacturing semiconductor device
KR100479820B1 (en) Manufacturing method of semiconductor device
KR100247811B1 (en) Method for manufacturing semiconductor device
KR100734259B1 (en) Method for fabricating semiconductor devices
KR100265997B1 (en) Manufacturing method of semiconductor device
KR19990011414A (en) Manufacturing method of semiconductor device
US6936517B2 (en) Method for fabricating transistor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee