KR100235091B1 - Semiconductor device and semiconductor chip mounting film - Google Patents
Semiconductor device and semiconductor chip mounting film Download PDFInfo
- Publication number
- KR100235091B1 KR100235091B1 KR1019960010562A KR19960010562A KR100235091B1 KR 100235091 B1 KR100235091 B1 KR 100235091B1 KR 1019960010562 A KR1019960010562 A KR 1019960010562A KR 19960010562 A KR19960010562 A KR 19960010562A KR 100235091 B1 KR100235091 B1 KR 100235091B1
- Authority
- KR
- South Korea
- Prior art keywords
- melting point
- low melting
- semiconductor device
- layer
- semiconductor element
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 경량화 및 컴팩트화를 실질적으로 유지할 수 있고, 또 반도체소자에서 발생한 열을 빠르게 방산할 수 있는 반도체장치에 관한 것으로 그 구성은 반도체소자(12)가 탑재된 필름기판(10)의 탑재면에 형성되어 있는 기판측접속부와, 상기 탑재면에 대향하는 반도체소자의 일면에 형성되어 있는 소자측접속부가 전기적으로 접속된 반도체장치에 있어서, 상기 필름기판(10)의 기판측접속부와 반도체소자(12)의 소자측 접속부를 전기적으로 접속하는 접속부분을 덮는 절연성수지층(14)과, 반도체소자(12) 및 절연성수지층(14)을 덮는 반도체소자의 내열온도 이하의 온도에서 용융되는 저융점금속으로 된 저융점금속층(34)을 구비하고, 또 저융점금속층(34)과 접촉하는 절연성수지층(14)의 표면에 용융된 저융점금속에 대한 습윤성향상층으로서의 금속분말층(36)이 형성되어 있는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of substantially maintaining weight and compactness, and capable of dissipating heat generated in a semiconductor device quickly. The configuration thereof includes a mounting surface of a film substrate 10 on which a semiconductor device 12 is mounted. A semiconductor device in which a substrate side connection portion formed on the substrate side and an element side connection portion formed on one surface of the semiconductor element opposite to the mounting surface are electrically connected to each other, the substrate side connection portion of the film substrate 10 and the semiconductor element ( Low melting point melting at a temperature below the heat-resistant temperature of the insulating resin layer 14 covering the connection portion for electrically connecting the element-side connecting portion of 12) and the semiconductor element covering the semiconductor element 12 and the insulating resin layer 14 A metal powder having a low melting point metal layer 34 made of metal and molten on the surface of the insulating resin layer 14 in contact with the low melting point metal layer 34 as a wettability enhancing layer for the low melting point metal. 36 is characterized in that it is formed.
Description
제1도는 본 발명에 의한 반도체장치의 일실시예를 나타낸 단면도.1 is a cross-sectional view showing an embodiment of a semiconductor device according to the present invention.
제2도는 제1도에 나타낸 반도체장치의 절연성수지층의 표면에 형성된 습윤성향상층으로서의 금속분말층에 대해서 설명한 부분단면도.FIG. 2 is a partial cross-sectional view illustrating the metal powder layer as the wettability enhancing layer formed on the surface of the insulating resin layer of the semiconductor device shown in FIG.
제3도는 제1도에 나타낸 반도체장치의 절연성수치층의 표면에 형성된 습윤성향상층으로서의 금속층에 대해서 설명한 부분단면도.FIG. 3 is a partial cross-sectional view illustrating a metal layer as a wettability enhancing layer formed on the surface of an insulating numerical layer of the semiconductor device shown in FIG.
제4도는 본 발명에 의한 반도체장치의 다른 실시예를 나타낸 단면도.4 is a cross-sectional view showing another embodiment of a semiconductor device according to the present invention.
제5도는 본 발명에 의한 반도체장치의 다른 실시예를 나타낸 단면도.5 is a cross-sectional view showing another embodiment of a semiconductor device according to the present invention.
제6도는 본 발명에 의한 반도체장치의 다른 실시예를 나타낸 단면도.6 is a cross-sectional view showing another embodiment of a semiconductor device according to the present invention.
제7도는 본 발명에 의한 반도체장치의 다른 실시예를 나타낸 단면도.7 is a cross-sectional view showing another embodiment of a semiconductor device according to the present invention.
제8도는 본 발명에 의한 반도체장치의 다른 실시예를 나타낸 단면도.8 is a cross-sectional view showing another embodiment of a semiconductor device according to the present invention.
제9도는 본 발명에 의한 반도체장치의 다른 실시예를 나타낸 단면도.9 is a sectional view showing another embodiment of the semiconductor device according to the present invention.
제10도는 본 발명에 의한 반도체장치의 다른 실시예를 나타낸 단면도.10 is a cross-sectional view showing another embodiment of a semiconductor device according to the present invention.
제11도는 종래의 반도체장치의 일례를 나타낸 단면도.11 is a cross-sectional view showing an example of a conventional semiconductor device.
제12도는 종래의 반도체장치의 일례를 나타낸 단면도.12 is a cross-sectional view showing an example of a conventional semiconductor device.
제13도는 종래의 반도체장치의 다른 예를 나타낸 단면도.13 is a cross-sectional view showing another example of a conventional semiconductor device.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 필름기판 12 : 반도체소자10 film substrate 12 semiconductor element
14 : 절연성수지층 16 : 가요성필름14 Insulation Resin Layer 16 Flexible Film
18 : 도체패턴 20 : 내부리드18: conductor pattern 20: inner lead
22 : 땜납범프 24 : 절연막22 solder bump 24 insulating film
26 : 땜납볼(범프) 30 : 금속층26 solder ball (bump) 30 metal layer
34 : 저융점금속층34: low melting point metal layer
36 : 습윤성향상층으로서의 금속분말층36: metal powder layer as wettability enhancing layer
38 : 습윤성향상층으로서의 금속층38: metal layer as wettability enhancing layer
본 발명은 반도체장치 및 상기 반도체장치에 사용되는 반도체소자 반재용필름에 관한 것이다.The present invention relates to a semiconductor device and a film for semiconducting device used in the semiconductor device.
반도체장치의 컴팩트화를 달성하기 위해 일본국 특개평 5-283460호 공보에는 제11도에 나타낸 바와 같은 반도체장치가 제안되어 있다.In order to achieve a compact semiconductor device, Japanese Patent Laid-Open No. 5-283460 proposes a semiconductor device as shown in FIG.
이러한 반도체장치는 필름기판(100)의 일면에 반도체소자(102)가 탑재되고, 필름기판(100)의 탑재면에 형성되어 있는 기관측접속부와 이 탑재면에 대향하는 반도체소자(102) 일면에 형성되어 있는 소자측접속부가 전기적으로 접속되어 있는 동시에, 반도체소자(102)와 필름기판(100)의 탑재면이 절연성수치층(104)으로 봉지되어 있다.Such a semiconductor device has a semiconductor element 102 mounted on one surface of a film substrate 100, and is provided on an engine side connection portion formed on the mounting surface of the film substrate 100 and on one surface of the semiconductor element 102 facing the mounting surface. The formed element side connection portion is electrically connected, and the mounting surface of the semiconductor element 102 and the film substrate 100 is sealed with the insulating numerical value layer 104.
제11도의 반도체장치의 기판측접속부와 소자측접속부의 전기적인 접속은 필름기판(100)을 구성하는 가요성필름(106)의 일면에 형성된 도체패턴(108)의 내부리드(기판측접속부)(110)에 반도체소자(102)의 일면에 형성된 땜납범프(소자측접속부)(112)가 접속되어 이루어진다.The electrical connection between the substrate side connection portion and the element side connection portion of the semiconductor device of FIG. 11 is an inner lead (substrate side connection portion) of the conductor pattern 108 formed on one surface of the flexible film 106 constituting the film substrate 100 ( A solder bump (element side connecting portion) 112 formed on one surface of the semiconductor element 102 is connected to the 110.
또 도체패턴(108)은 내부리드(110)를 제외하고, 폴리이미드수지 등의 절연성수지에 의해서 형성된 수지막(114)으로 덮여져 절연되어 있다.The conductor pattern 108 is covered and insulated with a resin film 114 formed of an insulating resin such as polyimide resin, except for the inner lead 110.
또 제12도에 나타낸 종래 타입의 반도체장치도 사용되고 있다. 이러한 타입의 반도체장치는 TAB(Tape Automated Bonding)용 테이프(116)에 탑재된 반도체소자(102)가 절연성수지층(118)으로 봉지되어 있다. 이러한 TAB용 테이프(116)에는 가요성필름(120)의 일면에 도체패턴(122)이 형성되고, 절연성수지층(118)에 의해서 봉지되는 내부리드(124)와 외부리드(126)가 도체패턴(122)에 형성되어 있다. 이 TAB용 테이프(116)와 반도체소자(102)의 접속은 내부리드(124)와 가요성필름(120)의 다른 면에 대향하는 반도체소자(102)의 일면에 형성된 금범프(128)의 접속에 의해서 이루어진다.Moreover, the semiconductor device of the conventional type shown in FIG. 12 is also used. In this type of semiconductor device, the semiconductor element 102 mounted on a tape automated bonding (TAB) tape 116 is sealed with an insulating resin layer 118. The TAB tape 116 has a conductor pattern 122 formed on one surface of the flexible film 120, and the inner lead 124 and the outer lead 126 sealed by the insulating resin layer 118 have a conductor pattern. It is formed at 122. The TAB tape 116 and the semiconductor device 102 are connected to each other by the gold bump 128 formed on one surface of the semiconductor device 102 facing the other surface of the inner lead 124 and the flexible film 120. Is made by.
또 제12도에 나타낸 절연성수지층(118)은 성형하여 소정 형상으로 형성한 것이고, 제13도에 나타낸 절연성수지층(118)은 포팅(potting)제를 포팅하여 형성한 것이다.The insulating resin layer 118 shown in FIG. 12 is molded and formed in a predetermined shape, and the insulating resin layer 118 shown in FIG. 13 is formed by potting a potting agent.
제11도∼제13도에 나타낸 반도체장치에 의하면, 반도체장치 등의 컴팩트화나 경량화를 가능하게 할 수 있다.According to the semiconductor device shown in FIGS. 11-13, the compactness and weight reduction of a semiconductor device etc. can be made possible.
그러나, 제11도∼제13도의 반도체장치에서는 반도체소자(102)가 탑재되는 필름기판(100)이나 TAB용 테이프(116)의 탑재면에 형성된 접속부에 이 탑재면에 대향하는 반도체소자(102)의 일면에 형성된 땜납범프(112)나 금범프(128)를 접속하는 접속방법이 채용되어 있다.However, in the semiconductor device shown in FIGS. 11 to 13, the semiconductor element 102 facing the mounting surface is formed in the connecting portion formed on the mounting surface of the film substrate 100 or the TAB tape 116 on which the semiconductor element 102 is mounted. A connection method for connecting the solder bumps 112 and the gold bumps 128 formed on one surface of the substrate is employed.
이러한 반도체소자(102)에서 발생한 열은 반도체소자(102)의 다른 면(배면측)으로 열방산이 이루어지나, 절연성수지의 열전도율은 금속과 비교하여 뒤떨어지기 때문에, 열이 발생하기 쉬운 반도체소자를 탑재한 경우 패키지로부터의 열방산이 불충분하여 패키지에 축열되기 쉽다. 이 패키지의 축열은 탑재된 반도체소자의 오동작의 한 원인이 되기 때문에, 반도체장치 등의 신뢰성을 저하시킨다.The heat generated in the semiconductor element 102 is dissipated to the other side (back side) of the semiconductor element 102, but since the thermal conductivity of the insulating resin is inferior to that of the metal, the semiconductor element is easily mounted. In one case, heat dissipation from the package is insufficient and is likely to accumulate in the package. Since the heat storage of this package is a cause of malfunction of the mounted semiconductor element, the reliability of a semiconductor device etc. is reduced.
따라서, 본 발명의 목적은 반도체장치의 경량화 및 컴팩트화를 실질적으로 유지할 수 있고, 또 반도체소자에서 발생한 열을 신속하게 방산할 수 있는 반도체장치 및 반도체장치에 사용하는 반도체소자 탑재용필름을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a semiconductor device and a semiconductor device mounting film for use in semiconductor devices and semiconductor devices capable of substantially maintaining the weight and compactness of the semiconductor device and dissipating heat generated in the semiconductor device quickly. There is.
본 발명자들은 상기 목적을 달성하기 위해서 우선, 필름기판의 반도체소자 탑재면에 형성된 기판측접속부와 반도체소자의 소자측접속부를 전기적으로 접속한 접속부분을 절연성수지로 봉지한 후, 반도체소자와 절연성수지층을 덮는 땜납합금 등의 저융점금속으로 되는 저융점금속층을 형성하였다.In order to achieve the above object, the present inventors first encapsulate a connecting portion electrically connected to a substrate-side connection portion formed on a semiconductor element mounting surface of a film substrate and an element-side connection portion of a semiconductor element with an insulating resin, and then the semiconductor element and insulating water. A low melting point metal layer made of a low melting point metal such as a solder alloy covering the ground layer was formed.
그러나 반도체소자와 절연성수지층을 덮는 저융점금속층의 형성에 의해서 패키지의 열방산성을 향상시킬 수는 있지만, 절연성수지층과 저융점금속층이 쉽게 박리된다는 것을 알았다.However, although the heat dissipation property of the package can be improved by forming a low melting point metal layer covering the semiconductor element and the insulating resin layer, it has been found that the insulating resin layer and the low melting point metal layer are easily peeled off.
이 때문에 반도체소자와 절연성수지층과의 박리를 방지하기 위해서 본 발명자들은 검토를 거듭한 결과, 절연성수지층의 표면에 용융된 저융점금속에 대한 습윤성을 향상시킬 수 있는 습윤성향상층으로서, 동분말 등의 금속분말을 고착한 금속분말층을 형성함으로써 반도체소자와 절연성수지층을 밀착시킬 수 있음을 발견하여 본 발명에 이르렀다.Therefore, in order to prevent the semiconductor device and the insulating resin layer from peeling off, the present inventors have repeatedly studied, and as a wettability enhancing layer which can improve the wettability to the low melting point metal melted on the surface of the insulating resin layer, The present invention has been found that the semiconductor element and the insulating resin layer can be brought into close contact with each other by forming a metal powder layer in which metal powders such as these are fixed.
즉, 본 발명은 반도체소자가 탑재된 필름기판의 탑재면에 형성되어 있는 기판측접속부와, 상기 탑재면에 대향하는 반도체소자의 일면에 형성되어 있는 소자측접속부가 전기적으로 접속된 반도체장치에 있어서, 상기 필름기판의 기판측접속부와 반도체소자의 소자측접속부를 전기적으로 접속하는 접속부분을 덮는 절연성수지층과, 상기 반도체소자 및 절연성수지층을 덮는 반도체소자의 내열온도 이하의 온도에서 용융하는 저융점금속으로 된 저융점금속층을 구비하고, 또 상기 저융점금속충과 접촉하는 절연성수지층의 표면의 적어도 일부에 용융된 저융점금속에 대한 습윤성이 절연성수지층의 다른 표면보다도 향상된 습윤성향상층이 형성되어 있는 것을 특징으로 하는 반도체장치에 있다.That is, the present invention provides a semiconductor device in which a substrate side connection portion formed on a mounting surface of a film substrate on which a semiconductor element is mounted and an element side connection portion formed on one surface of a semiconductor element opposite to the mounting surface are electrically connected. And an insulating resin layer covering a connection portion for electrically connecting the substrate side connection portion of the film substrate to the element side connection portion of the semiconductor element, and a low melting temperature at a temperature below the heat resistance temperature of the semiconductor element covering the semiconductor element and the insulating resin layer. A wettability enhancing layer having a low melting point metal layer made of a melting point metal and having improved wettability to a molten low melting point metal on at least a portion of the surface of the insulating resin layer in contact with the low melting point metal worm is formed than other surfaces of the insulating resin layer. There is a semiconductor device characterized in that.
또 여기서 「반도체소자의 내열온도」란 반도체소자의 회로 등이 열에 의해서 파괴되는 온도를 말한다.Here, the "heat resistance temperature of the semiconductor element" refers to the temperature at which a circuit or the like of the semiconductor element is destroyed by heat.
또 본 발명은 탑재되는 반도체소자의 일면에 형성된 소자측접속부와 전기적으로 접속되는 가요성필름의 일면에 형성된 필름측접속부를 구비하고, 상기 반도체장치에 사용되는 반도체소자 탑재용필름으로서, 상기 반도체소자 탑재용필름의 소자탑재부의 둘레부에서 또한 탑재된 반도체소자를 덮도록 형성되는 저융점금속층의 접촉면에, 상기 저융점금속층이 밀착층으로서 금속층이 형성되어 있는 것을 특징으로 하는 반도체소자 탑재용필름이다.In addition, the present invention includes a film-side connection portion formed on one surface of a flexible film electrically connected to an element-side connection portion formed on one surface of the semiconductor element to be mounted, the semiconductor device mounting film used in the semiconductor device, the semiconductor element The low-melting-point metal layer is formed on the contact surface of the low-melting-point metal layer formed on the periphery of the element mounting portion of the mounting film, and the metal layer is formed as an adhesion layer. .
이러한 구성을 갖는 본 발명에서는 반도체소자가 탑재되는 탑재부 둘레의 필름기판면에 저융점금속층과의 밀착층으로서 금속층을 형성함으로써, 저융점금속층과 필름기판면을 밀착시킬 수 있다.In the present invention having such a structure, the low melting point metal layer and the film substrate surface can be brought into close contact with each other by forming the metal layer as an adhesion layer with the low melting point metal layer on the film substrate surface around the mounting portion on which the semiconductor element is mounted.
이 필름기판으로서 가요성필름의 일면에 도체패턴이 형성된 TAB용 테이프를 사용하여 상기 도체패턴을 구성하는 내부리드에 반도체소자를 탑재함으로써, 또는 가요성필름의 일면에 형성된 도체패턴에 반도체소자의 탑재용패드가 형성된 TAB용 테이프를 사용함으로써, 반도체소자의 탑재를 용이하게 할 수 있다.As the film substrate, a semiconductor element is mounted on an inner lead constituting the conductor pattern using a TAB tape having a conductor pattern formed on one surface of the flexible film, or the semiconductor element is mounted on a conductor pattern formed on one surface of the flexible film. By using the TAB tape with the pad formed therein, the semiconductor element can be easily mounted.
또 절연성수지층으로부터 노출된 반도체소자의 다른 면을 저융점금속층으로 덮음으로써, 저융점금속층과 반도체소자의 다른 면을 직접 접촉시킬 수 있어, 반도체소자에서 발생한 열의 열방산성을 더욱 향상시킬 수 있다.In addition, by covering the other side of the semiconductor element exposed from the insulating resin layer with the low melting point metal layer, the low melting point metal layer and the other side of the semiconductor element can be directly contacted, whereby heat dissipation of heat generated in the semiconductor element can be further improved.
이 저융점금속층을 필름기판에 설비된 접지배선에 전기적으로 접속함으로써, 신호노이즈를 줄일 수 있어 반도체장치의 전기적 특성도 향상시킬 수 있다.By electrically connecting the low melting point metal layer to the ground wiring provided on the film substrate, the signal noise can be reduced and the electrical characteristics of the semiconductor device can be improved.
이러한 저융점금속층에 저융점금속보다 고융점의 금속분말을 혼합시킴으로써 저융점금속층이 열전도율을 향상시킬 수 있다. 이 저융점금속층에 혼합되는 고융점의 금속분말로는 텅스텐(W), 몰리브덴(Mo), 은(Ag), 동(Cu)에서 선택한 1종 또는 2종 이상의 금속분말를 사용할 수 있다.The low melting point metal layer may improve the thermal conductivity of the low melting point metal layer by mixing the metal powder having a higher melting point than the low melting point metal layer. One or two or more metal powders selected from tungsten (W), molybdenum (Mo), silver (Ag) and copper (Cu) may be used as the high melting point metal powder mixed in the low melting point metal layer.
또 저융점금속층에 저융점금속보다 고융점의 무기분말을 혼합시킴으로써, 저융점금속층과 반도체소자의 열팽창율차를 가급적 축소시킬 수 있다. 이 저융점금속층에 혼합되는 고융점의 무기분말로서는 2산화규소(SiO2), 탄화규소(SiC), 질화알루미늄(AIN), 질화붕소(BN), 탄소(C)에서 선택한 1종 또는 2종 이상의 무기분말을 사용할 수 있다.In addition, by mixing the low melting point metal layer with an inorganic powder having a higher melting point than that of the low melting point metal layer, the difference in thermal expansion rate between the low melting point metal layer and the semiconductor element can be reduced as much as possible. As the high melting point inorganic powder mixed in the low melting point metal layer, one or two selected from silicon dioxide (SiO 2 ), silicon carbide (SiC), aluminum nitride (AIN), boron nitride (BN), and carbon (C) The above inorganic powder can be used.
본 발명에서는 절연성수지층의 표면에 형성되는 습윤성향상층으로서 절연성수지층면에 고착된, 금속분말로 되는 금속분말층 또는 금속박으로 되는 금속박층을 형성함으로써, 습윤성향상층을 용이하게 형성할 수 있다. 이 금속분말 또는 금속박을 저융점금속보다 고융점의 금속으로 형성함으써, 절연성수지층이 용융된 저융점금속과의 습윤성을 더욱 향상시킬 수 있다.In the present invention, the wettability enhancing layer can be easily formed by forming the metal powder layer of the metal powder or the metal foil layer of the metal foil, which is fixed to the surface of the insulating resin layer as the wettability improving layer formed on the surface of the insulating resin layer. By forming the metal powder or the metal foil with a metal having a higher melting point than that of the low melting point metal, the wettability with the low melting metal in which the insulating resin layer is melted can be further improved.
또 반도체소자가 탑재된 탑재면에 대해서 반대측의 가요성 필름면에 땜납볼 등의 범프로 된 외부접속용단자를 사용함으로써, 반도체장치의 실장을 용이하게 할 수 있다.Moreover, mounting of a semiconductor device can be facilitated by using the external connection terminal made of bumps, such as a solder ball, on the flexible film surface on the opposite side with respect to the mounting surface on which the semiconductor element is mounted.
한편, 필름기판으로서 가요성필름의 일면에 도체패턴이 형성된 TAB용 테이프를 사용하여 상기 도체패턴을 구성하는 내부리드에 반도체소자를 탑재한 경우에는 외부접속용단자로서, 도체패턴을 구성하는 외부리드를 사용할 수 있다.On the other hand, when a semiconductor element is mounted on an inner lead constituting the conductor pattern using a TAB tape having a conductor pattern formed on one surface of the flexible film as a film substrate, the outer lead constituting the conductor pattern is used as an external connection terminal. Can be used.
또 절연성수지층에 절연성무기물을 혼합함으로써 절연성수지층의 열전도성을 향상시킬 수 있다.In addition, the thermal conductivity of the insulating resin layer can be improved by mixing the insulating inorganic material with the insulating resin layer.
또 본 발명에서 사용하는 저융점금속으로서는 450℃ 이하의 온도에서 용융되는 땜납 등의 저융점합금을 바람직하게 사용할 수 있다.As the low melting point metal used in the present invention, a low melting point alloy such as solder melted at a temperature of 450 ° C. or lower can be preferably used.
이와 같이 기판측접속부와 소자측접속부를 전기적으로 접속한 상태에서 봉지하는 절연성수지층과 반도체소자의 다른 면을 덮는 저융점금속층의 외측면에 방열용핀 등의 방열용부재를 장착함으로써, 반도체장치 등의 열방산성을 더 향상시킬 수 있다.By attaching a heat dissipation member such as a heat dissipation fin to the outer surface of the insulating resin layer encapsulated in the state in which the substrate side connection portion and the element side connection portion are electrically connected and the low melting point metal layer covering the other surface of the semiconductor element, a semiconductor device or the like. The heat dissipation of can be further improved.
이러한 반도체소자의 일면에 형성된 소자측접속부와 기판의 탑재면에 형성된 기판측접속부의 접속을 땜납범프 등의 접속단자로 직접 접속함으로써 행할 수 있다.The connection between the element side connecting portion formed on one surface of the semiconductor element and the substrate side connecting portion formed on the mounting surface of the substrate can be performed directly by connecting terminals such as solder bumps.
또 저융점금속층을 형성하는 저융점금속으로서 땜납합금 등의 합금을 사용하는 것이 바람직하다.Moreover, it is preferable to use alloys, such as a solder alloy, as a low melting metal which forms a low melting metal layer.
본 발명에 있어서는 반도체소자 및 절연성수지층이 저융점금속층으로 덮여 있기 때문에 반도체소자가 절연성수지층만으로 덮여진 종래의 반도체장치와 비교하여, 패키지의 열방산성을 향상시킬 수 있다.In the present invention, since the semiconductor element and the insulating resin layer are covered with the low melting point metal layer, the heat dissipation of the package can be improved as compared with the conventional semiconductor device in which the semiconductor element is covered with the insulating resin layer only.
또 절연성수지층의 표면의 적어도 일부에는 용융된 저융점금속에 대한 습윤성이 절연성수지층의 다른 표면보다 향상된 금속분말로 된 금속분말층 등의 습윤성향상층이 형성되어 있다. 이 때문에, 절연성수지층의 표면에 용융한 저융점금속을 접촉시키면, 절연성수지층의 습윤성이 향상된 부분에는 저융점금속을 부착시킬 수 있다.Further, at least a part of the surface of the insulating resin layer is formed with a wettability improving layer such as a metal powder layer made of metal powder having improved wettability to the molten low melting point metal than other surfaces of the insulating resin layer. Therefore, when the molten low melting point metal is brought into contact with the surface of the insulating resin layer, the low melting point metal can be attached to a portion where the wettability of the insulating resin layer is improved.
그 결과, 절연성수지층과 저융점금속층이 밀착성을 향상시킬 수 있고, 절연성수지층과 저융점금속층의 박리를 방지하고 반도체장치의 내구성도 향상시킬 수 있다.As a result, the insulating resin layer and the low melting point metal layer can improve the adhesiveness, prevent peeling of the insulating resin layer and the low melting point metal layer, and improve the durability of the semiconductor device.
또 저융점금속층에 저융점금속보다 고융점의 금속분말이 혼합되어 있는 경우에는 저융점금속충의 열전도율을 향상시킬 수 있기 때문에, 반도체장치의 열방산성을 더욱 향상시킬 수 있고, 또 저융점금속보다 고융점의 무기분말이 혼합되어 있는 경우에는 반도체소자와 저융점금속층의 열팽창율차를 가급적 작게할 수 있기 때문에, 반도체장치의 내구성을 더욱 향상시킬 수 있다.In addition, when the metal powder having a higher melting point than that of the low melting metal is mixed in the low melting metal layer, the thermal conductivity of the low melting metal worm can be improved, so that the heat dissipation of the semiconductor device can be further improved, and higher than that of the low melting metal. When the inorganic powders of the melting point are mixed, the thermal expansion coefficient difference between the semiconductor element and the low melting point metal layer can be made as small as possible, so that the durability of the semiconductor device can be further improved.
본 발명의 반도체장치에 의한 일실시예를 제!도에 나타냈다. 제1도에 나타낸 반도체장치는 필름기판(10)에 형성된 구멍내에 필름기판(10)의 일면측(탑재면)으로부터 반도체소자(12)를 탑재하고, 필름기판(10)의 구멍내에 형성된 기판측접속부(내부리드(20))와, 이 탑재면에 대향하여 반도체소자(12)의 일면에 형성된 소자측접속부(금범프(22))를 전기적으로 접속한 후, 상기 기판측 접속부와 소자측접속부를 절연성수지층(14)에 의해서 봉지하여 된다. 이 반도체장치에서는 반도체소자(12)의 다른면이 절연성수지층(14)으로부터 노출되어 있다.An embodiment of the semiconductor device of the present invention is shown in FIG. The semiconductor device shown in FIG. 1 mounts the semiconductor element 12 from one surface side (mounting surface) of the film substrate 10 in the hole formed in the film substrate 10, and the substrate side formed in the hole of the film substrate 10. FIG. After electrically connecting the connecting portion (inner lead 20) and the element side connecting portion (gold bump 22) formed on one surface of the semiconductor element 12 to face the mounting surface, the substrate-side connecting portion and the element-side connecting portion Is sealed by the insulating resin layer 14. In this semiconductor device, the other surface of the semiconductor element 12 is exposed from the insulating resin layer 14.
이러한 제1도에 나타낸 반도체장치에서는 기판측접속부와 소자측접속부의 접속이 필름기판(10)을 구성하는 가요성필름(16)의 일면에 도체패턴(18)의 일부를 형성하여 구멍의 안쪽으로 돌출하는 내부리드(20)에 반도체소자(12)의 일면에 형성된 금범프(22)를 접속하여 이루어진다. 이 가요성필름(16)의 다른 면에는 외부회로와 접속되는 외부접속단자로서 땜납볼(26)(땜납범프)이 가요성필름(16)을 관통하는 관통공(28)에 의해서 도체패턴(18)에 접속되어 있다.In the semiconductor device shown in FIG. 1, the connection between the substrate-side connection portion and the element-side connection portion forms a part of the conductor pattern 18 on one surface of the flexible film 16 constituting the film substrate 10 to the inside of the hole. The gold bumps 22 formed on one surface of the semiconductor element 12 are connected to the protruding inner lead 20. On the other side of the flexible film 16, the conductor pattern 18 is formed by a through hole 28 through which the solder ball 26 (solder bump) penetrates the flexible film 16 as an external connection terminal connected to an external circuit. )
제1도의 반도체장치에서는 도체패턴(18)이 내부리드(20)를 제외하고 실리콘수지 등의 절연성수지로 형성된 수지막(24)으로 덮혀서 절연되어 있고, 또 반도체소자(12)를 탑재하는 구멍 둘레의 수지막(24)의 표면에는 동 등의 금속박이나 도금 등에 의해서 금속층(30)이 형성되어 있다.In the semiconductor device of FIG. 1, the conductor pattern 18 is insulated from the resin film 24 formed of an insulating resin such as silicon resin except for the inner lead 20, and insulated from the semiconductor device 12. The metal layer 30 is formed in the surface of the circumferential resin film 24 by metal foil, plating, etc., such as copper.
이 반도체장치에서 사용하는 필름기판(10)에는 가요성필름의 일면에 형성된 도체패턴(18)이 일단에 반도체소자를 탑재하기 위해 TAB용 테이프를 사용할 수 있다.In the film substrate 10 used in the semiconductor device, a tape for TAB can be used to mount the semiconductor element on one end of the conductor pattern 18 formed on one surface of the flexible film.
제1도에 나타낸 반도체장치의 절연성수지층(14)을 형성하는 절연성수지로서는 에폭시수지 등의 종래부터 반도체소자 등이 봉지에 사용되고 있는 절연성수지를 사용할 수 있다. 특히 2산화규소(SiO2)의 충전재 등이 절연성무기물을 혼합함으로써, 절연성수지층(14)이 열전도성을 향상할 수 있기 때문에 바람직하다.As the insulating resin for forming the insulating resin layer 14 of the semiconductor device shown in FIG. 1, an insulating resin conventionally used for sealing semiconductor elements, such as epoxy resin, can be used. In particular, a filler of silicon dioxide (SiO 2 ) or the like is preferable because the insulating resin layer 14 can improve the thermal conductivity by mixing the insulating inorganic material.
이 절연성수지층(14) 및 반도체소자(12)의 다른 면은 저융점금속층(34)에 의해서 덮여져 있다. 이러한 저융점금속층(34)을 형성하는 저융점금속으로서는 반도체소자의 내열온도 이하의 온도에서 용융되는 저융점금속을 사용할 수 있다. 이와 같은 저융점금속으로는 450℃ 이하의 온도에서 용융하는 저융점합금을 바람직하게 사용할 수 있다.The other surface of the insulating resin layer 14 and the semiconductor element 12 is covered by the low melting point metal layer 34. As the low melting point metal forming the low melting point metal layer 34, a low melting point metal that is melted at a temperature lower than the heat resistance temperature of the semiconductor device may be used. As such a low melting point metal, the low melting alloy which melts at the temperature of 450 degrees C or less can be used preferably.
여기서, 450℃를 넘는 온도에서 용융하는 저융점합금을 사용하면, 반도체소자(12) 내열성에 문제가 발생하기 쉽다. 이러한 관점에서 250℃ 이하의 온도에서 용융되는 저융점합금을 사용하는 것이 바람직하다.Here, when the low melting point alloy which melts at the temperature over 450 degreeC is used, a problem arises in the heat resistance of the semiconductor element 12 easily. In view of this, it is preferable to use a low melting point alloy that is melted at a temperature of 250 ° C or lower.
이와 같은 저융점합금으로서는 특히 땜납합금을 바람직하게 사용할 수 있다. 이러한 땜납합금으로는 Sn-Pb계 땜납합금, Sn-Pb-Sb계 땜납합금, Sn-Pb-Ag계 땜납합금, Pb-In계 땜납합금, Pb-Ag계 땜납합금, Sn-Zn계 땜납합금, Sn-Sb계 땜납합금, Sn-Ag계 땜납합금, Bi-Sn-In계 땜납합금 등을 들 수 있다.Especially as such a low melting point alloy, a solder alloy can be used preferably. Such solder alloys include Sn-Pb based solder alloys, Sn-Pb-Sb based solder alloys, Sn-Pb-Ag based solder alloys, Pb-In based solder alloys, Pb-Ag based solder alloys, and Sn-Zn based solder alloys. , Sn-Sb solder alloys, Sn-Ag solder alloys, Bi-Sn-In solder alloys, and the like.
또 여기서 「반도체소자의 내열온도」란 상술한 바와 같이, 반도체소자의 회로 등이 열에 의해서 파괴되는 온도를 말한다.As described above, the "heat resistance temperature of the semiconductor element" refers to a temperature at which a circuit or the like of the semiconductor element is destroyed by heat.
이와 같이 저융점금속층으로 된 저융점금속층(34)과 반도체소자(12)의 다른 면은 통상, 반도체소자(12)에 증착되어 있는 니켈/금 등의 금속층에 의해서 밀착되고, 수지막(24)과 저융점금속층(34)은 수지막(26)의 표면에 동 등의 금속박이라든지 도금 등에 의해서 형성된 금속층(30)에 의해서 밀착된다.In this manner, the low melting point metal layer 34 made of the low melting point metal layer and the other surface of the semiconductor element 12 are usually brought into close contact with a metal layer such as nickel / gold deposited on the semiconductor element 12 and the resin film 24. The low melting point metal layer 34 is brought into close contact with the surface of the resin film 26 by the metal layer 30 formed by metal foil such as copper or plating.
한편, 저융점금속층(34)과 절연성수지층(14)은 절연성수지층(14)의 표면에 형성된 용융된 저융점금속에 대한 습윤성이 향상된 습윤성향상층을 거쳐서 밀착된다.On the other hand, the low melting point metal layer 34 and the insulating resin layer 14 is in close contact with the wettability improvement layer with improved wettability to the molten low melting point metal formed on the surface of the insulating resin layer 14.
이 습윤성향상층으로서는 제2도에 나타낸 바와 같이, 절연성수지층(14)의 표면에 고착된 금속분말로 된 금속분말층(36)이 바람직하다. 이러한 금속분말층(36)은 금속분말을 절연성수지층(14)의 표면에 뿌린 후, 절연성수지층(14)을 가열분위기하에서 경하시킴으로써 형성할 수 있다.As this wettability improvement layer, as shown in FIG. 2, the metal powder layer 36 which consists of metal powders which were stuck to the surface of the insulating resin layer 14 is preferable. The metal powder layer 36 can be formed by spraying the metal powder on the surface of the insulating resin layer 14, and then lowering the insulating resin layer 14 under a heating atmosphere.
여기서 사용할 수 있는 금속분말로는 저융점금속층(34)을 형성하는 저융점금 속의 융점보다 고융점을 갖는 금속분말로서 텅스텐(W), 몰리브덴(Mo), 은(Ag), 동(Cu)의 금속분말을 바람직하게 사용할 수있고, 이들 금속분말을 단독 또는 2종 이상을 혼합하여 사용해도 좋다.The metal powder that can be used here is a metal powder having a higher melting point than the melting point in the low melting point metal forming the low melting point metal layer 34, and a metal powder of tungsten (W), molybdenum (Mo), silver (Ag), and copper (Cu). Can be used preferably, and these metal powder may be used individually or in mixture of 2 or more types.
본 발명에서는 제2도에 나타낸 금속분말층(36) 대신에 제3도에 나타낸 바와 같이, 절연성수지층(14) 표면의 일부에 형성한 금속층(38)을 습윤성향상층으로 해도 좋다. 이 금속층(38)은 절연성수지층(14)의 표면의 일부를 평탄화한 개소에 저융점금속의 융점보다 고융점을 갖는 동 등의 금속박이나 금속도금 등에 의해서 형성한 것이다.In the present invention, instead of the metal powder layer 36 shown in FIG. 2, as shown in FIG. 3, the metal layer 38 formed on a part of the surface of the insulating resin layer 14 may be a wettability enhancing layer. The metal layer 38 is formed by metal foil or metal plating such as copper having a higher melting point than the melting point of the low melting point metal at a portion where the surface of the insulating resin layer 14 is flattened.
또 금속도금에 의해서 금속층(38)을 형성하는 경우에는 절연성수지층(14)에 평탄부분을 형성하지 않더라도 좋다.In the case where the metal layer 38 is formed by metal plating, a flat portion may not be formed in the insulating resin layer 14.
이와 같이, 절연성수지층(14)의 표면의 일부에 용융된 저융점금속에 대한 습윤성이 절연성수지층(14)의 다른 표면보다 향상된 습윤성향상층이 형성되더라도, 절연성수지층(14)과 저융점금속층(34)의 밀착성을 향상시킬 수 있다.As such, even if the wettability improvement layer having improved wettability to the molten low melting point metal is formed on a part of the surface of the insulating resin layer 14 than the other surface of the insulating resin layer 14, the insulating resin layer 14 and the low melting point are formed. The adhesion of the metal layer 34 can be improved.
이상, 진술한 제1도∼제3도에 나타낸 반도체장치의 필름기판(10)에는 가요성필름(16)의 일면측(반도체소자(12) 탑재면)에 도체패턴(18)을 형성한 것을 사용했으나, 가요성필름(16)의 다른 면(반도체소자(12)의 탑재면에 대해 반대측 면)에 도체패턴(18)을 형성한 것을 사용해도 좋다. 이 경우에, 땜납볼 등의 외부접속단자의 장착은 가요성필름(16)의 다른 면에 형성한 도체패턴(18)을 피복하는 실리콘수지 등의 수지막에 저면으로 도체패턴(18)이 노출되는 비아홀을 형성하고 이 비아홀에 땜납볼 등의 외부접속단자를 삽입함으로써 행할 수 있다.As described above, in the film substrate 10 of the semiconductor device shown in FIGS. 1 to 3, the conductor pattern 18 is formed on one side of the flexible film 16 (the mounting surface of the semiconductor element 12). Although used, the one in which the conductor pattern 18 is formed on the other side of the flexible film 16 (the side opposite to the mounting surface of the semiconductor element 12) may be used. In this case, mounting of external connection terminals, such as solder balls, exposes the conductor pattern 18 to the bottom of a resin film such as silicone resin covering the conductor pattern 18 formed on the other side of the flexible film 16. This can be done by forming a via hole and inserting an external connection terminal such as a solder ball into the via hole.
그런데, 본 발명의 저융점금속층(34)을 형성하는 저융점금속의 열전도율은 겨우 50W/m°K이지만, 저융점금속층(34)내에 저융점금속보다 고융점의 금속분말을 혼합시킴에 따라, 저융점금속층(34)의 열전도율을 향상시킬 수 있다.However, the thermal conductivity of the low melting point metal forming the low melting point metal layer 34 of the present invention is only 50 W / m ° K, but by mixing the metal powder of higher melting point than the low melting point metal in the low melting point metal layer 34, The thermal conductivity of the low melting point metal layer 34 can be improved.
여기서, 사용할 수 있는 금속분말로서는 텅스텐(W), 몰리브덴(Mo), 은(Ag), 동(Cu)으로부터 선택한 1종 또는 2종 이상의 금속분말을 들 수 있다.Here, as the metal powder which can be used, 1 type (s) or 2 or more types of metal powders chosen from tungsten (W), molybdenum (Mo), silver (Ag), and copper (Cu) are mentioned.
이러한 금속분말중 예를 들어 동(Cu)분말 또는 텅스텐(W) 분말을 Sn-Pb계 땜납합금(Sn:Pb=60:40, 열전도율:약 50W/m°K)에 50중량% 첨가한 경우 얻어진 저융점금속층(34)의 열전도율을 약 120W/m°K(동분말 첨가) 또는 약 70W/m°K(텅스텐분말 첨가)로 할 수 있다.Among these metal powders, for example, when copper (Cu) powder or tungsten (W) powder is added to Sn-Pb-based solder alloy (Sn: Pb = 60: 40, thermal conductivity: about 50W / m ° K), 50% by weight The thermal conductivity of the obtained low melting point metal layer 34 can be about 120 W / m ° K (copper powder addition) or about 70 W / m ° K (tungsten powder addition).
또 금속분말중 텅스텐(W) 또는 몰리브덴(Mo)의 금속분말을 사용하는 경우에는, 얻어진 저융점금속층(34)의 영율이 높아져 무르게 되기 때문에, 미리 실험적으로 첨가량과 영율과의 관계를 조사하여 두는 것이 바람직하다.In the case of using a metal powder of tungsten (W) or molybdenum (Mo) in the metal powder, the Young's modulus of the obtained low melting point metal layer 34 becomes high and soft, so that the relationship between the addition amount and the Young's modulus is experimentally investigated in advance. It is preferable.
또 금속분말중 텅스텐(W) 또는 몰리브덴(Mo)의 금속분말을 혼합한 저융점금속층(34)은 저융점금속만으로 형성된 경우에 비교하여 열팽창계수가 작다. 예를 들어, 텅스텐(W) 분말을 Sn-Pb계 땜납합금(Sn:Pb=63:37, 열팽창계수:약 24×10-6/℃)에 65중량% 첨가한 경우 얻어진 저융점금속층(34)의 열팽창계수를 약 6×10-6∼8×10-6/℃으로 할 수 있다. 이 때문에, 반도체소자(12)와 저융점금속층(34)의 열팽창차에 기인하는 열적, 기계적 스트레스를 가급적 저감시킬 수 있다.In addition, the low melting point metal layer 34 in which the metal powder of tungsten (W) or molybdenum (Mo) is mixed in the metal powder has a smaller coefficient of thermal expansion as compared with the case where only the low melting point metal is formed. For example, a low melting point metal layer (34) obtained by adding tungsten (W) powder to a Sn-Pb-based solder alloy (Sn: Pb = 63: 37, thermal expansion coefficient: about 24 × 10 −6 / ° C.) by 65% by weight The thermal expansion coefficient of?) Can be about 6x10 -6 to 8x10 -6 / ° C. For this reason, the thermal and mechanical stress caused by the thermal expansion difference of the semiconductor element 12 and the low melting-point metal layer 34 can be reduced as much as possible.
이와 같이, 저융점금속층(34)의 열팽창계수의 저감을 도모하기 위해서는 텅스텐(W) 또는 몰리브덴(Mo)의 금속분말 대신에, 저융점금속보다 고융점의 무기분말을 혼합하더라도 좋다. 이러한 무기분말로서는 2산화규소(SiO2), 탄화규소(SiC), 질화알루미늄(AIN), 질화붕소(BN), 탄소(C)에서 선택한 1종 또는 2종 이상의 무기분말을 사용할 수 있다.In this way, in order to reduce the thermal expansion coefficient of the low melting point metal layer 34, instead of the metal powder of tungsten (W) or molybdenum (Mo), an inorganic powder having a higher melting point than that of the low melting point metal may be mixed. As the inorganic powder, one or two or more inorganic powders selected from silicon dioxide (SiO 2 ), silicon carbide (SiC), aluminum nitride (AIN), boron nitride (BN), and carbon (C) can be used.
또 탄화규소(SiC), 질화알루미늄(AIN), 질화붕소(BN), 탄소(C)를 무기분말로서 사용한 경우에는 얻어진 저융점금속층(34)의 열전도율을 유지 또는 향상시킬 수 있다.In the case where silicon carbide (SiC), aluminum nitride (AIN), boron nitride (BN), and carbon (C) are used as the inorganic powder, the thermal conductivity of the obtained low melting point metal layer 34 can be maintained or improved.
저융점금속층(34)중에 텅스텐(W), 몰리브덴(Mo), 은(Ag), 동(Cu) 등의 금속분말을 배합할 때에는 저융점금속과 금속분말의 습윤성을 향상할 플럭스를 첨가하는 것이 바람직하다. 이 플럭스로서는 동분말에서는 로진계플럴스 등의 유기계플럭스가 바람직하고, 텅스텐분말이나 몰리브덴분말에서는 염산 등의 무기계플럭스가 바람직하다.When blending metal powders such as tungsten (W), molybdenum (Mo), silver (Ag) and copper (Cu) in the low melting point metal layer 34, it is preferable to add a flux to improve the wettability of the low melting point metal and the metal powder. desirable. As the flux, an organic flux such as rosin-based flux is preferable in the same powder, and an inorganic flux such as hydrochloric acid is preferable in a tungsten powder or molybdenum powder.
또 2산화규소(SiO2), 탄화규소(SiC), 질화알루미늄(AIN), 질화붕소(BN), 탄소(C) 등의 무기분말을 저융점금속중에 배합할 때에, 플럭스의 첨가만으로는 무기분말과 저융점금 속의 습윤성을 향상시키기 곤란하기 때문에, 무기분말의 표면에 저융점금속과의 습윤성이 양호한 금속층, 예를 들어 동(Cu), 금(Au), 티탄(Ti), 니켈(Ni) 등의 금속층을 형성하는 것이 좋다. 이러한 금속층의 형성은 무전해도금, 결합제의 사용, 이온도금, 혼합드라이밀, 용융사출 등으로 행할 수 있다.In addition, when inorganic powders such as silicon dioxide (SiO 2 ), silicon carbide (SiC), aluminum nitride (AIN), boron nitride (BN), and carbon (C) are blended in the low melting point metal, the inorganic powder may be added only by adding flux. Since it is difficult to improve the wettability in the low melting point gold, the metal layer having good wettability with the low melting point metal on the surface of the inorganic powder, for example, copper (Cu), gold (Au), titanium (Ti), nickel (Ni) It is good to form metal layers, such as these. Such a metal layer can be formed by electroless plating, use of a binder, ion plating, mixed dry mill, melt injection, or the like.
단, 질화붕소(BN)분말이나 탄소(C)분말로는 충분한 강도를 갖는 금속층을 형성하기 곤란하고, 치밀한 저융점금속층(34)을 형성하기 어렵기 때문에, 저융점금속층(34)에 의해서 반도체소자(12)를 기밀 봉지하는 경우에는 적당하지 않다.However, since it is difficult to form a metal layer having sufficient strength with the boron nitride (BN) powder or the carbon (C) powder, and it is difficult to form the dense low melting point metal layer 34, the semiconductor is formed by the low melting point metal layer 34. It is not suitable when the element 12 is hermetically sealed.
또 저융점금속과의 습윤성이 양호한 금속층을 표면에 형성한 무기분말을 사용하는 경우에도, 저융점금속중에 플럭스를 첨가하는 것이 바람직하다.Moreover, even when using the inorganic powder which formed the metal layer with good wettability with the low melting point metal on the surface, it is preferable to add a flux to the low melting point metal.
이와 같이 형성된 저융점금속층(34)과 필름기판(10)의 탑재면에 형성된 도체패턴(18)의 접지배선을 전기적으로 접속함으로써, 신호노이즈를 줄일 수 있고, 반도체장치의 전기적 특성을 양호하게 할 수 있다. 이 전기적인 접속은 필름기판(10)에 형성한 도체패턴(18)의 접지배선과 수지막(24)의 표면에 형성한 금속층(30)을 비아 등에 의해서 전기적으로 접속하거나 또는 반도체소자(12)의 다른 면에 증착 등에 의해서 형성된 금속층과 상기 접지배선을 전기적으로 접속함으로써 행할 수 있다.By electrically connecting the low melting point metal layer 34 formed in this way and the ground wiring of the conductor pattern 18 formed on the mounting surface of the film substrate 10, the signal noise can be reduced and the electrical characteristics of the semiconductor device can be improved. Can be. The electrical connection is made by electrically connecting the ground wiring of the conductor pattern 18 formed on the film substrate 10 and the metal layer 30 formed on the surface of the resin film 24 by vias or the like, or by the semiconductor element 12. This can be done by electrically connecting the metal layer formed on the other side of the substrate by vapor deposition or the like with the ground wiring.
제1도∼제3도에 나타낸 반도체장치에서는 절연성수지층(14)과 금속분말층(36) 또는 금속층(38) 등의 습윤성향상층을 거쳐서 저융점금속층(34)이 접촉되어 있으므로 양층의 밀착성을 향상시킬 수 있어, 반도체장치의 내구성을 향상할 수 있다.In the semiconductor device shown in FIGS. 1 to 3, the low melting point metal layer 34 is in contact with the insulating resin layer 14 and the wettability enhancing layer such as the metal powder layer 36 or the metal layer 38. Can be improved, and the durability of the semiconductor device can be improved.
또 저융점금속층(34)은 반도체소자(12)의 다른 면과 직접 접촉되어 있어 반도체소자(12)에서 발생한 열을 신속하게 방산시킬 수 있어, 반도체장치내의 열축적을 방지할 수 있다.In addition, the low melting point metal layer 34 is in direct contact with the other surface of the semiconductor element 12 to quickly dissipate heat generated in the semiconductor element 12, thereby preventing heat accumulation in the semiconductor device.
이러한 제1도∼제3도에 나타낸 반도체장치를 제조할 때에는 우선, 반도체소자(12)를 탑재한 필름기판(10)의 탑재면에 형성한 기판측접속부로서의 내부리드(20)의 각각과, 필름기판(10)의 탑재면에 대향하는 반도체소자(12)의 일면에 형성한 소자측접속부로서의 금범프(22)의 각각을 접속한다.When manufacturing the semiconductor device shown in FIGS. 1 to 3, first, each of the inner leads 20 as substrate-side connection portions formed on the mounting surface of the film substrate 10 on which the semiconductor element 12 is mounted, Each of the gold bumps 22 as the element side connection portion formed on one surface of the semiconductor element 12 opposite to the mounting surface of the film substrate 10 is connected.
이 필름기판(10)은 가요성필름(16)의 일면에 형성된 도체패턴(18)의 내부리드(20)에 반도체소자를 탑재하도록 TAB용 테이프를 사용하고, 가요성필름(16)의 다른 면에 설비된 땜납볼(26)과 도체패턴(18)을 비아(28)에 의해서 접속하고, 또 내부리드(20)를 제외하고 도체패턴(18)을 수지막(24)으로서 덮는다.The film substrate 10 uses a tape for TAB to mount a semiconductor element on the inner lead 20 of the conductor pattern 18 formed on one surface of the flexible film 16, and the other surface of the flexible film 16. The solder ball 26 and the conductor pattern 18 provided in the connection are connected by the via 28, and the conductor pattern 18 is covered with the resin film 24 except for the inner lead 20.
이어서, 금범프(22)와 내부리드(20)의 접속부를 봉지할 필름기판(10)의 탑재면과 반도체소자(12)의 일면측 사이의 간극에 에폭시계수지 등의 절연성수지를 충전하여 반도체소자(12)의 다른면이 노출된 절연성수지층(14)을 형성한다. 이 때에 절연성수지중에 2산화규소(SiO2)의 충전재 등의 절연성무기성분을 배합함으로써 절연성수지층(14)의 열전도성을 향상시킬 수 있다.Subsequently, an insulating resin such as an epoxy resin is filled in the gap between the mounting surface of the film substrate 10 to seal the connection portion between the gold bump 22 and the inner lead 20 and one surface side of the semiconductor element 12. The other surface of the element 12 forms the insulating resin layer 14 exposed. At this time, the thermal conductivity of the insulating resin layer 14 can be improved by blending insulating inorganic components such as silicon dioxide (SiO 2 ) filler in the insulating resin.
그 후, 절연성수지층(14)의 노출면의 적어도 일부에는 450℃ 이하로 용융한 땜납합금 등의 저융점금속에 대한 습윤성을 향상시킬 수 있는 습윤성향상층으로서 금속분말층(36) 또는 금속층(38)을 형성한다Thereafter, at least a part of the exposed surface of the insulating resin layer 14 is a metal powder layer 36 or a metal layer as a wettability enhancing layer capable of improving wettability to low melting point metals such as solder alloys melted at 450 ° C. or less. Forms 38)
이 금속분말층(36)은 저융점금속층(34)을 형성하는 저융점금속의 융점보다 고융점을 갖는 금속분말로서 텅스텐(W), 롤리브덴(Mo), 은(Ag), 동(Cu)의 1종 또는 2종 이상의 금속 분말을 절연성수지층(14)의 표면에 뿌린 후, 절연성수지층(14)을 가열분위기하에서 경화시킴으로써 형성할 수 있다. 또 금속층(38)은 절연성수지층(14)의 표면의 일부를 평탄화한 개소에 저융점금속의 융점보다 고융점을 갖는 동 등의 금속박이나 금속도금 등으로 형성할 수 있다.The metal powder layer 36 is a metal powder having a higher melting point than that of the low melting metal forming the low melting metal layer 34, and includes tungsten (W), molybdenum (Mo), silver (Ag), and copper (Cu). After spraying one or two or more kinds of metal powders on the surface of the insulating resin layer 14, the insulating resin layer 14 can be formed by curing under a heating atmosphere. The metal layer 38 may be formed of metal foil or metal plating such as copper having a higher melting point than that of the low melting point metal at a portion where the surface of the insulating resin layer 14 is flattened.
또 땜납합금 등의 저융점금속을 용융하여 절연성수지층(14)과 반도체소자(12)의 다른 면을 덮는 저융점금속층(34)을 형성한다. 이 저융점금속중에 저융점금속보다 고융점의 금속분말로서, 텅스텐(W), 몰리브덴(Mo), 은(Ag), 동(CU)의 1종 또는 2종 이상의 금속분말을 혼합함으로써, 저융점금속층(34)의 열전도율을 향상시킬 수 있고, 또 저융점금속층(34)의 열팽창계수를 저감하여 반도체소자(12)의 열팽창계수와의 매칭을 도모할 수 있다.In addition, a low melting point metal such as a solder alloy is melted to form a low melting point metal layer 34 covering the insulating resin layer 14 and the other surface of the semiconductor element 12. The low melting point metal powder is a metal powder having a higher melting point than that of the low melting point metal, and is mixed with one or two or more metal powders of tungsten (W), molybdenum (Mo), silver (Ag), and copper (CU). The thermal conductivity of the metal layer 34 can be improved, and the thermal expansion coefficient of the low melting point metal layer 34 can be reduced to match the thermal expansion coefficient of the semiconductor element 12.
또 저융점금속보다 고융점의 무기분말로서 2산화규소(SiO2), 탄화규소(SiC), 질화알루미늄(AIN), 질화붕소(BN), 탄소(C)의 1종 또는 2종 이상의 무기분말을 혼합시킴에 따라, 저융점금속층(34)과 반도체소자(12)의 열팽창율차를 가급적 작게할 수 있다.One or two or more inorganic powders of silicon dioxide (SiO 2 ), silicon carbide (SiC), aluminum nitride (AIN), boron nitride (BN), carbon (C) as inorganic powders having a higher melting point than low melting point metals. By mixing these, the difference in thermal expansion rate between the low melting point metal layer 34 and the semiconductor element 12 can be made as small as possible.
또 이들 금속분말과 무기분말을 병용하더라도 좋다.Moreover, you may use together these metal powder and inorganic powder.
제1도∼제3도에 나타낸 저융점금속층(34)의 외표면에 제4도에 나타낸 바와 같이, 방열을 촉진하는 방열부재로서의 방열핀(40)을 장착함으로써, 반도체장치의 열방산성을 더 향상시킬 수 있다. 이러한 방열부재로서는 방열핀(34) 대신에, 히트스프레더나 물냉각 채널 등을 사용할 수도 있다.On the outer surface of the low melting point metal layer 34 shown in FIGS. 1 to 3, as shown in FIG. 4, heat dissipation fins 40 as heat dissipation members for promoting heat dissipation are further improved, thereby further improving heat dissipation of the semiconductor device. You can. As the heat radiating member, a heat spreader, a water cooling channel, or the like may be used instead of the heat radiating fin 34.
또 저융점금속층(34)과 접촉하는 금속층(30)과 땜납볼(27)을 가요성필름 (16) 및 수지막(24)을 관통하는 비아(29)에 의해서 연결하여 땜납볼(27)을 실장기판의 접지배선에 접속함으로써, 반도체장치의 전기적 특성을 향상시킬 수 있다.The solder ball 27 is connected by connecting the metal layer 30 and the solder ball 27 in contact with the low melting point metal layer 34 by the vias 29 penetrating through the flexible film 16 and the resin film 24. By connecting to the ground wiring of the mounting substrate, the electrical characteristics of the semiconductor device can be improved.
또 필름기판(10)을 구성하는 TAB용 테이프로서 제5도에 나타낸 바와 같이, 도체패턴(18)이 형성된 가요성필름(16)의 동일면에 반도체소자(12)의 땜납범프(22)가 접속되는 도체패턴이 형성되어 있는 TAB용 테이프, 소위 에어리어 TAB용 테이프를 사용할 수 있다.Also, as shown in FIG. 5 as the TAB tape constituting the film substrate 10, the solder bumps 22 of the semiconductor element 12 are connected to the same surface of the flexible film 16 on which the conductor pattern 18 is formed. A tape for TAB and a so-called area TAB tape in which a conductive pattern is formed can be used.
이러한 에어리어 TAB용 테이프로서 제6도에 나타낸 바와 같이 가요성필름(16)의 도체패턴(18)이 형성된 일면에 대해 반대면이 되는 다른 면에서 반도체소자(12)가 탑재되는 탑재면에 도체패턴이 형성된 소위 2메탈 TAB용 테이프를 사용할 수 있다.As the tape for the area TAB, as shown in FIG. 6, the conductor pattern is mounted on the mounting surface on which the semiconductor element 12 is mounted on the other surface which is opposite to the one surface on which the conductor pattern 18 of the flexible film 16 is formed. This formed so-called 2 metal TAB tape can be used.
이상, 기술한 반도체장치 외에, 제7도에 나타낸 반도체장치에도 본 발명을 적용할 수 있다. 제7도에 나타낸 반도체장치는 가요성필름(16)의 일면에 형성된 도체패턴 (18)이 구멍이 안쪽으로 돌출하는 내부리드(20)와 외부리드(54)로 되는 TAB용 테이프를 사용한 것이다. 이 TAB용 테이프의 구멍내로 가요성필름(16)의 다른 면에서 반도체소자(12)를 삽입하여, 내부리드(20)와 반도체소자(12) 일년에 설비된 금범프(22)를 접속한다.In addition to the semiconductor device described above, the present invention can be applied to the semiconductor device shown in FIG. The semiconductor device shown in FIG. 7 uses a TAB tape in which the conductor pattern 18 formed on one surface of the flexible film 16 is formed of an inner lead 20 and an outer lead 54 in which holes protrude inward. The semiconductor element 12 is inserted into the hole of the TAB tape from the other side of the flexible film 16 to connect the inner lead 20 and the gold bump 22 provided in the semiconductor element 12 a year.
이러한 내부리드(20)와 반도체소자(12)의 금범프(22)는 반도체소자(12)의 다른 면이 노출되는 절연성수지층(14)에 의해서 봉지된다. 이 반도체소자(12)와 절연성수지층(14)은 땜납 등의 저융점금속으로 된 저융점금속층(34)으로 덮여져 있고, 저융점금속층(34)과 가요성필름(16)은 구멍의 둘레부에 형성된 금속층(30)에 의해서 밀착되어 있다.The inner lead 20 and the gold bumps 22 of the semiconductor device 12 are sealed by the insulating resin layer 14 on which the other surface of the semiconductor device 12 is exposed. The semiconductor element 12 and the insulating resin layer 14 are covered with a low melting point metal layer 34 made of a low melting point metal such as solder, and the low melting point metal layer 34 and the flexible film 16 are formed around the hole. It adheres by the metal layer 30 formed in the part.
또 저융점금속층(34)과 절연성수지층(14)은 상술한 제2도에 나타낸 금속분말층(36) 또는 제3도에 나타낸 금속층(38)에 의해서 밀착되어 있다.The low melting point metal layer 34 and the insulating resin layer 14 are in close contact with each other by the metal powder layer 36 shown in FIG. 2 or the metal layer 38 shown in FIG.
또 금속분말층(36) 또는 금속층(38)에 대한 설명은 여기서 생략한다.In addition, the description about the metal powder layer 36 or the metal layer 38 is abbreviate | omitted here.
제7도에 나타낸 반도체장치의 열방산성의 향상을 더 도모할 수 있도록, 제8도에 나타낸 바와 같이 저융점금속층(34)의 외측면에 히트스프레더(56)를 설비해도 좋고, 제9도에 나타낸 바와 같이, 방열핀(58)을 설비해도 좋다.In order to further improve the heat dissipation of the semiconductor device shown in FIG. 7, a heat spreader 56 may be provided on the outer surface of the low melting point metal layer 34 as shown in FIG. 8. As shown, the heat radiation fins 58 may be provided.
또 제7도∼제9도에 나타낸 반도체장치에 사용한 TAB용 테이프 대신에, 제10도에 나타낸 에어리어 TAB용 테이프(60)를 사용할 수도 있다. 이 에어리어 TAB용 테이프(60)는 가요성필름의 일면에 형성된 도체패턴(18)에 반도체소자(12)의 금범프(22)가 접속되는 탑재용패드가 형성된 것이다.Instead of the TAB tape used in the semiconductor devices shown in FIGS. 7 to 9, the area TAB tape 60 shown in FIG. 10 may be used. This area TAB tape 60 is formed with a mounting pad to which the gold bumps 22 of the semiconductor element 12 are connected to the conductor pattern 18 formed on one surface of the flexible film.
또 도체패턴(18)의 반도체소자(12) 탑재부 및 외부리드(54)를 제외하고 폴리이미드수지 등의 수지로 되는 수지막(24)에 의해서 절연되어 있다.The semiconductor film 12 is insulated from the resin film 24 made of a resin such as polyimide resin except for the semiconductor element 12 mounting portion and the external lead 54 of the conductor pattern 18.
지금까지 기술한 제1도∼제10도에 나타낸 반도체장치에는 탑재되는 반도체소자(12)의 일면에 형성된 소자측접속부와 전기적으로 접속되는 가요성필름(16)의 일면에 형성된 필름측접속부를 구비하는 반도체소자 탑재용필름으로서 TAB용 테이프를 사용하고 있다. 이러한 TAB용 테이프로서는 그 소자탑재부의 둘레부 또는 탑재된 반도체소자(10)를 덮도록 형성된 저융점금속층(14)과의 접촉면에 저융점금속층(34)과의 밀착층으로서, 금속층(30)이 형성되어 있는 것을 바람직하게 사용할 수 있다.The semiconductor device shown in FIGS. 1 to 10 described above has a film side connection portion formed on one surface of the flexible film 16 which is electrically connected to the element side connection portion formed on one surface of the semiconductor element 12 to be mounted. A tape for TAB is used as a film for mounting a semiconductor device. As such a TAB tape, the metal layer 30 is an adhesion layer with the low melting point metal layer 34 on the contact surface with the low melting point metal layer 14 formed to cover the periphery of the element mounting portion or the mounted semiconductor element 10. What is formed can be used preferably.
이러한 금속층(30)은 TAB용 테이프의 가요성필름(16)의 표면에 또는 도체패턴(18)의 일부를 절연하는 실리콘수지 등의 절연성수지에 의해서 형성된 수지막(24)의 표면에 동박 등의 금속박을 고착하거나 또는 동도금 등의 금속도금에 의해서 형성할 수 있다.The metal layer 30 is formed of copper foil or the like on the surface of the flexible film 16 of the TAB tape or on the surface of the resin film 24 formed of an insulating resin such as silicone resin that insulates a part of the conductor pattern 18. The metal foil can be fixed or formed by metal plating such as copper plating.
[실시예]EXAMPLE
본 발명을 실시예에 의해서 더 구체적으로 설명한다.The present invention will be described in more detail by way of examples.
[실시예 1]Example 1
폴리이미드수지로 되는 가요성필름(16)의 일면에 도체패턴(18)을 형성하고, 가요성필름(16)에 뚫어 설치된 구멍의 안쪽으로 내부리드(20)가 돌출된 TAB용 테이프를 사용하였으며, 이 TAB용 테이프를 형성하는 가요성필름(16)의 다른 면에는 실장기판과의 접속용단자로서의 범프(땜납볼)를 설비하는 단자접속용 패드부를 형성한다.A conductive pattern 18 was formed on one surface of the flexible film 16 made of polyimide resin, and a tape for TAB was used in which the inner lead 20 protruded into the hole installed in the flexible film 16. On the other side of the flexible film 16 forming the tape for TAB, a pad portion for terminal connection is provided with a bump (solder ball) as a terminal for connection with the mounting substrate.
이 TAB용 테이프의 구멍을 제외하고 일면측 전면에 실리콘계 탄성중합체 페이스트를 스크린인쇄하여 절연성의 수지막(24)을 형성했다. 그 후, 형성한 수지막(24)상에 두께 70㎛의 동박을 배치하고, TAB용 테이프를 경화시켜 금속층(30)을 수지막(24)상에 고착하였다. 이 경화는 건조질소분위기 하에서, 150℃, 2시간 동안 행했다.The insulating resin film 24 was formed by screen printing a silicone-based elastomer paste on the entire surface of one side except for the hole of the tape for TAB. Then, the copper foil of thickness 70micrometer was arrange | positioned on the formed resin film 24, the tape for TAB was hardened, and the metal layer 30 was adhered on the resin film 24. This curing was performed at 150 ° C. for 2 hours under a dry nitrogen atmosphere.
이렇게 하여 얻어진 반도체소자 탑재용필름의 내부리드(20)에 15mm사각이 반도체소자(12)의 일면에 형성된 전극을 싱글본딩법으로 접속하였다.An electrode formed on one surface of the semiconductor element 12 with a 15 mm square was connected to the inner lead 20 of the film for mounting a semiconductor element thus obtained by a single bonding method.
또 이 반도체소자(12)의 다른 면(배면측)에는 금증착층을 형성하였다.On the other side (back side) of this semiconductor element 12, a gold deposition layer was formed.
이어서, 반도체소자 탑재용필름과 반도체소자(12)의 접속부를 실리콘계포팅제에 의해서 형성된 절연성수지층(14)으로 봉지했다. 이 절연성수지층(14)에는 그 표면에 동분말을 뿌려 금속분말층(36)을 형성한 후, 건조질소분위기하에서 150℃, 1시간의 조건으로 경화시킴으로써, 동분말을 절연성수지층(14)의 표면에 고착하여 된 금속분말층(36)을 형성하였다. 반도체소자(12)의 배면측은 절연성수지층(14)으로부터 노출되어 있다.Next, the connection part of the semiconductor element mounting film and the semiconductor element 12 was sealed with the insulating resin layer 14 formed with the silicon potting agent. The insulating resin layer 14 is sprayed with copper powder on its surface to form a metal powder layer 36, and then hardened under dry nitrogen atmosphere at 150 ° C. for 1 hour, thereby insulating the copper powder into the insulating resin layer 14. The metal powder layer 36 adhered to the surface of was formed. The back side of the semiconductor element 12 is exposed from the insulating resin layer 14.
이와 같이, 반도체소자 탑재용필름에 탑재한 반도체소자(12)의 배면측을 덮도록, 무전해니켈도금이 행해진 80∼100 메쉬의 텅스텐분말이 65중량% 첨가된 Sn-Pb 공정계(共晶系)의 땜납 페이스트를 도포하여 땜납 페이스트층을 형성하고, 또 이 땜납 페이스트층상에 저면에 금스퍼터막을 형성한 알루미늄합금제 방열핀을 재치하였다.Thus, Sn-Pb process system to which 65 weight% of 80-100 mesh tungsten powders which were electroless nickel plated were added so that the back side of the semiconductor element 12 mounted in the semiconductor element mounting film may be covered. A series of solder pastes were applied to form a solder paste layer, and an aluminum alloy heat dissipation fin having a gold sputtered film formed on the bottom of the solder paste layer was placed.
그 후, 가요성필름(16)을 위쪽으로 해서, 단자잡속용패드부에 플럭스를 도포하고 난 후 Sn-Pb 공정계의 땜납볼을 배치하고, 건조 후 건조질소분위기중에서 250℃, 1분간의 리플로우처리를 행했다.Thereafter, the flexible film 16 is placed upward, and flux is applied to the terminal fastening pad portion. Then, the solder balls of the Sn-Pb process system are disposed, and after drying, 250 ° C. for 1 minute in a dry nitrogen atmosphere. The reflow process was performed.
리플로우처리 후에 얻어진 반도체장치는 제4도에 나타낸 반도체장치에서와 같이 반도체소자(12) 및 절연성수지층(14)을 덮는 저융점금속층(34)이 반도체소자 (12)의 다른 면의 금증착층, 절연성수지층(14)의 금속분말층(36) 및 수지막(24)상에 고착한 금속층(30)에 의해서, 반도체소자(12), 절연성수지층(14) 및 수지막(24)에 밀착되어 있다. 이 때문에, 얻어진 반도체장치의 내구성은 열사이클 시험에서도 양호한 결과를 얻을 수 있고, 또 반도체장치의 열방산성도 양호하였다.In the semiconductor device obtained after the reflow process, as in the semiconductor device shown in FIG. 4, the low melting point metal layer 34 covering the semiconductor element 12 and the insulating resin layer 14 is deposited with gold on the other side of the semiconductor element 12. The semiconductor element 12, the insulating resin layer 14, and the resin film 24 are formed by the metal powder layer 36 of the layer, the insulating resin layer 14, and the metal layer 30 fixed on the resin film 24. It is in close contact with. For this reason, the durability of the obtained semiconductor device was able to obtain favorable results also in the heat cycle test, and the heat dissipation of the semiconductor device was also good.
[실시예 2]Example 2
폴리이미드수지로 된 가요성필름(16)의 일면에 형성된 도체패턴(18)에 반도체소자(12)의 땜납범프(22)가 접속되는 탑재용패드가 형성되어 있는 에어리어 TAB용 테이프를 사용하였다. 이 에어리어 TAB용 테이프를 형성하는 가요성필름(16)에는 실장기판과의 접속용단자로서 범프(땜납볼)를 설비하는 단자접속용패드부가 형성되어 있다.An area TAB tape was used in which a mounting pad for connecting the solder bumps 22 of the semiconductor element 12 to the conductor pattern 18 formed on one surface of the flexible film 16 made of polyimide resin was formed. The flexible film 16 which forms the area | region TAB tape is provided with the terminal connection pad part which equips bump (solder ball) as a terminal for a connection with a mounting board | substrate.
이 에어리어 TAB용 테이프의 반도체소자(12)의 탑재면을 제외한 일면의 전면에 에폭시계 프리프레그(preprg)를 배치하여 절연성의 수지막(24)을 형성하고, 이 수지막(24)상에 두께 35㎛의 동박을 배치하여 가열가압 접착하고, 수지막(24)상에 금속층(30)을 고착하였다. 이 가열가압 접착은 180℃, 30kg/cm2의 조건에서 행했다.An epoxy resin prepreg is disposed on the entire surface of the surface of the area TAB tape except for the mounting surface of the semiconductor element 12 to form an insulating resin film 24, and the thickness is formed on the resin film 24. 35 micrometers copper foil was arrange | positioned, and it heated-pressure-bonded and fixed the metal layer 30 on the resin film 24. As shown in FIG. This hot press bonding was performed on 180 degreeC and the conditions of 30 kg / cm <2> .
이렇게 하여 얻어진 반도체소자 탑재용필름의 탑재면에 형성한 도체패턴에 11mm 사각의 반도체소자(12) 일면에 형성한 땜납범프(22)를 직접 접속한 플립칩본딩법에 의해서 반도체소자(12)를 탑재했다.The semiconductor element 12 is formed by a flip chip bonding method in which the solder bumps 22 formed on one surface of the 11 mm square semiconductor element 12 are directly connected to the conductor pattern formed on the mounting surface of the semiconductor element mounting film thus obtained. Mounted.
또 이 반도체소자(12)의 다른 면(배면측)에는 니켈/금증착층을 형성했다.On the other side (back side) of this semiconductor element 12, a nickel / gold deposition layer was formed.
이어서, 반도체소자 탑재용필름과 반도체소자(12)의 접속부를 에폭시계포팅제에 의해서 형성된 절연성수지층(14)으로 봉지했다. 이 절연성수지층(14)에는 그 표면에 동분말을 뿌린 후, 건조질소분위기하에서 150℃, 1시간의 조건에서 경화시킴으로써, 동분말을 절연성수지층(14)의 표면에 고착하여 된 금속분말층(36)을 형성하였다. 반도체소자(12)의 배면측은 절연성수지층(14)으로부터 노출되어 있다.Next, the connection part of the semiconductor element mounting film and the semiconductor element 12 was sealed with the insulating resin layer 14 formed with the epoxy potting agent. The insulating resin layer 14 is sprinkled with copper powder on the surface thereof, and then cured at 150 ° C. for 1 hour under a dry nitrogen atmosphere to fix the copper powder to the surface of the insulating resin layer 14. (36) was formed. The back side of the semiconductor element 12 is exposed from the insulating resin layer 14.
이와 같이, 반도체소자 탑재용필름에 탑재한 반도체소자(12)의 배면측을 덮도록, 100 메쉬의 동분말이 50중량% 첨가된 Sn-Pb 공정계의 땜납 페이스트를 도포하여 땜납 페이스트층을 형성하고, 또 이 땜납 페이스트층상에 저면에 니켈/금스퍼터막이 형성된 알루미늄합금제 방열핀을 재치하였다.In this way, a solder paste layer is formed by applying a solder paste of a Sn-Pb process system in which 50 wt% copper powder of 100 mesh is added so as to cover the back side of the semiconductor element 12 mounted on the semiconductor element mounting film. On the solder paste layer, an aluminum alloy heat dissipation fin having a nickel / gold sputtered film formed on its bottom was placed.
그 후, 가요성필름(16)을 위쪽으로 해서, 단자접속용패드부에 플럭스를 도포하고 나서 Sn-Pb 공정계(共晶系)의 땜납볼범프를 배치하여 건조한 후, 건조질소분위기 중에서 230℃, 1분간의 리플로우처리를 행했다.Thereafter, the flexible film 16 is placed upward, the flux is applied to the terminal connection pad portion, the solder ball bumps of the Sn-Pb eutectic system are arranged and dried, and then dried in a dry nitrogen atmosphere. It carried out the reflow process for 1 minute (s).
리플로우처리 후에 얻어진 반도체장치는 제5도에 나타낸 반도체장치와 같이 반도체소자(12) 및 절연성수지층(14)을 덮는 저융점금속층(34)이 반도체소자(12)의 다른 면의 니켈/금증착층, 절연성수지층(14)의 금속분말층(36) 및 수지막(24) 상에 고착한 금속층(30)에 의해서, 반도체소자(12), 절연성수지층(14) 및 수지막(24)에 밀착되어 있다. 이 때문에 얻어진 반도체장치의 내구성이 열사이클 시험 등에서도 양호한 결과를 얻을 수 있고, 또 반도체 장치의 열방산성도 양호하였다.In the semiconductor device obtained after the reflow process, as in the semiconductor device shown in FIG. 5, the low melting point metal layer 34 covering the semiconductor element 12 and the insulating resin layer 14 is formed of nickel / gold on the other side of the semiconductor element 12. The semiconductor element 12, the insulating resin layer 14, and the resin film 24 are formed by the metal powder layer 36 of the vapor deposition layer, the insulating resin layer 14, and the metal layer 30 fixed on the resin film 24. ) For this reason, the durability of the obtained semiconductor device was able to obtain a favorable result also in a heat cycle test etc., and the heat dissipation property of the semiconductor device was also favorable.
[실시예 3]Example 3
폴리이미드수지로 된 두께 75㎛의 가요성필름(16)의 일면에, 두께 25㎛의 동박으로 형성된 도체패턴(18)을 형성하고, 가요성필름(16)의 중앙부에 뚫어 설치된 ㅁ자상의 구멍의 안쪽으로 내부리드(20)가 돌출되어 있는 동시에, 외부리드(54)가 가요성필름(16)의 둘레부에서 외향으로 돌출하는 TAB용 테이프를 사용하였다.On one surface of the flexible film 16 having a thickness of 75 μm made of polyimide resin, a conductor pattern 18 formed of a copper foil having a thickness of 25 μm is formed, and a W-shaped hole formed in the center of the flexible film 16 is formed. A tape for TAB was used in which the inner lead 20 protruded inward and the outer lead 54 protruded outward from the circumference of the flexible film 16.
이 TAB용 테이프의 다른 면의 구멍의 둘레부에는 ㅁ자상의 두께 25㎛의 동박을 접착시킨 후,동박의 표면을 금도금 마무리한 금속층(30)을 형성하였다.After the copper foil having a thickness of 25 µm was bonded to the periphery of the hole on the other side of the tape for TAB, a metal layer 30 having a gold plated surface of the copper foil was formed.
이어서, 심플포인트바인더(simple point binder)를 사용하여, 11mm사각의 반도체소자(12) 일면측의 전 범프와 TAB용 테이프의 내부리드(20)를 접합한 후, 반도체소자(12)와 TAB용 테이프의 내부리드(20)와의 접속부를 용제형 비스페놀에폭시계의 포팅제로서 형성한 절연성수지층(14)으로 봉지하였다. 이 절연성수지층(14)에는 그 표면에 동분말을 뿌린 후, 건조질소분위기하에서 150℃, 1시간의 조건에서 경화를 행함으로써, 동분말을 절연성수지층(14)의 표면에 고착하여 된 금속분말층(36)을 형성하였다. 반도체소자(12) 배면측은 절연성수지층(14)으로부터 노출되어 있다.Subsequently, using a simple point binder, all the bumps on one side of the semiconductor element 12 of 11 mm square and the inner lead 20 of the TAB tape were bonded together, and then the semiconductor element 12 and the TAB The connection part with the inner lead 20 of the tape was sealed with the insulating resin layer 14 formed as a potting agent of the solvent type bisphenol epoxy clock. The insulating resin layer 14 is sprinkled with copper powder on its surface, and then hardened under dry nitrogen atmosphere at 150 ° C. for 1 hour, thereby fixing the copper powder to the surface of the insulating resin layer 14. The powder layer 36 was formed. The back side of the semiconductor element 12 is exposed from the insulating resin layer 14.
이와 같이, 반도체소자 탑재용필름에 탑재한 반도체소자(12)의 배면측을 덮도록, 100 메쉬의 동분말이 50중량% 첨가된 Sn-Pb 공정계의 땜납 페이스트를 도포하여 땜납 페이스트층을 형성하고, 또 이 땜납 페이스트층상에는 저면에 니켈/금스퍼터막이 형성된 알루미늄합금제 방열핀을 재치했다.In this way, a solder paste layer is formed by applying a solder paste of a Sn-Pb process system in which 50 wt% copper powder of 100 mesh is added so as to cover the back side of the semiconductor element 12 mounted on the semiconductor element mounting film. On the solder paste layer, an aluminum alloy heat dissipation fin having a nickel / gold sputtered film formed on its bottom was placed.
그 후, 가요성필름(16)을 위쪽으로 해서, 단자접속용패드부에 플럭스를 도포하고 난 후 Sn-Pb 공정계의 땜납볼을 배치하여 건조한 후, 건조질소분위기중에서 230℃, 1분간의 리플로우처리를 행했다.Then, after applying the flux to the terminal connection pad part with the flexible film 16 upward, the solder balls of the Sn-Pb eutectic system are placed and dried, followed by drying at 230 캜 for 1 minute in a dry nitrogen atmosphere. The reflow process was performed.
리플로우처리 후에 얻어진 반도체장치는 제9도에 나타낸 반도체장치에서와 같이 반도체소자(12) 및 절연성수지층(14)을 덮는 저융점금속층(34)이 반도체소자(12)의 다른 면의 니켈/금증착층, 절연수지층(14)의 금속분말층(36) 및 절연막(24) 상에 고착한 금속층(30)에 의해서 반도체소자(12), 절연성수지층(14) 및 가요성필름(16)에 밀착되어 있다. 이 때문에 얻어진 반도체장치의 내구성이 열사이클시험 등에서도 양호한 결과를 얻을 수 있고, 또 반도체장치의 열방산성도 양호했다.In the semiconductor device obtained after the reflow process, as in the semiconductor device shown in FIG. 9, the low melting point metal layer 34 covering the semiconductor element 12 and the insulating resin layer 14 is formed of nickel / nickel on the other side of the semiconductor element 12. The semiconductor device 12, the insulating resin layer 14, and the flexible film 16 are formed by the gold powder layer, the metal powder layer 36 of the insulating resin layer 14, and the metal layer 30 fixed on the insulating film 24. ) For this reason, the durability of the obtained semiconductor device was able to obtain a favorable result also in a heat cycle test etc., and the heat dissipation property of the semiconductor device was also favorable.
[실시예 4]Example 4
폴리이미드수지로 된 두께 35㎛의 가요성필름(16)에 형성된 도체패턴(18)과 동일면에 반도체소자(12)의 일면에 형성된 접속단자로서의 땜납범프(22)가 접속되는 도체패턴이 형성된 에어리어 TAB용 테이프를 사용했다.Area in which a conductor pattern to which solder bumps 22 as connection terminals formed on one surface of the semiconductor element 12 are connected to the same surface as the conductor pattern 18 formed on the flexible film 16 having a thickness of 35 μm made of polyimide resin A tape for TAB was used.
이 에어리어 TAB용 테이프의 반도체소자(12) 탑재면 둘레부(도체패턴(18)과 동일면측)에는 ㅁ자상의 두께 35㎛의 동박을 두께 60㎛의 에폭시계 프리프레그층으로 된 수지막(24)을 거쳐서 배치설비하였다. 그 후, 이 동박을 가열가압 접착에 의해서 수지막(24)상에 고착하고 금속층(30)을 형성하였다. 이 가열가압 접착은 180℃, 30kg/cm2의 조건에서 행했다.A resin film 24 made of an epoxy-based prepreg layer having a thickness of 60 µm was formed on a peripheral portion (the same side as the conductor pattern 18) of the semiconductor element 12 mounting surface of the area TAB tape. The batch was installed via. Thereafter, the copper foil was fixed on the resin film 24 by heat and pressure bonding to form a metal layer 30. This hot press bonding was performed on 180 degreeC and the conditions of 30 kg / cm <2> .
이렇게 하여 얻어진 반도체소자 탑재용필름의 탑재면에 형성한 도체패턴에는 11mm 사각의 반도체소자(12)의 일면에 형성한 땜납범프(22)를 직접 접속하는 플립칩본딩법에 의해서 반도체소자(12)를 탑재했다.The semiconductor element 12 is formed by the flip chip bonding method of directly connecting the solder bumps 22 formed on one surface of the 11 mm square semiconductor element 12 to the conductor pattern formed on the mounting surface of the semiconductor element mounting film thus obtained. Mounted.
또 이 반도체소자(12)는 다른 면(배면측)에 니켈/금증착층이 형성되어 있는 것이다.In this semiconductor element 12, a nickel / gold deposition layer is formed on the other side (back side).
이어서, 반도체소자 탑재용필름과 반도체소자(12)와의 접속부를 용제형 비스페놀에폭시계의 포팅제에 의해서 형성된 절연성 수지층(14)으로 봉지하였다. 이 절연성수지층(14)은 그 표면에 동분말을 뿌린 후, 건조질소분위기하에서 150℃, 1시간의 조건에서 경화시킴으로써, 동분말을 절연성수지층(14)의 표면에 고착하여 된 금속분말층(36)을 형성했다. 반도체소자(12)의 배면측은 절연성수지층(14)으로부터 노출되어 있다.Next, the connection part of the semiconductor element mounting film and the semiconductor element 12 was sealed with the insulating resin layer 14 formed with the potting agent of a solvent-type bisphenol epoxy clock. The insulating resin layer 14 is sprinkled with copper powder on the surface thereof, and then cured at 150 ° C. for 1 hour under a dry nitrogen atmosphere to fix the copper powder on the surface of the insulating resin layer 14. Formed 36. The back side of the semiconductor element 12 is exposed from the insulating resin layer 14.
이와 같이 반도체소자 탑재용필름에 탑재한 반도체소자(12)의 배면측을 덮도록, 무전해니켈도금이 행해진 80∼100 메쉬의 텅스텐분말이 60중량% 첨가된 Sn-Pb 공정계의 땜납 페이스트를 도포하여 땜납 페이스트층을 형성하고, 또 이 땜납 페이스트층상에는 저면에 니켈/금스퍼터막이 형성된 알루미늄합금제 방열핀을 재치했다.In this way, a solder paste of Sn-Pb eutectic system in which 60 wt% of tungsten powder of 80 to 100 mesh subjected to electroless nickel plating was added to cover the back side of the semiconductor element 12 mounted on the semiconductor element mounting film. The solder paste layer was applied to form a solder paste layer. On this solder paste layer, an aluminum alloy heat dissipation fin having a nickel / gold sputtered film formed thereon was placed.
그 후, 반도체소자(12)가 탑재된 반도체소자 탑재용필름을 건조질소분위기하에서 230℃, 1분간의 리플로우처리를 행했다.Thereafter, the semiconductor element mounting film on which the semiconductor element 12 was mounted was subjected to a reflow treatment at 230 ° C. for 1 minute under a dry nitrogen atmosphere.
리플로우처리 후에 얻어진 반도체장치는 제10도에 나타낸 반도체장치에서와 같이 반도체소자(12) 및 절연성수지층(14)을 덮는 저융점금속층(34)이 반도체소자(12)의 다른 면의 니켈/금증착층, 절연성수지층(14)의 금속분말층(36) 및 수지막(24)상에 고착한 금속층(30)에 의해서 반도체소자(12), 절연성수지층(14) 및 수지막(24)에 밀착되어 있다. 이 때문에 얻어진 반도체장치의 내구성이 열사이클시험 등에서도 양호한 결과를 얻을 수 있고 또 반도체장치의 열방산성도 양호했다.In the semiconductor device obtained after the reflow process, as in the semiconductor device shown in FIG. 10, the low melting point metal layer 34 covering the semiconductor element 12 and the insulating resin layer 14 is made of nickel / nickel on the other side of the semiconductor element 12. The semiconductor element 12, the insulating resin layer 14, and the resin film 24 are formed by the metal powder layer 36 of the gold deposition layer, the insulating resin layer 14, and the metal layer 30 fixed on the resin film 24. ) For this reason, the durability of the obtained semiconductor device was satisfactory even in a heat cycle test or the like, and the heat dissipation of the semiconductor device was also good.
본 발명에 의하면, 경량화 및 컴팩트화를 실질적으로 유지할 수 있고, 또 반도체소자에서 발생한 열을 빠르게 방산할 수 있는 반도체장치를 제공할 수 있게 되어, 반도체장치의 신뢰성을 향상시킬 수 있다.According to the present invention, it is possible to provide a semiconductor device capable of substantially maintaining weight reduction and compactness and dissipating heat generated in the semiconductor element quickly, thereby improving the reliability of the semiconductor device.
Claims (19)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-83679 | 1995-04-10 | ||
| JP7083679A JPH08279533A (en) | 1995-04-10 | 1995-04-10 | Semiconductor device and semiconductor chip mounting film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039307A KR960039307A (en) | 1996-11-25 |
| KR100235091B1 true KR100235091B1 (en) | 1999-12-15 |
Family
ID=13809175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960010562A KR100235091B1 (en) | 1995-04-10 | 1996-04-09 | Semiconductor device and semiconductor chip mounting film |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08279533A (en) |
| KR (1) | KR100235091B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544724B2 (en) * | 2000-10-30 | 2010-09-15 | 京セラ株式会社 | Semiconductor device |
| JP5096782B2 (en) | 2007-04-19 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP5799541B2 (en) * | 2011-03-25 | 2015-10-28 | 株式会社ソシオネクスト | Semiconductor device and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107325A (en) * | 1989-04-17 | 1992-04-21 | Seiko Epson Corporation | Structure and method of packaging a semiconductor device |
| JPH04122053A (en) * | 1990-09-12 | 1992-04-22 | Fujitsu Ltd | Package method of semiconductor chip |
| JPH0582584A (en) * | 1991-09-19 | 1993-04-02 | Nec Corp | Semiconductor device |
-
1995
- 1995-04-10 JP JP7083679A patent/JPH08279533A/en active Pending
-
1996
- 1996-04-09 KR KR1019960010562A patent/KR100235091B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107325A (en) * | 1989-04-17 | 1992-04-21 | Seiko Epson Corporation | Structure and method of packaging a semiconductor device |
| JPH04122053A (en) * | 1990-09-12 | 1992-04-22 | Fujitsu Ltd | Package method of semiconductor chip |
| JPH0582584A (en) * | 1991-09-19 | 1993-04-02 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08279533A (en) | 1996-10-22 |
| KR960039307A (en) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740340B1 (en) | Structure and process for mounting semiconductor chip | |
| JP3420703B2 (en) | Method for manufacturing semiconductor device | |
| JP2751912B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3704864B2 (en) | Semiconductor element mounting structure | |
| US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
| US6262477B1 (en) | Ball grid array electronic package | |
| CA2157994C (en) | Electronic device assembly | |
| KR100203030B1 (en) | Semiconductor device and method for manufacturing the same, and flexible film for mounting semiconductor chip | |
| US7005320B2 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
| JP2541781B2 (en) | Semiconductor chip package | |
| US20040155358A1 (en) | First and second level packaging assemblies and method of assembling package | |
| JP2008507126A (en) | Assembly parts on external board and method for providing assembly parts | |
| KR100235091B1 (en) | Semiconductor device and semiconductor chip mounting film | |
| JP3477486B2 (en) | Manufacturing method of electronic component package | |
| KR100206033B1 (en) | Packaging structure of semiconductor element and packaging of semiconductor element | |
| JPH0864635A (en) | Semiconductor device | |
| JP2658967B2 (en) | Supporting member for electronic package assembly and electronic package assembly using the same | |
| JP3331146B2 (en) | Manufacturing method of BGA type semiconductor device | |
| JP3563603B2 (en) | Semiconductor element mounting structure | |
| JPH0773110B2 (en) | Semiconductor integrated circuit device | |
| JP3279844B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3258564B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3441194B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0897329A (en) | Device having electronic device therein | |
| JP4071893B2 (en) | Wiring board and its mounting structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040910 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |