KR100234405B1

KR100234405B1 - 디지털 아날로그 변환기의 전원제어장치

Info

Publication number: KR100234405B1
Application number: KR1019970002683A
Authority: KR
Inventors: 박성욱
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-01-29
Filing date: 1997-01-29
Publication date: 1999-12-15
Also published as: KR19980066908A

Abstract

본 발명은 디지털 아날로그 변환기(DAC:Digital to Analog Converter)의 전원제어장치에 관한 것으로서 특히 디지털 아날로그 변환기 출력단에 접속된 부하의 유무에 따라 디지털 아날로그 변환기에 소비되는 전류를 차단하는 디지털 아날로그 변환기의 전원제어장치에 관한 것이다.

본 발명에 따른 디지털 아날로그 변환기의 전원제어장치에 있어서, 제어신호를 유입하여 디지털데이터신호 또는 하이레벨의 디지털신호를 선택하고 아날로그신호로 변환시키는 디지털 아날로그 변환회로부; 상기 디지털 아날로그 변환회로부의 출력과 소정의 기준접압을 비교하는 비교부; 및 상기 제어신호와 상기 비교부의 출력을 유입하여 상기 디지털 아날로그 변환회로부에 전원제어신호를 제공하는 전원제어신호 생성부를 포함함을 특징으로 한다.

상술한 바와 같이 본 발명에 의하면 디지털 아날로그 변환기의 출력단에 접속된 부하의 유무를 자동으로 감지하여 부하가 감지되지 않으면 디지털 아날로그 변환기를 파우어다운 모드로하여 디지털 아날로그 변환기의 정전류원에서 출력되는 전류를 차단하여 소비전력을 절감시키는 효과를 제공한다.

Description

디지털 아날로그 변환기의 전원제어장치{Power control apparatus of digital to analog converter}

본 발명은 디지털 아날로그 변환기(DAC:Digital to Analog Converter)의 전원제어장치에 관한 것으로서 특히 디지털 아날로그 변환기 출력단에 접속된 부하의 유무에 따라 디지털 아날로그 변환기에서 불필요하게 소비되는 전류를 차단하는 디지털 아날로그 변환기의 전원제어장치에 관한 것이다.

디지털비디오 신호처리가 보편화되면서 이에 따라 디지털 비디오신호를 모니터 등에 디스플레이하기 위해 아날로그 비디오신호로 변환시키는 디지털 아날로그 변환기가 널리 사용되고 있다. 이때 사용되는 디지털 아날로그 변환기는 비디오신호 부하의 특성상 전류출력을 하고 있으며 이러한 전류출력을 하는 디지털 아날로그 변환기의 회로구성은 정전류원을 기본으로 구성함으로써 전류를 일정하게 소모시킨다.

일반적으로 비디오신호처리는 R, G, B의 비디오신호를 별도로 처리하여 아날로그신호로 출력하는 타입과 두 개의 휘도신호(Y)와 칼라신호(C)를 출력하는 타입과 하나의 복합동기 영상신호를 출력하는 타입으로 나뉘어 지며 이러한 타입들을 수용하기 위해 3개 이상의 디지털 아날로그 변환기로 시스템에 내장하는 경우가 많다. 따라서 그에 따른 전류소모가 많고 출력 모니터를 직접 드라이브하는 경우에는 출력부하에 따라 출력전류범위를 일정하게 가져야 한다.

도 1은 종래의 디지털 아날로그 변환기의 전원제어장치를 보이는 회로도이다.

도 1에서, 디지털 아날로그 변환기(2)에 디지털 비디오신호가 유입되고 디스에이블(Disable)신호가 로우레벨로 비활성화되어 디지털 아날로그 변환기(2)에 유입되면 디지털 아날로그 변환기(2)는 유입된 디지털비디오 신호를 유입하여 아날로그신호로 출력부하(4)에 출력한다. 하이레벨에서 디스에이블신호는 디지털 아날로그 변환기에 인가되면 디지털 아날로그 변환기의 정전류원을 차단시켜 디지털 아날로그 변환기에서 소모되는 전류를 차단하였다.

그러나 종래의 장치는 디스에이블신호가 미도시된 시스템에 저장된 디지털 아날로그 변환기 프로그램에 레지스터 값에 따라 출력됨으로써 사용자가 미리 프로그램 레지스터값을 설정해야만 하는 불편함이 따랐다.

상기 문제점을 해결하기 위해 창출한 본 발명은 디지털 아날로그 변환기의 출력단에 부하의 접속여부를 감지하여 부하가 접속되지 않았을 경우 자동으로 디지털 아날로그 변환기를 파우어다운(Power Down) 모드로 전환시켜 전력소모를 절약할 수 있는 디지털 아날로그 변환기의 전원제어장치를 제공하는 데 목적이 있다.

도 2는 본 발명에 따른 디지털 아날로그 변환기의 전원제어장치를 보이는 회로도이다.

상기 목적을 달성하기 위한 본 발명에 따른 디지털 아날로그 변환기의 전원제어장치에 있어서, 제어신호를 유입하여 디지털데이터신호 또는 하이레벨의 디지털신호를 선택하고 아날로그신호로 변환시키는 디지털 아날로그 변환회로부; 상기 디지털 아날로그 변환회로부의 출력과 소정의 기준접압을 비교하는 비교부; 및 상기 제어신호와 상기 비교부의 출력을 유입하여 상기 디지털 아날로그 변환회로부에 전원제어신호를 제공하는 전원제어신호 생성부를 포함함을 특징으로 한다.

또한, 상기 비교부는 연산증폭기(Operational amplifier) 또는 컴퍼레이터(Comparator)로 구성됨을 특징으로 한다.

또한, 상기 제어신호는 전원온시에 소정시간 제1레벨을 유지한 다음 제1레벨과 상보되는 레벨로 변환되는 신호임을 특징으로 한다.

이하 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

도 2에서 도시된 바와 같이 디지털 아날로그 변환기의 전원제어장치는 디지털신호 또는 하이레벨신호를 선택하여 아날로그신호로 변환시키는 디지털 아날로그 변환회로부(10)와 상기 디지털 아날로그 변환회로부의 출력과 소정의 기준접압을 비교하여 출력하는 비교부(20), 제1제어신호와 상기 비교부의 출력을 유입하여 상기 디지털 아날로그 변환회로부(10)에 전원제어신호를 제공하는 전원제어신호 생성부(30)를 구비한다.

디지털 아날로그 변환회로부(10)는 디지털데이터신호, 예컨대 디지털영상신호와 하이레벨의 디지털신호를 입력단에 유입하여 제어신호(CTL)에 따라 상기 디지털영상신호 또는 하이레벨의 디지털신호를 선택하여 출력하는 멀티플렉서(11)와 멀티플렉서(11)에서 출력하는 상기 신호를 유입하여 아날로그신호로 변환시키는 디지털 아날로그 변환기(12)로 이루어진다.

비교부(20)는 비반전 입력단자에 상기 디지털 아날로그 변환기(12)의 출력전압을 유입하고 반전입력단자에 기준전압(Vref)을 유입하여 상기 입력단자에 유입되는 전압레벨을 비교하여 출력한다.

전원제어신호 생성부(30)는 CTL신호를 데이터입력단(D)에 유입하고 클럭(CK)은 클럭입력단에 유입하는 D플립플롭(31)과 D플립플롭(31)의 출력을 CTL신호로 하여 클럭단자(CK)에 유입하고 비교부(20)의 출력단신호가 D플립플롭(32)의 데이터입력단(D)에 유입되며 CTL제어신호를 리셋단자(RS)에 유입하여 출력신호를 디지털 아날로그 변환기(22)의 전원제어단자(C)에 출력하는 D플립플롭(32)을 구비한다.

도 2의 구성에 따른 동작을 살펴보면 다음과 같다.

전원이 인가되면 하이레벨을 소정시간 유지한 다음 로우레벨 상태로 유지하는 제어신호(CTL)를 유입한다. 이때, 제어신호(CTL)가 하이레벨이면 우선 D플립플롭(32)에서 하이(High)레벨 액티브인 리셋단자(RS)를 통하여 D플립플롭(32)의 출력단자(Q)의 신호를 리셋시켜 로우레벨의 디스에이블신호를 출력시킨다. 따라서 디지털 아날로그 변환기(12)의 전원제어단자(C)는 로우레벨의 디스에이블신호를 유입하여 파우어다운(Power Down) 모드를 디스에이블시키며 디지털 아날로그 변환기(12)가 정상동작되도록 한다.

한편, 제어신호(CTL)가 D플립플롭(31)의 입력데이터단자(D)에 유입되면 유입된 클럭(CK)에 따라 하이레벨이 래취되어 하강에지에서 액티브되는 클럭단자를 갖는 D플립플롭(32)의 클럭으로서 출력된다.

CTL신호는 또한 멀티플렉서(11)의 제어신호로 인가되어 멀티플렉서(11)에 유입되는 디지털신호와 하이레벨을 갖는 디지털신호 중에서 하이레벨을 갖는 디지털신호(H)를 선택하여 출력시킨다. 여기서 멀티플렉서(11)는 CTL신호가 로우레벨일 경우에는 디지털영상신호를 선택하여 출력시키고, CTL신호가 하이레벨일 경우에는 하이레벨의 디지털신호가 선택되며 하이레벨의 디지털신호는 디지털 아날로그 변환기(12)의 비트 분해능에 따라 하이레벨을 나타내는 1의 연속된 비트수로 멀티플렉서(11)에 유입된다.

따라서, CTL신호가 하이레벨일 때 선택된 하이레벨의 디지털신호는 디지털 아날로그 변환기(12)변환기(12)에서 하이레벨의 아날로그신호로 변환되어 출력되며, 디지털 아날로그 변환기(12)에 부하(15)가 접속되어 있지 않다면 약 5볼트의 출력전압을 유지하게 되는 반면에, 디지털 아날로그 변환기(12)의 출력단에 부하(15)가 접속되어 있으면 출력전압은 약 1볼트의 출력전압을 유지하게 된다.

상기 디지털 아날로그 변환기(12)의 출력전압은 비교부(20)의 비반전입력단자에 유입되어 기준전압(Vref)과 비교되어 출력된다. 여기서 기준전압(Vref)은 1.2볼트 정도로 설정되어 반전입력단자에 유입된다. 따라서, 디지털 아날로그 변환기(12)에 부하(15)가 접속되어 있지 않다면 약 5볼트의 전압이 비교부(20)의 비반전입력단자에 유입되어 비교부(20)의 출력전압은 하이레벨이 되고 또한 부하(15)가 접속된 상태에서는 비교부(20)의 출력전압은 로우레벨로 출력되어 D플립플롭(32)에 유입된다.

이때, 부하(15)가 접속되지 않은 상태에서 CTL신호가 하이레벨에서 소정의 시간 경과후 로우레벨로 변환되어 D플립플롭(31)에 입력되면 클럭(CK)에 따라 D플립플롭(31)의 출력신호는 하이에서 로우레벨로 하강되어 D플립플롭(32)의 클럭단자에 인가된다.

또한 이때, 부하(15)가 접속되지 않으면 비교기(20)의 하이레벨의 출력신호는 D플립플롭(32)의 입력데이터단자에 유입되어 클럭(CK)에 따라 D플립플롭(32)에 하이레벨로 래치되어 디스에이블신호가 액티브되어 디지털 아날로그 변환기(12)의 전원제어단자(C)에 출력하게 된다. 따라서, 부하(15)가 접속되어 있지 않았을 경우에는 디지털 아날로그 변환기(12)는 파우어 다운모드로 전환되어 디지털 아날로그 변환기(12)에 소모되는 전류가 차단된다.

또한, CTL신호가 소정시간 후 로우레벨로 하강되어 멀티플렉서(11)에 인가되면 멀티플렉서(11)는 디지털영상신호를 선택하여 디지털 아날로그 변환기(12)에 출력하게 된다. 부하(15)가 있을 경우에는 비교부(20)는 출력된 로우레벨의 전압은 결과적으로 CTL신호를 유입하여 출력하는 D플립플롭(32)의 출력신호가 로우레벨로 하강하여 D플립플롭(32)의 클럭단자에 인가됨으로써 D플립플롭(32)의 출력신호는 로우레벨로 래취되어 디스에이블신호는 비활성화되어 디지털 아날로그 변환기(12)의 전원제어단자(C)에 출력된다. 따라서, 디지털 아날로그 변환기(12)는 파우어 다운모드를 설정되지 않고 정상적인 동작모드로 설정되며 멀티플렉서(11)에서 선택하여 출력되는 디지털영상신호를 유입하여 아날로그신호로 변환시켜 출력하게 된다.

Claims

입력되는 디지털신호를 아날로그신호로 변환시키며, 전원제어신호에 따라 동작이 온오프되는 디지털 아날로그 변환회로부;

일측이 접지되는 부하의 타측이 상기 디지털 아날로그 변환회로부에 연결될 때 상기 디지털 아날로그 변환회로부로부터 출력되는 제1레벨의 전압 및 상기 부하가 상기 디지털 아날로그 변환회로부에 연결되지않을 때 상기 디지털 아날로그 변환회로부로부터 출력되는 제2레벨의 전압을 소정의 기준전압과 비교하여 상기 제1 및 제2레벨의 전압에 대해 서로 상보되는 레벨의 전압을 출력하는 비교부; 및

상기 비교부의 출력을 상기 디지털 아날로그 변환회로부에 상기 전원제어신호로 공급하는 전원제어신호 생성부를 포함함을 특징으로 하는 디지털 아날로그 변환기의 전원제어장치.
제1항에 있어서, 상기 전원제어신호 생성부는 제2제어신호를 데이터 입력단자에 유입하고 소정의 클럭을 유입하는 제1D플립플롭과 상기 제어신호를 리셋단자에 유입하고 상기 비교부의 출력신호를 데이터 입력단자에 유입하며 상기 제1D플립플롭의 출력단자의 신호를 클럭단자에 유입하는 제2D플립플롭으로 구성됨을 특징으로 하는 디지털 아날로그 변환기의 전원제어장치.
제1항에 있어서, 상기 비교부는 연산증폭기(Operational amplifier) 또는 컴퍼레이터(Comparator)임을 특징으로하는 디지털 아날로그 변환기의 전원제어장치.