KR100234384B1 - Method for forming a spacer of semiconductor device and method for forming a cylindrical capacitor using the same - Google Patents
Method for forming a spacer of semiconductor device and method for forming a cylindrical capacitor using the same Download PDFInfo
- Publication number
- KR100234384B1 KR100234384B1 KR1019960034519A KR19960034519A KR100234384B1 KR 100234384 B1 KR100234384 B1 KR 100234384B1 KR 1019960034519 A KR1019960034519 A KR 1019960034519A KR 19960034519 A KR19960034519 A KR 19960034519A KR 100234384 B1 KR100234384 B1 KR 100234384B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- spacer
- silicon
- cylindrical capacitor
- chlorine
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 title abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 239000000460 chlorine Substances 0.000 claims abstract description 17
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 8
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 소자의 스페이서 형성방법 및 이를 이용한 원통형 커패시터 제조방법에 대해 기재되어 있다. 이는, 반도체 기판 상에 물질 패턴을 형성하는 공정, 물질 패턴 측벽에 실리콘으로 된 스페이서를 형성하는 공정, 물질 패턴을 제거하는 공정 및 자외선이 조사된 염소(Cl2) 가스를 사용하여 상기 스페이서의 끝부분을 완만하게 만드는 공정을 구비하는 것을 특징으로 한다. 따라서, 본 발명에 의하면, 스페이서의 첨예부분을 완만하게 할 수 있고, 원통형 커패시터의 누설전류 특성을 향상시킬 수 있다.A method of forming a spacer of a semiconductor device and a method of manufacturing a cylindrical capacitor using the same are described. The process of forming a material pattern on a semiconductor substrate, forming a spacer of silicon on the sidewall of the material pattern, removing the material pattern and the end of the spacer using chlorine (Cl 2 ) gas irradiated with ultraviolet light It is characterized by including a step of making the part smooth. Therefore, according to the present invention, the sharp portion of the spacer can be made smooth, and the leakage current characteristic of the cylindrical capacitor can be improved.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 그 끝부분이 완만한 스페이서 형성방법 및 이를 이용한 원통형 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a spacer forming method having a gentle end portion thereof and a cylindrical capacitor manufacturing method using the same.
최근의 반도체 메모리 소자, 특히 다이나믹 랜덤 억세스 메모리(Dynamic Random Access Memory; 이하 "DRAM"이라 칭함)에서 많이 사용되고 있는 원통형 커패시터는 여러 가지 방법으로 제조될 수 있다.Cylindrical capacitors, which are widely used in modern semiconductor memory devices, in particular, dynamic random access memory (hereinafter, referred to as "DRAM"), can be manufactured by various methods.
도 1은 종래의 원통형 스토리지 전극을 도시한 단면도로서, 산화막 패턴의 측벽에 원통형 실리콘 스페이서를 형성한 후 이를 커패시터를 구성하는 스토리지 전극으로 사용한 경우를 도시한다. 이때, 도면부호 "10"은 반도체 기판을, "12"는 층간절연막을, "14"는 밑판부를 그리고 "16"은 스페이서부를 나타내며, 원통형 스토리지은 밑판부(14)와 스페이서부(16)으로 구성된다.1 is a cross-sectional view illustrating a conventional cylindrical storage electrode, and illustrates a case where a cylindrical silicon spacer is formed on a sidewall of an oxide layer pattern and then used as a storage electrode constituting a capacitor. In this case, reference numeral 10 denotes a semiconductor substrate, 12 denotes an interlayer insulating film, 14 denotes a bottom plate portion, 16 denotes a spacer portion, and cylindrical storage consists of a base plate portion 14 and a spacer portion 16. do.
스페이서부(16)는 이를 형성하기 위한 식각공정에 의해 그 끝부분(A로 표시)이 첨예하게 되고, 그 전체적인 프로파일이 불규칙하게 형성되는 경우가 많다. 이러한 불안정한 상태에서 유전체막을 도포하게 되면 상기 스페이서부(16)의 끝부분이 유전체막의 결정 손상(crystal defect)의 소오스(source)로 작용하여 커패시터의 브레이크 다운(breakdown) 특성을 악화시키게 된다.The spacer portion 16 is sharpened by an etching process for forming the edge portion thereof (marked with A), and its overall profile is often irregularly formed. When the dielectric film is applied in such an unstable state, the end of the spacer portion 16 acts as a source of crystal defects of the dielectric film, thereby deteriorating the breakdown characteristics of the capacitor.
상기한 바와 같은 문제점을 개선하기 위한 방법으로, 암모니아와 과산화수소수 및 탈이온수가 혼합된 화학용액을 이용하여 상기한 스페이서부의 끝부분을 가볍게 식각하여 첨예부분을 완만하게 하는 방법이 있다. 그러나, 상기한 화학용액을 사용하면 스토리지 전극 뿐만아니라 스토리지 전극 하부의 층간절연막(12)까지 같이 식각된다는 문제점이 생긴다. 스토리지 전극 하부의 층간절연막(12)은 스페이서부(16)를 형성한 후 이를 형성하기 위해 사용되었던 산화막 패턴(도시되지 않음)을 제거할 때 상당량 함께 식각되어 상기 밑판부(14) 하부에 언더컷(U)을 형성한다. 따라서, 이미 상당량이 식각된 층간절연막(12)을 또 다시 식각하는 것은 다른 여러 손상들을 발생시키는 요인이 되므로 층간절연막의 이러한 손실을 줄일 수 있는 공정이 요구된다.As a method for improving the problem as described above, there is a method of gently etching the end of the spacer portion by using a chemical solution mixed with ammonia, hydrogen peroxide and deionized water to gently sharpen. However, when the above chemical solution is used, not only the storage electrode but also the interlayer insulating layer 12 under the storage electrode is etched together. The interlayer insulating layer 12 under the storage electrode is etched with a considerable amount when forming the spacer portion 16 and then removing the oxide pattern (not shown) that was used to form the spacer portion 16 to undercut the lower portion of the base plate 14. Form U). Therefore, the etching of the interlayer insulating film 12 which has already been etched a considerable amount again causes a number of other damages, so a process for reducing such loss of the interlayer insulating film is required.
본 발명이 이루고자 하는 기술적 과제는 그 첨예부분을 완만할 수 있는 스페이서 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a spacer forming method capable of smoothing the sharp portion thereof.
본 발명이 이루고자 하는 다른 기술적 과제는 스토리지 전극의 첨예부분을 완만하게하여 누설전류 특성을 향상시킬 수 있는 원통형 커패시터를 제조하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a cylindrical capacitor that can improve the leakage current characteristics by smoothing the sharp portion of the storage electrode.
도 1은 종래의 원통형 스토리지 전극을 도시한 단면도이다.1 is a cross-sectional view showing a conventional cylindrical storage electrode.
도 2a 내지 도 2c는 본 발명에 의한 스페이서 형성방법을 공정 순서별로 설명하기 위해 도시한 단면도들이다.2A through 2C are cross-sectional views illustrating a method of forming a spacer according to the present invention in order of process.
도 3a 내지 도 3g는 본 발명의 의한 원통형 커패시터 제조방법을 공정 순서별로 설명하기 위해 도시한 단면도들이다.3A to 3G are cross-sectional views illustrating a method of manufacturing a cylindrical capacitor according to the present invention in order of process.
상기 과제를 이루기 위하여 본 발명에 의한 반도체 소자의 스페이서 형성방법은, 반도체 기판 상에 물질 패턴을 형성하는 공정, 상기 물질 패턴 측벽에 실리콘으로 된 스페이서를 형성하는 공정, 상기 물질 패턴을 제거하는 공정 및 자외선이 조사된 염소(Cl2) 가스를 사용하여 상기 스페이서의 끝부분을 완만하게 만드는 공정을 구비하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a spacer of a semiconductor device according to the present invention may include forming a material pattern on a semiconductor substrate, forming a spacer of silicon on the sidewall of the material pattern, removing the material pattern, and UV light is irradiated with chlorine (Cl 2 ) gas characterized in that it comprises a step of smoothing the end of the spacer.
이때, 상기 물질 패턴은, 소정의 식각공정에 있어서, 상기 실리콘과의 식각선택성이 좋은 물질로 형성하는 것이 바람직하고, 특히, 산화물로 형성함이 바람직하다.In this case, the material pattern is preferably formed of a material having a good etching selectivity with the silicon in a predetermined etching process, and particularly preferably formed of an oxide.
또한, 상기 스페이서의 끝부분을 완만하게 만드는 공정은, 100℃ ∼ 200℃ 온도, 1torr ∼ 50torr 압력, 염소 흐름 100sccm ∼ 500sccm및 질소 흐름 500sccm ∼ 2000sccm의 공정 조건에서 1 ∼5분동안 진행하는 것을 특이 바람직하다.In addition, the process of smoothing the end of the spacer is characterized by proceeding for 1 to 5 minutes at the process conditions of 100 ℃ to 200 ℃ temperature, 1 tor to 50 tor pressure, chlorine flow 100 sccm to 500 sccm and nitrogen flow 500 sccm to 2000 sccm desirable.
상기 다른 과제를 이루기 위하여 본 발명에 의한 반도체 메모리 소자의 커패시터 제조방법은, 반도체 기판 상에 산화물층을 형성하는 제1 공정, 상기 산화물층 상에 제1 실리콘층을 형성하는 제2 공정, 상기 제1 실리콘층 상에 산화막 패턴을 형성하는 제3 공정, 상기 산화막 패턴 측벽에 제2 실리콘층으로 된 원통형 스페이서를 형성하는 제4 공정, 상기 산화막 패턴을 제거하는 제5 공정 및 자외선이 조사된 염소(Cl2) 가스를 사용하여 상기 원통형 스페이서의 끝부분을 완만하게 만드는 제6 공정을 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor memory device, the method comprising: forming a first oxide layer on a semiconductor substrate; a second step of forming a first silicon layer on the oxide layer; A third process of forming an oxide film pattern on a silicon layer, a fourth process of forming a cylindrical spacer of a second silicon layer on the sidewall of the oxide film pattern, a fifth process of removing the oxide film pattern, and chlorine irradiated with ultraviolet light ( And a sixth step of smoothing the end of the cylindrical spacer using Cl 2 ) gas.
이때, 상기 제6 공정은, 100℃ ∼ 200℃ 온도, 1torr ∼ 50torr 압력, 염소 흐름 100sccm ∼ 500sccm및 질소 흐름 500sccm ∼ 2000sccm의 공정 조건에서 1 ∼5분동안 진행하는 것이 바람직하다.At this time, the sixth step is preferably carried out for 1 to 5 minutes at the process conditions of 100 ℃ to 200 ℃ temperature, 1 tor to 50 tor pressure, chlorine flow 100sccm to 500sccm and nitrogen flow 500sccm to 2000sccm.
따라서, 본 발명에 의한 반도체 소자의 스페이서 형성방법은, 스페이서의 첨예부분을 완만하게 할 수 있고, 원통형 커패시터의 누설전류 특성을 향상시킬 수 있다.Therefore, according to the method for forming a spacer of a semiconductor device according to the present invention, the sharp portion of the spacer can be smoothed and the leakage current characteristic of the cylindrical capacitor can be improved.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in more detail the present invention.
도 2a 내지 도 2c는 본 발명에 의한 스페이서 형성방법을 공정 순서별로 설명하기 위해 도시한 단면도들이다.2A through 2C are cross-sectional views illustrating a method of forming a spacer according to the present invention in order of process.
도 2a를 참조하면, 반도체 기판(20) 상에 물질 패턴(22)을 형성하고, 이 물질 패턴(22)이 형성되어 있는 결과물 기판 전면에 실리콘을 증착하여 전체적으로 균일한 두께를 갖는 실리콘막을 형성한 후 이를 이방성식각함으로써 상기 물질 패턴(22) 측벽에 상기 실리콘으로 된 스페이서(24)를 형성한다. 이때, 상기 물질 패턴(22)은, 스페이서(24)를 형성하기 위한 상기 이방성식각공정에 있어서, 상기 실리콘막과의 식각선택성이 좋은 물질, 예컨대 산화물로 형성한다. 이때, 상기 실리콘막은 실리콘 원자를 포함하는 물질로 형성된 막으로서, 예컨대 불순물이 도우프된 다결정실리콘 등으로 형성한다.Referring to FIG. 2A, a material pattern 22 is formed on a semiconductor substrate 20, and silicon is deposited on the entire surface of the resultant substrate on which the material pattern 22 is formed to form a silicon film having an overall uniform thickness. After anisotropic etching, the spacer 24 made of silicon is formed on the sidewall of the material pattern 22. In this case, the material pattern 22 is formed of a material having a good etching selectivity with the silicon film, for example, an oxide, in the anisotropic etching process for forming the spacer 24. In this case, the silicon film is formed of a material containing silicon atoms, for example, is formed of polycrystalline silicon doped with impurities.
도 2b는 물질 패턴(도 2a의 22)을 제거한 후의 단면도로서, 스페이서(24)의 끝부분(B로 표시)이 첨예하게 형성되어 있음을 알 수 있다.FIG. 2B is a cross-sectional view after removing the material pattern (22 in FIG. 2A), and it can be seen that the end portion (marked B) of the spacer 24 is sharply formed.
도 2c는 그 끝부분이 첨예한 상기 스페이서(24)를 자외선(U.V)이 조사된 염소(Cl2) 가스를 사용하여 가볍게 식각함으로써 그 전체적인, 특히 끝부분(C로 표시)의 프로파일을 완만하게 만든 후의 단면도이다. 상기 식각 공정은, 100℃ ∼ 200℃ 온도, 1torr ∼ 50torr 압력, 염소 흐름 100sccm ∼ 500sccm및 질소 흐름 500sccm ∼ 2000sccm의 공정 조건에서 1 ∼5분동안 진행한다. 상기한 바와 같은 공정 조건에서, 특히 3분동안 실리콘막을 식각하면 약 150Å 정도의 두께의 실리콘막이 식각된다.FIG. 2C shows that the spacer 24 with its sharp end is lightly etched using ultraviolet (UV) irradiated chlorine (Cl 2 ) gas to smooth the profile of its entirety, particularly at the end (indicated by C). This is a cross section after making. The etching process is carried out for 1 to 5 minutes at the process conditions of 100 ℃ to 200 ℃ temperature, 1 tor to 50 tor pressure, chlorine flow 100sccm to 500sccm and nitrogen flow 500sccm to 2000sccm. Under the above process conditions, particularly, the silicon film is etched for three minutes to etch a silicon film having a thickness of about 150 ms.
이때, 상기 식각 공정을 변화시켜 실리콘막의 식각 두께를 조절할 수 있음은 물론이다. 통상 식각 시간 및 식각 온도를 조절하여 상기 실리콘막의 식각 양을 결정한다.In this case, the etching thickness of the silicon film may be adjusted by changing the etching process. In general, the etching time and the etching temperature are controlled to determine the etching amount of the silicon film.
도 3a 내지 도 3g는 본 발명의 의한 원통형 커패시터 제조방법을 공정 순서별로 설명하기 위해 도시한 단면도들로서, 도 2a 내지 2c에서 설명한 바와 같은 본 발명의 방법을 적용하여 DRAM의 커패시터를 형성한 것이다.3A to 3G are cross-sectional views illustrating a method of manufacturing a cylindrical capacitor according to the present invention in order of process, and the capacitor of the DRAM is formed by applying the method of the present invention as described with reference to FIGS. 2A to 2C.
반도체 기판(30) 상에 층간절연막(32)을 형성하고, 이를 선택적으로 식각하여 상기 반도체 기판(30)에 형성된 소오스(도시되지 않음)을 부분적으로 노출시키는 콘택홀(34)을 형성한 후(도 3a), 상기 콘택홀(34)을 완전히 매립할 정도의 두께로 실리콘을 증착함으로써 상기 층간절연막(32) 표면으로부터 소정의 두께를 갖는 제 1 실리콘막(36)을 형성한다 (도 3b). 이때, 상기 층간절연막(32)는 후속 공정을 위하여 그 표면이 평탄하도록 형성한다.After the interlayer insulating film 32 is formed on the semiconductor substrate 30 and selectively etched to form a contact hole 34 partially exposing the source (not shown) formed in the semiconductor substrate 30 ( 3A), the silicon is deposited to a thickness such that the contact hole 34 is completely filled to form a first silicon film 36 having a predetermined thickness from the surface of the interlayer insulating film 32 (FIG. 3B). At this time, the interlayer insulating film 32 is formed to have a flat surface for subsequent processing.
이어서, 상기 제 1 실리콘막(36) 상에 각 셀 단위로 분리되는 직방형의 산화막 패턴(38)을 형성하고(도 3c), 결과물 기판 전면에 실리콘을 다시 증착함으로써 균일한 두께를 갖는 제 2 실리콘막(40)을 형성한 후(도 3d), 상기 제 1 및 제 2 실리콘막을 동시에 이방성식각함으로써 상기 제 1 실리콘막으로 된 스토리지 전극의 밑판부(37)와 상기 제 2 실리콘막으로 되고 상기 산화막 패턴(38)의 측벽을 덮는 스토리지 전극의 원통형 스페이서부(42)를 각각 형성한다(도 3e). 이때, 상기 제 1 및 제 2 실리콘막은 실리콘 원자를 포함하는 물질로 형성된 막으로서, 예컨대 불순물이 도우프된 다결정실리콘 등으로 형성한다.Subsequently, a rectangular oxide film pattern 38 is formed on the first silicon film 36 to be separated on a cell-by-cell basis (FIG. 3C), and the second silicon having a uniform thickness is deposited again on the entire surface of the resulting substrate. After the silicon film 40 is formed (FIG. 3D), the first and second silicon films are anisotropically etched simultaneously to form the bottom plate portion 37 of the storage electrode made of the first silicon film and the second silicon film. Cylindrical spacer portions 42 of the storage electrodes covering the sidewalls of the oxide film pattern 38 are formed, respectively (FIG. 3E). In this case, the first and second silicon films are formed of a material containing silicon atoms, and are formed of, for example, polycrystalline silicon doped with impurities.
계속해서, 산화막 패턴(도 3e의 38)을 습식 식각으로 제거하고 (도 3f) (이때, 밑판부(37) 하부에 있는 층간절연막도 부분적으로 제거되어 상기 밑판부(37)와 층간절연막(32) 사이에 언더컷(U)을 형성한다), 자외선(U.V)이 조사된 염소(Cl2) 가스를 사용하여 상기 밑판부(37) 및 스페이서부(42)로 된 스토리지 전극 표면을 가볍게 식각(slightly etch)함으로써 상기 스토리지 전극의 전체적인, 특히 끝부분(E로 표시)의 프로파일(profile)을 완만하게 만든다. 이때, 상기 염소 가스를 사용한 식각 공정은 100℃ ∼ 200℃ 온도, 1torr ∼ 50torr 압력, 염소 흐름 100sccm ∼ 500sccm및 질소 흐름 500sccm ∼ 2000sccm의 공정 조건에서 1 ∼ 5분동안 진행한다.Subsequently, the oxide film pattern 38 (FIG. 3E) is removed by wet etching (FIG. 3F) (at this time, the interlayer insulating film under the base plate 37 is also partially removed so that the base plate 37 and the interlayer insulating film 32 are removed. Undercut (U) between the) and lightly etch the surface of the storage electrode consisting of the base plate portion 37 and the spacer portion 42 using chlorine (Cl 2 ) gas irradiated with ultraviolet (UV) light etch to smooth the profile of the entirety of the storage electrode, in particular the tip (indicated by E). In this case, the etching process using the chlorine gas is carried out for 1 to 5 minutes at the process conditions of 100 ℃ to 200 ℃ temperature, 1 tor to 50 tor pressure, chlorine flow 100sccm ~ 500sccm and nitrogen flow 500sccm ~ 2000sccm.
이때, 상기 염소 가스는 실리콘막만을 선택적으로 식각하는 가스이기 때문에 상기 밑판부(37) 하부에 형성되어 있는 층간절연막(32)의 손상은 유발하지 않는다.At this time, since the chlorine gas is a gas for selectively etching only the silicon film, damage to the interlayer insulating film 32 formed under the bottom plate portion 37 is not caused.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
따라서, 본 발명에 의하면, 그 끝이 첨예한 실리콘막으로 된 스페이서를 자외선이 조사된 염소 가스를 사용하여 가볍게 식각함으로써 상기 스페이서의 전체적인 프로파일, 특히 끝부분의 프로파일을 다른 산화막(반도체 기판 어디엔가 형성되어 있을)의 손상없이 완만하게 할 수 있다. 또한, 상기한 방법으로 원통부를 형성하는 원통형 커패시터의 경우 누설전류 특성을 향상시킬 수 있다.Therefore, according to the present invention, the spacer of the silicon film having a sharp tip is etched lightly by using chlorine gas irradiated with ultraviolet light, so that the overall profile of the spacer, in particular, the profile of the tip, is formed on another oxide film (semiconductor substrate). It can be made smooth without damage. In addition, in the case of the cylindrical capacitor forming the cylindrical portion by the above method, it is possible to improve the leakage current characteristics.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034519A KR100234384B1 (en) | 1996-08-20 | 1996-08-20 | Method for forming a spacer of semiconductor device and method for forming a cylindrical capacitor using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034519A KR100234384B1 (en) | 1996-08-20 | 1996-08-20 | Method for forming a spacer of semiconductor device and method for forming a cylindrical capacitor using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015263A KR19980015263A (en) | 1998-05-25 |
| KR100234384B1 true KR100234384B1 (en) | 1999-12-15 |
Family
ID=19470147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034519A KR100234384B1 (en) | 1996-08-20 | 1996-08-20 | Method for forming a spacer of semiconductor device and method for forming a cylindrical capacitor using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234384B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682192B1 (en) * | 2000-06-23 | 2007-02-12 | 주식회사 하이닉스반도체 | A method for forming a capacitor of a semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056975A (en) * | 1990-09-26 | 1993-01-14 | Matsushita Electric Ind Co Ltd | Semiconductor memory device and manufacture thereof |
| KR960026823A (en) * | 1994-12-20 | 1996-07-22 | 김주용 | Capacitor Manufacturing Method |
-
1996
- 1996-08-20 KR KR1019960034519A patent/KR100234384B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056975A (en) * | 1990-09-26 | 1993-01-14 | Matsushita Electric Ind Co Ltd | Semiconductor memory device and manufacture thereof |
| KR960026823A (en) * | 1994-12-20 | 1996-07-22 | 김주용 | Capacitor Manufacturing Method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980015263A (en) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5685951A (en) | Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system | |
| US5716535A (en) | Methods and etchants for etching oxides of silicon with low selectivity | |
| US5508223A (en) | Method for manufacturing DRAM cell with fork-shaped capacitor | |
| US5550077A (en) | DRAM cell with a comb-type capacitor | |
| KR100207462B1 (en) | Capacitor fabrication method of semiconductor device | |
| US5950092A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR100234384B1 (en) | Method for forming a spacer of semiconductor device and method for forming a cylindrical capacitor using the same | |
| US7429535B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US5677223A (en) | Method for manufacturing a DRAM with reduced cell area | |
| KR20030054052A (en) | Method of manufacturing capacitor for semiconductor memory device | |
| KR100326269B1 (en) | A method for fabricating high dielectric capacitor in semiconductor device | |
| KR100283482B1 (en) | How to Form Plate Electrodes for Trench Capacitors | |
| KR0165419B1 (en) | Method of manufacturing cylindrical capacitor using spacer | |
| KR0152175B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| JPH05267251A (en) | Formation of contact hole in semiconductor device | |
| KR100520140B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100258195B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR100400285B1 (en) | Method for manufacturing semiconductor device | |
| KR100235948B1 (en) | Storage node forming method of semiconductor device | |
| KR0168208B1 (en) | Polymer removing method | |
| KR930010111B1 (en) | Making method of capacitor of semiconductor device | |
| KR0131731B1 (en) | Manufacture of semiconductor device | |
| US7094697B2 (en) | Method for preparing a deep trench and an etching mixture for the same | |
| KR0165503B1 (en) | Capacitor fabrication method & semiconductor memory device | |
| KR100422352B1 (en) | Method for forming capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070903 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |