KR100233911B1 - 전전자 교환기의 타임 스위치 연결 방법 - Google Patents

Abstract

본 발명은 전전자 교환기의 타임 스위치 연결 방법에 관한 것으로, 외부로부터 타임 스위치를 요구한후, 아이들한 타임 스위치를 할당되면, 타임 스위치 로컬 데이터 링크로 스위치 연결에 해당되는 메시지와 내부 해당 프로세서 통신의 신호를 버스에 실어 타임 스위치 로컬 데이터 링크 펌웨어로 전송하고, 스위칭 보드가 정상이면, 방향 설정에 따라 타임 스위치 연결을 제어하는 제 1,2,3,4 제어 메모리를 결정하는데, 방향 설정 단계에서 수신 방향 제어는 제 4 제어 메모리에 의해 타임 스위치가 연결되고, 방향 설정 단계에서 송신 방향일 때, 채널 번호가 "4096"보다 작으면, 송신 방향을 제어하는 제 1,2 제어 메모리에 의해 타임 스위치가 연결되며, 채널 번호가 "4096"보다 크면, 송신과 수신을 동시에 제어하는 제 3 제어 메모리에 의해 타임 스위치가 연결되므로, 송/수신시를 각각 독립적으로 동작시키고, 송/수신을 동시에 요구시는 가상 채널이라고 하는 인트라 졍선의 스위치 경로를 형성 및 동작시킴에 따라 타임 스위치가 안정적이며, 신뢰성 있는 통화로 확보와, 보다 많은 부가 서비스를 수용할 수 있다는 효과가 있다.

Description

전전자 교환기의 타임 스위치 연결 방법

본 발명은 전전자 교환기(Full Electronic Telephone eXchange)에 관한 것으로, 특히 TDX-100 교환기에 있어서, 타임 스위치의 연결 및 해제 기능을 제공할 수 있도록 한 전전자 교환기의 타임 스위치 연결 방법에 관한 것이다.

일반적으로, 타임 스위치는 접속 교환 서브 시스템(Access Switching Subsystem : 이하 ASS라 약칭함)내의 로컬 스위칭 서브 시스템(Local Switching Subsystem)에 속하며, 타임 슬롯 인터페이스(Time Slot Interchange)기능, μ/A-low , A/μ-low 변환 기능, 접선 기능 및 중앙 데이터 링크(Central Data Link)에 대한 광 정합 기능을 수행한다.

또한, 신호 장치, 녹음 안내 및 회의 통화장치, 가입자 및 중계선 정합 장치와의 정합 기능을 수행한다.

타임 스위치 로컬 데이터 링크(Time Switch and Local Data Link) 블록은 정합 기능을 수행하는 하드웨어와 정합 기능을 제어하는 소프트웨어로 나누어지며, 정합 기능은 가입자 및 중계선 등을 수용하고 있는 ASS에서 구현된다.

상기 ASS는 가입자 및 중계 신호 서비스 정합(Local Service Interface), 타임 스위치, 프레임 릴레이 핸들러(Frame Relay Handler), 광 가입자 접속 장치, 각종 신호 장치, 패킷 핸들러(Packet Handler) 등을 구비하여 대부분의 호처리 기능과 자체 운용 및 유지 보수 기능을 수행하며, 필요시 ASS 단위로 증가함에 따라 시스템적으로 수평 분산 구조를 가진다.

INS는 ASS상호간 또는 ASS와 CCS사이를 연결하는 한편, 번호 번역, 루트 제어, 스페이스 스위치 네트워크의 제어 및 망동기 장치를 구비하여 시스템 클럭을 생성, 배급하는 기능을 수행하는 것으로서, INS와 ASS간에는 광섬유 링크 또는 데이터 링크를 이용하여 외부 가입자에게 연결 된다.

CCS는 시스템의 총괄적인 운용 및 유지 보수 기능을 수행하며, 망관리, 시험 및 측정, 과금 통계, 입/출력 장치 제어, 타 시스템과의 대화 기능을 수행하는 장치이다.

상술한 바와 같이 ASS, INS, CCS를 구비하는 전전자 교환기에서 다수개의 ASS들은 하나의 INS와 데이터 링크로 연결되는 구성을 가지고 있다.

종래 전전자 교환기의 타임 스위치 연결 방법은 텔레포니 디바이스 버스(Telephony Device BUS : 이하, TD BUS라 약칭함)를 이용하여 타임 스위치를 연결하였다.

그러나, TD BUS를 이용하여 통신 서비스를 사용할 경우는 통화로의 잡음과 먹통 현상이 발생하며, 가입자의 회선 점유도 10만 가입자 이상을 수용할 수 없다는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 타임 스위치를 연결할 때, 제어 메모리를 사용하여 연결 및 해제 기능을 수행하므로, 더 많은 부가 서비스의 수용과, 대용량의 가입자를 수용할 수 있도록 한 전전자 교환기의 타임 스위치 연결 방법을 제공하는데 있다.

이러한 목적을 달성하기 위한 본 발명은 전전자 교환기의 타임 스위치 연결 방법에 관한 것으로, 타임 스위치를 연결하기 위해 외부로부터 타임 스위치 할당을 요구하는 단계와; 타임 스위치 할당 요구에 따라 아이들한 타임 스위치를 할당하는 단계와; 아이들한 타임 스위치가 할당되고, 타임 스위치 로컬 데이터 링크로 스위치 연결에 해당되는 메시지와 내부 해당 프로세서 통신의 신호를 버스에 실어 타임 스위치 로컬 데이터 링크 펌웨어로 전송하는 단계와; 타임 스위치 로컬 데이터 링크 펌웨어에 의해 서로 다른 스위칭 보드가 정상인가를 판단하는 단계와; 판단 단계에서 서로 다른 스위칭 보드가 비정상이면, 에러 처리를 하는 단계와; 판단 단계에서 서로 다른 스위칭 보드가 정상이면, 방향 설정에 따라 타임 스위치 연결을 제어하는 제 1,2,3,4 제어 메모리를 결정하는 단계와; 방향 설정 단계에서 수신 방향을 제어하는 제 4 제어 메모리에 의해 타임 스위치가 연결되는 단계와; 방향 설정 단계에서 송신 방향일 때, 채널 번호가 "4096"보다 작은가를 판단하는 단계와; 채널 번호가 "4096"보다 작으면, 송신 방향을 제어하는 제 1,2 제어 메모리에 의해 타임 스위치가 연결되는 단계와; 채널 번호가 "4096"보다 크면, 송신과 수신을 동시에 제어하는 제 3 제어 메모리에 의해 타임 스위치가 연결되는 단계를 포함한다.

도 1은 본 발명에 의한 전전자 교환기의 타임 스위치 연결 방법의 블록 구성도,

도 2는 전전자 교환기의 타임 스위치 연결 방법에 대한 본 발명의 상세 흐름도.

〈도면의 주요부분에 대한 부호의 설명〉

10 : 멀티플렉서부 20 : 메모리 버퍼부

30∼39 : 제 1∼제 10 스피치 메모리 40∼43 : 제 1∼제 4 제어 메모리

50 : 디멀티플렉서부 60 : L-버스 정합부

70 : 비트 에러율 테스터부 80 : 테스트 메모리부

90 : 클럭 선택부 92 : 클럭 분배부

94 : DLC, LSI

이하, 첨부된 도면을 참조하여 설명되는 본 발명의 실시예로부터 본발명의 목적 및 특징이 보다 명확하게 이해될 수 있도록 보다 상세히 설명하기로 한다.

도 1은 본 발명에 의한 전전자 교환기의 타임 스위치 연결 방법의 블록 구성도로서, 멀티 플렉서(Multiplexer)부(10)와, 메모리 버퍼(Memory Buffer)부(20)와, 제 1∼제 10 스피치 메모리(Speech Memory)(30∼39)와, 제 1∼제 4 제어 메모리(Control Memory)(40∼43)와, 디멀티플렉서(Demultiplexer)부(50)와, L-버스(Bus) 정합부(60)와, 비트 에러율 테스터(Bit Error Rate Test)부(70)와, 테스트 메모리(Test Memory)부(80)와, 클럭 선택부(90)와, 클럭 분배부(92)와, 디지털 링크 컨센트레이터(Digital Link Concentrator : 이하, DLC라 약칭함) 및 로컬 서비스 인터페이스(Local Service Interface) : 이하, LSI이라 약칭함)(94)로 구성된다.

다른 스위칭 보드(Switching Printed circuit Board Assembly : 이하, SPA라 약칭함) 512로부터 클럭 선택부(90)에서 클럭이 선택되고, 클럭 분배부(92)에서 각 경로에 맞게 클럭을 제공할 수 있도록 분배하여 DLC 및 LSI(94)로 전송한다.

멀티 플렉서부(10)는 DLC 및 LSI(94)로부터의 서브 하이웨이 상태의 음성 정보와, LSI 로부터 각종 톤(Tone) 및 안내 방송를 하이웨이 상태의 음성 정보로 다중화시켜 메모리 버퍼부(20)로 전송한다.

또한, 멀치 플렉서부(10)는 비트 에러율 테스터부(70)로부터 각종 전송되는 서브 하이웨이 상태의 음성 정보와 각종 톤(Tone) 및 안내 방송에 대한 비트 에러를 체크하여 테스트 메모리부(80)에 등록시켜둔후, 필요시에 리드(Read)한다.

메모리 버퍼부(20)는 멀티 플렉서부(10)로부터 전송된 음성 정보와, 톤(Tone) 및 안내 방송을 전송받아 제 1,3,5,10 스피치 메모리(30,32,34,39)로 전송한다.

제 1,3,5,10 스피치 메모리(30,32,34,39)는 각종 음성 정보와, 톤(Tone) 및 안내 방송을 순차적인 방식으로 저장한후, SPA 512로 전송한다.

이때, 제 2,4,6,7,8,9 스피치 메모리(31,33,35,36,37,38)는 SPBA 512로부터 전송되는 각종 음성 정보와, 톤(Tone) 및 안내 방송을 수신한다.

제 1,2 스피치 메모리(30,31)는 제 1 제어 메모리(40)에 의해 순차적인 방식으로 기록된 음성 정보에 대하여 타임 슬롯 교환을 할 수 있도록 한다.

제 3,4 스피치 메모리(32,33)는 제 2 제어 메모리(41)에 의해 순차적인 방식으로 기록된 음성 정보에 대하여 타임 슬롯 교환을 할 수 있도록 한다.

따라서, 제 1,2 제어 메모리(40,41)에 의해 각종 정보를 전송할 수 있도록 타임 스위치를 연결시켜준다.

제 5,6 스피치 메모리(34,35)는 제 3 제어 메모리(42)에 의해 제어되는데, 백보드를 사용하여 뒤쪽 통화로와 연결(Path)할 수 있다.

따라서, 제 3 제어 메모리(42)는 인트라졍터(Intrajunctor)채널의 역할과 같고, 타임 스위치에서 전송과, 수신을 동시에 요구하면, 인트라 졍터 스위치 경로가 형성된다.

여기서, 인트라 졍터 채널은 가상 채널로 자신 자체적으로 연결되어 패스되는 채널이다.

제 7,8,9,10 스피치 메모리(36,37,38,39)는 제 4 제어 메모리(43)에 의해 순차적인 방식으로 기록된 음성 정보에 대하여 타임 슬롯 교환을 할 수 있도록 한다.

따라서, 제 4 제어 메모리(43)에 의해 각종 정보가 수신될 수 있도록 타임 스위치를 연결시켜 디멀티플렉서부(50)로 각종 정보를 전송한다.

디멀티플렉서부(50)는 하이웨이 상태의 음성 정보 및 각종 톤(Tone) 및 안내 방송을 서브 하이웨이 상태로 역다중화시켜 DLC 및 LSI(94)로 전송한다.

상기 제 1,2,3,4 제어 메모리(40,41,42,43)는 L-버스 정합부(60)를 이용하여 비트 에러율 테스터부(70)와 연결시켜둔후, 각 비트에 대하여 에러를 체크할 수 있게 한다.

L-버스 정합부(60)는 제어계가 외부 디바이스인 신호 장치, 가입자와 중계선 정합부 및 시험 장치와 통신하기 위한 16비트 병렬 버스로서 신호선을 줄이기 위해 어드레스와 데이터선이 다중화되어 있고, 제어 신호에 의한 등기 구조를 기초로 하며, 가입자간 직렬 버스를 따로 사용하지 않고 제어 신호를 사용하여 제 1,2,3,4 제어 메모리(40,41,42,43)와 비트 에러율 테스터부(70)를 정합한다.

상기와 같이 구성된 본 발명에 의한 전전자 교환기의 타임 스위치 연결 방법에 대하여 설명하였고, 도 2는 전전자 교환기의 타임 스위치 연결 방법에 대한 본 발명의 상세 흐름도를 설명한다.

먼저, 외부로부터 타임 스위치 연결에 대하여 요구하면(단계 200), 로컬 스위칭 시스템 라이브러리(Local Switching System Library : 이하, LSL이라 약칭함)를 통해 아이들(Idle)한 타임 스위치를 할당한다(단계 201).

타임 스위치가 할당되고, 타임 스위치 로컬 데이터 링크로 스위치 연결에 해당되는 메시지와 내부 해당 프로세서 통신의 신호를 히트 버스에 실어 타임 스위치 로컬 데이터 링크 펌웨어(Firmware)로 전송한다(단계 202).

여기서, 펌웨어는 하드웨어도 소프트웨어도 아닌 데이터 보존 부분으로 롬(Rom)에 격납된 마이크로 프로그램이다.

펌웨어는 먼저 타임 슬롯과 채널의 번호를 계산하여 서비스할 스위칭 보드 511과, 스위칭 보드 512가 정상인가를 판단한다(단계 203).

상기 판단(단계 203)에서 스위칭 보드 511과, 512가 정상이 아니면, 에러 처리를 하고 끝낸다(단계 204).

상기 판단(단계 203)에서 스위칭 보드 511과, 512가 정상이면, 방향 설정에 따라 타임 스위치 연결을 제어하는 제어 메모리를 결정하게 된다(단계 205).

상기 방향 설정 단계(단계 205)에서 수신(Rx) 방향이면, 제 4 제어 메모리(43)에 의해(단계 206) 타임 스위치가 연결된다(단계 210).

상기 방향 설정 단계(단계 205)에서 송신(Tx) 방향이면, 채널 번호가 4096보다 작은가를 판단한다(단계 207).

상기 판단(단계 207)에서 채널 번호가 4096보다 크면, 가상채널이라고 하는 인트라졍선 채널의 역할과 같은데, 이것은 송신과 수신을 동시에 요구하면 인트라졍선 스위치가 형성되고, 제 3 제어 메모리(42)에 의해(단계 208) 타임 스위치가 연결된다(단계 210).

상기 판단(단계 207)에서 채널 번호가 4096보다 작으면, 제 1, 제 2 제어 메모리(40,41)를 사용하여(단계 209) 타임 스위치가 연결된다(단계 210).

결론적으로, 방향 설정에 의해 송신 방향중에서도 채널 번호가 4096보다 작을때는 제 1,2 제어 메모리에 의해 동작하고, 채널 번호가 4096보다 클때는 가상채널이라고 하는데, 이러한 송신과 수신을 동시에 요구하는 인트라졍선 스위치 경로가 형성될때는 제 3 제어 메모리가 동작하며, 수신 방향일때는 제 4 제어 메모리가 동작함에 따라 보다 효율적으로 타임 스위치의 연결 및 해제기능을 수행할 수 있는 것이다.

이상, 상기와 같이 설명한 본 발명은 타임 스위치의 연결 및 해제할 때, 송신시의 제어 메모리와, 수신시의 제어 메모리를 각각 독립적으로 동작시키고, 송신과 수신을 동시에 요구시는 가상 채널이라고 하는 인트라 졍선의 스위치 경로를 형성 및 동작시키므로, 타임 스위치가 안정적이며, 신뢰성 있는 통화로 확보와, 보다 많은 부가 서비스를 수용할 수 있다는 효과가 있다.

Claims (1)

1. 타임 스위치 로컬 데이터 링크와, 제 1,2,3,4 제어 메모리와, 서로 다른 2개의 스위칭 보드를 구비하며, 전전자 교환기의 타임 스위치 연결 방법에 있어서,

   상기 타임 스위치를 연결하기 위해 외부로부터 상기 타임 스위치 할당을 요구하는 단계;

   상기 타임 스위치 할당 요구에 따라 아이들한 상기 타임 스위치를 할당하는 단계;

   상기 아이들한 타임 스위치가 할당되고, 상기 타임 스위치 로컬 데이터 링크로 스위치 연결에 해당되는 메시지와 내부 해당 프로세서 통신의 신호를 버스에 실어 상기 타임 스위치 로컬 데이터 링크 펌웨어로 전송하는 단계;

   상기 타임 스위치 로컬 데이터 링크 펌웨어에 의해 상기 서로 다른 스위칭 보드가 정상인가를 판단하는 단계;

   상기 판단 단계에서 서로 다른 스위칭 보드가 비정상이면, 에러 처리를 하는 단계;

   상기 판단 단계에서 서로 다른 스위칭 보드가 정상이면, 방향 설정에 따라 상기 타임 스위치 연결을 제어하는 상기 제 1,2,3,4 제어 메모리를 결정하는 단계;

   상기 방향 설정 단계에서 상기 수신 방향을 제어하는 제 4 제어 메모리에 의해 타임 스위치가 연결되는 단계;

   상기 방향 설정 단계에서 상기 송신 방향일 때, 채널 번호가 "4096"보다 작은가를 판단하는 단계;

   상기 채널 번호가 "4096"보다 작으면, 상기 송신 방향을 제어하는 제 1,2 제어 메모리에 의해 타임 스위치가 연결되는 단계;

   상기 채널 번호가 "4096"보다 크면, 송신과 수신을 동시에 제어하는 제 3 제어 메모리에 의해 타임 스위치가 연결되는 단계를 포함하는 것을 특징으로 하는 전전자 교환기의 타임 스위치 연결 방법.

Images