KR100233844B1 - 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법 - Google Patents

제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법 Download PDF

Info

Publication number
KR100233844B1
KR100233844B1 KR1019970017616A KR19970017616A KR100233844B1 KR 100233844 B1 KR100233844 B1 KR 100233844B1 KR 1019970017616 A KR1019970017616 A KR 1019970017616A KR 19970017616 A KR19970017616 A KR 19970017616A KR 100233844 B1 KR100233844 B1 KR 100233844B1
Authority
KR
South Korea
Prior art keywords
address
tag
out buffer
shared memory
value
Prior art date
Application number
KR1019970017616A
Other languages
English (en)
Other versions
KR19980082609A (ko
Inventor
박용직
임종석
김용찬
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970017616A priority Critical patent/KR100233844B1/ko
Publication of KR19980082609A publication Critical patent/KR19980082609A/ko
Application granted granted Critical
Publication of KR100233844B1 publication Critical patent/KR100233844B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5685—Addressing issues

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 여러 가지의 비동기 전송 모드(ATM) 스위치 구조 중에서 제한적 공유 메모리 방식의 스위치 동작 제어에 관한 것으로써, 공유 메모리 주소의 할당과 회수 절차에서 반복적인 스위치 오동작을 유발하는 제한적 공유 메모리(SBM) 주소의 일시적 오류의 검출과 제거를 위해서 SBM의 각 주소에 빈 주소 선입선출 버퍼에 태그를 사용하는 방안을 제시하고, 빈 주소 선입선출 버퍼(IAF)를 통해서 SBM 주소가 할당되고 반환되는 단계에서 태그의 정보를 갱신하여 SBM 주소의 오류 발생 및 중복 여부를 판단할 수 있는 IAF 태그 구성 방법을 제시하였으며, 특히 제한적 공유 메모리 방식의 ATM 스위치에서 기본적인 셀 교환 동작인 SBM 쓰기 및 읽기를 2 개의 클럭으로 구현하고자 할 때 이러한 동작 주기에 일치하도록 IAF 태그 동작 시간의 제약을 해소할 수 있는 제한적 공유 메모리 방식의 ATM 스위치의 구조 및 그 태그 제어 방법이 제시된다.

Description

제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법.
본 발명은 IAF 태그를 ATM 스위치 구현 단계에 적용하는 방법에 관한 것으로, 제한적 공유 메모리 ATM 스위치 구조에서 반복적인 스위치 오동작을 유발하는 SBM 주소의 중복 사용을 방지할 수 있는 제한적 공유 메모리 방식의 ATM 스위치의 구조 및 그 태그 제어 방법에 관한 것이다.
여러 가지의 ATM 스위치 구조 중에서 제한적 공유 메모리(Limited Shared Buffer Memory) 방식을 사용하는 경우 공유 메모리(Shared Buffer Memory ;이하 SBM이라 함) 주소의 할당과 회수 절차에 있어서 발생하는 오류는 스위치의 동작에 치명적으로 작용할 수 있다.
도 1은 본 발명이 적용되는 제한적 공유 메모리 스위치의 구조도이다. 제한적 공유 메모리 방식의 ATM 스위치 구조에서 SBM(10)은 셀 정보를 저장하는 공유 메모리 기능, 빈 주소 선입 선출 버퍼(Idle Address First In First Output Register ;이하 IAF라 함)(20)는 셀 정보가 저장되지 않은 SBM 영역의 주소 관리 기능, 선입 선출 버퍼(First In First Out Register ;이하 FIFO라 함)(30)는 특정 포트로 출력될 셀 정보가 저장된 SBM 영역의 주소 저장 기능, 방송형 서비스 제어기(Broadcasting Service Controller ; BSC)(40)는 셀 정보에 대한 방송형 서비스 제어 기능, 목적 주소 디코더(Destination Address Decoder ; DAD)(50)는 입력 셀의 헤더로부터 해당 셀의 목적지 분석 기능을 각각 수행한다.
초기 상태에는 IAF(20)에 모든 SBM(10) 주소가 저장되며, 각 포트에 대한 FIFO(30)는 모두 초기화 상태를 유지한다. 셀이 입력되면 IAF(20)에서 SBM(10) 주소를 할당받아 해당 주소에 셀 정보를 저장하고, 입력 셀의 목적지에 대응하는 FIFO(30)에 IAF(20)로부터 할당받은 SBM(10) 주소를 저장한다. 교환 기능의 수행 즉, 셀 출력의 경우에는 특정 FIFO(30)에서 SBM(10) 주소를 추출하여 해당 주소의 SBM(10)에 저장되어 있는 셀 정보를 특정 FIFO(30)로 출력하고, 이후에 처리가 완료된 SBM(10) 주소를 IAF(20)로 반환한다. 이러한 동작을 각각 SBM(10) 쓰기 동작과 SBM(10) 읽기 동작이라 하고, 이 동작을 각 출력 포트에 대해 순환적으로 수행하여 스위치의 동작 주기를 완성한다. 이와 같이 제한적 공유 메모리 스위치의 기본적이고 중요한 동작 특성은 SBM(10) 주소의 흐름 제어이다.
도 2(a) 내지 2(d)는 종래의 기술에 따른 스위치 오동작의 상태도로서 ATM 스위치 구조에서 SBM(10) 주소에 발생하는 오류가 스위치의 동작에 치명적으로 작용할 수 있음을 보여주는 일 예이다.
도 2(a)는 주소 A가 FIFO(30)에 저장된 경우에, 특정 FIFO(30)에 접속된 출력 포트로 출력될 셀 정보가 주소 A에 저장되어 있는 상태를 나타낸다.
도 2(b)는 만약 IAF(20)에 저장된 주소 B에 오류가 발생하여 주소 A와 같은 값인 주소 A'로 변경될 경우, 이 주소가 IAF에서 할당되어 셀 입력 처리에 사용될 수 있는 경우를 나타낸다. 이러한 경우 SBM(10)의 주소 A에는 정상적으로 할당된 주소 A에 의한 셀 정보가 이미 저장된 상태에서, 비정상적인 주소 A'에 의해서 신규로 입력된 셀이 중첩 저장된다.
도 2(c)는 주소 A 및 A'이 중첩 저장된 후의 결과를 나타낸다. 이 경우 정상적인 셀 정보에 손상이 발생하며 비정상적인 주소 A'을 이용하여 입력된 새로운 셀 정보의 목적지를 지정하는 특정 FIFO(30)에 오류가 발생한 주소 A'이 저장된다. 이후 오류 상태의 주소 A'을 이용한 셀 정보의 출력은 정상적으로 이루어지며 최종적으로 해당 포트로 셀 정보가 출력된다.
그러나 정상적인 주소 A에 의해서 이루어지는 셀 출력 단계에서는 SBM(10)에 저장된 셀 정보가 이미 비정상적인 주소 A'에 의해서 손상된 상태이므로 주소 A에 의한 셀 정보가 아닌 주소 A'에 의해서 저장된 셀 정보가 출력되는 오류가 발생하게 된다. 주소 A를 이용한 셀 교환이 완료되면 주소 A는 IAF(20)로 반환되고, 이후에 IAF(20)에 의해서 주소 A가 재 할당되는 경우, 위의 경우와 마찬가지로 셀이 중첩 저장되는 현상이 발생하여 주소 A'에 의해서 저장된 셀 정보를 주소 A를 이용하여 저장하는 셀 정보가 손상시키며 따라서 앞의 경우와 동일하게 정상적인 셀 출력이 이루어지지 않는다. 즉, 주소의 오류가 제거되지 못하고 잘못된 셀 정보 출력이 반복된다는 문제점이 있다.
또한, 주소 B가 주소 A'으로 변경되었기 때문에 주소 B가 지정하는 SBM(10)의 특정 영역은 IAF(20)에 의해서 주소 관리가 이루어지지 않는다. 따라서 이 SBM(10) 영역은 사용할 수 없으며, 이는 SBM(10)의 감소 즉, 셀 교환 용량의 저하를 유발하기 때문에 궁극적으로 ATM 스위치의 셀 손실률이 증가할 수 있다. 이와 같이 제한적 공유 메모리 스위치 구조는 SBM 주소에 생기는 일시적인 오류가 반복적인 오동작을 유발하게 되는 문제점이 있다.
따라서 본 발명은 제한적 공유 메모리 방식의 ATM 스위치 구조에서 반복적인 스위치 오동작을 유발하는 SBM 주소의 오류를 제거하기 위해 IAF에 태그를 사용하는 방법을 제시하고, IAF 태그를 ATM 스위치에 구현할 경우 발생되는 동작 시간의 제약을 해소할 수 있는 제한적 공유 메모리 방식의 ATM 스위치의 구조 및 그 태그 제어 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조는 입력되는 셀 정보를 저장하는 제한적 공유 메모리와, 상기 제한적 공유 메모리의 영역 중 셀 정보가 저장되지 않은 영역의 주소를 관리하는 빈 주소 선입선출 버퍼와, 상기 특정 포트로 출력될 셀 정보가 저장된 제한적 공유 메모리 영역의 주소를 저장하는 선입선출 버퍼와, 상기 셀 정보에 대한 방송형 서비스 제어 기능을 하는 방송형 서비스 제어기와, 상기 입력 셀의 헤더로부터 해당 셀의 목적지 분석 기능을 수행하는 목적 주소 디코더와, 상기 선입선출 버퍼 및 빈 주소 선입선출 버퍼에 연결되어 있으며 선입선출 버퍼를 통해 출력되는 제한적 공유 메모리의 주소와 처리가 완료되어 빈 주소 선입선출 버퍼로 반환된 제한적 공유 메모리의 주소를 이용하여 빈 주소 선입선출 버퍼에서 할당되고 반환되는 주소의 상태 정보를 변환시키는 2 개의 빈 주소 선입선출 버퍼 태그로 이루어진 것을 특징으로 한다.
또한 상술한 목적을 달성하기 위한 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 태그 제어 방법은 각 포트에 대한 모든 선입선출 버퍼가 초기화 상태를 유지하고 모든 제한적 공유 메모리의 주소가 저장되어 있는 빈 주소 선입선출 버퍼의 태그 값이 00으로 설정되어 있는 단계와, 상기 제한적 공유 메모리로 셀이 입력되면 빈 주소 선입선출 버퍼로부터 주소를 할당받아 제한적 공유 메모리의 해당 주소에 셀 정보를 저장하고 빈 주소 선입선출 버퍼 태그의 값을 01 또는 10으로 갱신하는 단계와, 상기 빈 주소 선입선출 버퍼로부터 할당받은 제한적 공유 메모리의 주소를 입력 셀의 목적지에 해당하는 선입선출 버퍼에 저장하는 단계와, 상기 제한적 공유 메모리에 저장된 셀의 주소를 특정 선입선출 버퍼에서 추출하여 해당 주소의 제한적 공유 메모리에 저장되어 있는 정보를 특정 선입선출 버퍼로 출력하는 단계와, 상기 선입선출 버퍼로 셀을 출력한 후 처리가 완료된 제한적 공유 메모리의 주소를 빈 주소 선입선출 버퍼로 반환하는 시점에서 빈 주소 선입선출 버퍼 태그의 값을 검사하는 단계와, 상기 빈 주소 선입선출 버퍼 태그의 값을 검사한 결과 00의 값을 갖는 경우에는 주소의 중복 또는 오류가 발생한 것으로 판단하여 제한적 공유 메모리의 주소를 반환하지 않고 빈 주소 선입선출 버퍼 태그의 값도 갱신하지 않는 단계와, 상기 빈 주소 선입선출 버퍼 태그의 값을 검사한 결과 11의 값을 갖는 경우에는 규정된 태그 상태가 아니므로 오류의 발생 또는 비정상적인 주소로 판단하여 주소를 반환하지 않고 태그 값도 갱신하지 않는 단계와, 상기 빈 주소 선입선출 버퍼 태그의 값을 검사한 결과 01 또는 10의 값을 갖는 경우에는 제한적 공유 메모리의 주소를 반환하고 빈 주소 선입선출 버퍼 태그의 값을 00으로 갱신하는 단계와, 상기 빈 주소 선입선출 버퍼 태그 값의 갱신 후 새로운 주소 할당 요구가 있는지 판단하는 단계와, 상기 주소 할당 요구 여부의 판단 결과, 요구가 있는 경우에는 바로 전 주소에 대한 빈 주소 선입선출 버퍼 태그의 2개의 비트중 값이 0인 비트의 위치를 다음 주소에 대한 빈 주소 선입선출 버퍼 태그 값의 갱신 위치로 하여 태그 값을 갱신하는 단계와, 상기 주소 할당 요구 여부의 판단 결과 요구가 없는 경우에는 종료하는 단계로 이루어진 것을 특징으로 한다.
본 발명은 SBM에 대해서 서로 독립적인 2 개의 IAF 태그를 설정하고 IAF 태그의 갱신이 SBM 쓰기 동작과 읽기 동작 단계에서 각각 다른 IAF 태그를 대상으로 수행되는 알고리즘을 적용하여, 한 번의 SBM 쓰기 및 읽기 동작 주기에 IAF 태그 제어가 2 클럭 이내에 수행되도록 하였다. 이와 같이 IAF 태그를 SBM 주소 운용에 적절하게 적용하여 제한적 공유 메모리 방식의 ATM 스위치의 동작 도중 SBM 주소 관리에 발생하는 일시적 오류를 검출하고 또한 이의 제거를 통해서 스위치의 정상적인 동작을 보장하였다.
도 1은 본 발명이 적용되는 제한적 공유 메모리 스위치의 구조도.
도 2(a) 내지 2(d)는 종래의 기술에 따른 공유 메모리의 주소에서 발생한 오류로 인한 스위치 오동작의 상태도.
도 3(a) 내지 3(g)는 본 발명의 일 실시 예에 따른 빈 주소 선입 선출 버퍼 태그와 이를 사용한 공유 메모리 주소 중복의 제거 방법에 대한 상태도.
도 4(a) 및 4(b)는 본 발명의 일 실시 예에 따른 2 개의 빈 주소 선입선출 버퍼 태그를 사용한 주소 중복 제거 방법의 상태도.
도 5는 본 발명에 따른 2 개의 빈 주소 선입선출 버퍼 태그를 사용한 주소 중복 제거 회로의 블럭도.
*도면의 주요 부분에 대한 부호 설명*
10 : 제한적 공유 메모리(SBM)
20 : 빈 주소 선입 선출 버퍼(IAF)
30 : 선입 선출 버퍼(FIFO)
40 : 방송형 서비스 제어기(BSC)
50 : 목적 주소 디코더(DAD)
60 : 빈 주소 선입 선출 버퍼 태그(IAF Tag)
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3(a) 내지 3(g)는 본 발명의 일 실시 예에 따른 빈 주소 선입 선출 버퍼 태그(이하 IAF 태그라 함)(60)와 이를 사용한 공유 메모리 주소 중복의 제거 방법에 대한 상태도이다. SBM(10) 주소의 오류를 검출하고 제거하기 위해서 ATM 스위치에 IAF 태그(60)를 사용한다. SBM(10) 주소 A가 IAF(20)에서 할당 대기 상태에 있는 경우, 주소 A에 대한 정상적인 IAF 태그(60) 값은 0이고, 주소 A가 이미 할당되어 셀 교환에 이용하고자 FIFO(30)에 저장된 상태에서는 정상적인 IAF 태그(60) 값을 1로 설정한다.
도3(a)와 같이 이러한 IAF 태그(60) 값의 정상적인 상태를 유지하기 위해 SBM(10) 주소가 IAF(20)에서 할당되는 경우에는 해당 주소에 대한 IAF 태그(60) 값을 1로 갱신하고, SBM(10) 주소가 IAF(20)로 회수될 때에는 해당 주소에 대한 IAF 태그(60) 값을 0으로 갱신한다. 이후 도3(b)와 같이 비정상인 주소의 발생을 검출하기 위한 IAF 태그(60) 검사는 SBM(10) 주소가 FIFO(30)에서 사용이 종료되어 IAF(20)로 반환되는 시점에서 수행되고 SBM(10) 주소가 IAF(20)로 반환되는 시점에서 IAF 태그(60)의 값이 1 판명되는 경우에는 IAF(20)가 정상적으로 주소를 회수하는 과정을 보여준다. 도3(c)는 오류 발생 판단 후의 회로의 동작을 나타낸다. IAF 태그(60)의 값이 0인 경우에는 해당되는 SBM(10) 주소에 오류가 발생한 것으로 판단하여 SBM(10) 주소의 복귀를 차단한다. 즉, 해당 SBM(10) 주소를 IAF(20)에 저장하지 않음으로써 오류가 발생된 것으로 판단되는 SBM(10) 주소의 중복을 사전에 예방하고 삭제한다. 이에 대한 세부적인 과정은 도 3(d) 내지 3(g)와 같다. 주소 A가 IAF(20)에 저장된 상태에서는 A에 대한 IAF 태그(60) 값은 0으로 설정된다. 이때, FIFO(30)에 오류가 발생하여 특정 주소가 주소 A와 같은 주소 A'으로 변경될 경우, FIFO(30)의 주소 A에 의해서 SBM(10) 읽기 동작이 진행된다. 이후, IAF(20)로 반환되는 시점에는 IAF 태그(60) 값이 0으로 이미 설정되어 있으므로 주소 A'에 대해서 오류가 발생한 비정상인 주소로 판정하여 주소 A'를 IAF(20)로 반환하지 않는다. 따라서 오류에 의한 SBM(10) 주소의 중복은 제거되고, 반복된 스위치의 오동작은 발생하지 않는다.
이 과정을 수행하려면, IAF 태그(60)에 대한 제어는 SBM(10) 쓰기 동작에 한번의 IAF 태그(60) 쓰기, SBM(10) 읽기 동작에 한번의 IAF 태그(60) 읽기와 IAF 태그(60) 쓰기 처리가 필요하여, 따라서 한번의 SBM(10) 쓰기 및 읽기 동작 주기에 대하여 3 번의 IAF 태그(60) 제어를 필요로 한다. 그러나, 제한적 공유 메모리 방식의 ATM 스위치를 구현할 때, 일정 수 이상의 입출력 포트에 대한 ATM 셀 교환 기능을 처리하기 위해서, 한번의 SBM(10) 쓰기 및 읽기 동작 주기가 2 클럭 이내에 수행되어야 하는 문제가 발생할 수 있다. 물론 스위치의 동작 클럭 주기를 매우 짧게 설정할 경우, 이러한 제한이 해결될 수 있으나 현실적으로 짧은 클럭 주기로 스위치를 동작시키기에는 많은 어려움이 있기 때문에 위와 같은 SBM(10) 쓰기 및 읽기의 동작 주기에 제한이 필수적으로 발생한다.
제한적 공유 메모리 방식의 ATM 스위치의 동작 주기는 각 포트에서 한 셀의 입출력이 이루어지는 동안 최소한 한번씩 수행되어야 ATM 스위치의 셀 교환 속도가 만족된다. 예로써, ATM의 53 바이트 셀이 155.52 Mbps의 속도로 전송될 때, 하나의 셀이 입력 및 출력되는 시간은 53x8/155.52x106 = 2726 ns이다. 이 시간은 40 ns 클럭으로 동작하는 회로에서 68 클럭 정도의 시간이 된다. 이것은 32x32 스위치를 구현할 때, 한번의 SBM(10) 쓰기 및 SBM(10) 읽기 동작 주기가 평균적으로 2 클럭 이내에 수행되어야 한다는 것을 의미한다.
그러나 앞에서 살펴본 바와 같이 한번의 SBM(10) 쓰기 및 SBM(10) 읽기 동작 주기에 3회의 IAF 태그(60) 제어가 필요하기 때문에 2 클럭을 이용하는 한번의 SBM(10) 읽기 및 쓰기 동작 시간(Timing) 제약을 준수할 수 없다. 위와 같은 제한적 공유 메모리 ATM 스위치의 구현 단계에서 발생하는 동작 시간(Timing)의 문제점을 해결하기 위하여 평균 2 클럭 이내에 한번의 SBM 쓰기 및 읽기 동작 주기에 대한 IAF 태그(60) 제어가 가능한 방법을 제공한다. 즉, SBM(10)에 대해서 서로 독립적인 2 개의 IAF 태그(61 및 62)를 설정하고 IAF 태그의 갱신이 SBM(10) 쓰기 동작과 읽기 동작 단계에서 각각 다른 IAF 태그(61 및 62)를 대상으로 수행되는 알고리즘을 적용하여, 한번의 SBM(10) 쓰기 및 읽기 동작 주기에 IAF 태그 제어가 2 클럭 이내에 수행되도록 하였다.
도 4(a) 및 4(b)는 본 발명의 일 실시 예에 따른 2 개의 태그를 사용한 주소 중복 제거 방법의 상태도이다. 여기에서 주소 A와 주소 B를 이용한 SBM(10) 쓰기 및 읽기 상태 즉, IAF(20) 읽기 및 쓰기 상태를 이용한다. IAF 태그(61 및 62)의 동작 알고리즘을 구현하기 위해서, 모든 SBM(10) 주소에 대한 IAF 태그(61 및 62) 값은 1 비트에서 2 비트로 확장하였으며, SBM(10) 주소가 IAF(20)에 저장되어 있을 때는 00, FIFO(30)에 할당된 경우에는 01 또는 10의 값이 유지되도록 한다. SBM(10) 주소 할당 즉, IAF(20) 읽기가 수행되면 IAF(20)에서 할당된 SBM(10) 주소의 IAF 태그(61 및 62) 값을 00에서 01 또는 10으로 갱신하고, SBM(10) 주소의 반환 즉, IAF(10) 쓰기가 수행될 경우에는 해당 SBM(10) 주소의 IAF 태그(61 및 62)를 00으로 갱신한다. 먼저 IAF(20)로 SBM(10)의 주소 A가 반환되는 과정 즉, IAF(20) 쓰기를 살펴보면, IAF 태그(61 및 62)는 00, 01, 10, 또는 11의 값을 가질 수 있고, 그 각각의 경우에 대한 처리는 다음과 같다.
첫째, IAF 태그 값이 01이거나 10인 경우는, SBM(10) 주소 중복이 발생하지 않은 정상적인 주소로 판정할 수 있으므로 IAF(20)에 주소 A를 반납하고, 동시에 주소 A에 대한 IAF 태그(61 및 62) 값을 00으로 갱신한다. 이때 IAF 태그(61 및 62)의 2개 비트 값 중 하나는 이미 0이므로 값이 0이 아닌 비트에 대해서 0 값으로 갱신한다. 이것을 도4(a)에 나타내었다.
둘째, IAF 태그(61 및 62) 값이 00이면, IAF 태그(61 및 62) 상태 정의에 의해서 주소가 IAF(20)에 반납되어 있을 경우에만 IAF 태그(61 및 62) 값이 00을 갖도록 규정하였으므로, 주소 A에 이상에 발생하여 중복 또는 오류가 발생하였을 가능성이 높은 것으로 판단한다. 따라서 주소 A를 IAF(20)에 반환하지 않고 아울러 주소 A에 대한 IAF 태그(61 및 62) 값도 갱신하지 않는다.
세째, IAF 태그(61 및 62) 값이 11인 경우, IAF 태그(61 및 62) 상태 정의에서 규정한 값이 아니므로 주소 A 역시 오류 발생 또는 비정상적인 주소로 간주하여 IAF(20)에 반환하지 않고, 아울러 IAF 태그(61 및 62)의 값도 갱신하지 않는다.
다음으로 IAF(20)에서 새로운 SBM(10) 주소 B를 할당하는 경우 즉, IAF(20) 읽기를 살펴보면, 주소 B에 대한 IAF 태그(61 및 62) 값은 정상적인 경우 00으로 결정된다. 따라서 2 개의 비트 중 1 개의 비트를 1로 갱신(62)한다. 2 개의 태그 비트 중에서 특정한 1 개의 비트를 선택하기 위한 기준은, 앞에서 기술한 바와 같이 주소 A를 IAF(20)로 반환하기 위해서 즉, IAF(20) 쓰기를 위하여 판독된 주소 A의 IAF 태그(61 및 62) 값에 의하여 결정된다. 즉, 주소 A에 대한 2 개의 IAF 태그(61 및 62) 비트에서 값이 0인 비트의 위치를 주소 B에 대한 IAF 태그(61 및 62) 비트 값을 갱신하는 위치로 사용한다. 따라서 주소 A 및 주소 B에 대한 IAF 태그(61 및 62) 쓰기가 동시에 동일한 클럭에 의해서 이루어질 수 있다. 주소 A의 다른 IAF 태그 비트는 주소 A의 IAF 태그(61 및 62) 값을 00으로 갱신하기 위해서 이용한다. 이러한 경우들에 대해서는 도4(b)에 나타내었다.
도 5는 본 발명에 따른 2 개의 태그를 사용한 주소 중복 제거 회로 블록도이다. 2개의 IAF 태그(61 및 62)를 이용한 방법이 채택된 이유는 IAF 태그(61 및 62) 쓰기 상태에서 IAF(20)로 반환되는 주소 A에 대한 IAF 태그(61 및 62) 갱신과 IAF(20)에서 할당되는 주소 B에 대한 IAF 태그(61 및 62) 갱신을 동시에 처리할 수 있는 알고리즘을 적용하기 때문이다. 따라서 IAF 태그(61 및 62)에 대한 읽기와 쓰기가 2 클럭을 이용하여 처리될 수가 있다.
이렇게 하므로써 IAF 태그(61 및 62) 자체에 일시적인 오류가 발생한 경우에도 스위치의 동작에 심각한 장애를 초래하지 않는다. 만일 IAF(20)에 주소 A를 반환할 때 IAF 태그(61 및 62) 값이 00의 상태를 유지하면, 주소 A는 IAF(20)에 이미 반환된 경우 또는 오류가 발생한 경우로 판단할 수 있다. 따라서 주소 A를 IAF(20)로 반환하지 않아도 전자의 경우에는 주소 A를 계속 사용할 수 있고, 후자의 경우에는 규정에 의해서 주소 A를 사용하지 않게 된다. 그리고 IAF 태그(61 및 62) 값이 11인 경우에는 완전한 오류 상태로 판단되어 주소 A는 스위치의 운영에서 배제된다.
IAF 태그(61 및 62)에 대해서, IAF(20)에 주소를 반환할 때 2 개의 IAF 태그(61 및 62) 읽기와 1 개의 IAF 태그(61 및 62) 쓰기가 필요하고, IAF(20)에서 주소를 할당받을때 1 개의 IAF 태그(61 및 62) 쓰기가 필요하다. 그러나 IAF 태그(61 및 62) 읽기 및 쓰기에서 적용되는 두 개의 IAF 태그(61 및 62)는 서로 다른 독립적인 것으로 상호 배타적이고, 따라서 동일 클럭을 이용하여 동시에 IAF 태그(61 및 62) 쓰기가 가능하다.
이와 같이 스위치의 기본 동작 즉, SBM(10) 쓰기 및 읽기 동작 주기를 2 개의 클럭을 이용하도록 ATM 스위치를 구현할 경우 IAF(20) 읽기, FIFO(30) 읽기 및 SBM(10) 쓰기, FIFO(30) 쓰기 및 SBM(10) 읽기 그리고 IAF 태그(60) 읽기, IAF(20) 쓰기 및 IAF 태그(60) 쓰기의 순서로 동작이 반복된다. 따라서 IAF(20) 쓰기에 필요한 IAF 태그(60) 읽기는 한 클럭 이전에서 수행해야 한다. 즉, 새로운 주소 할당을 위한 IAF(20) 읽기와 같은 클럭 주기에서 IAF 태그(60) 읽기가 수행된다. 그리고 IAF(20) 쓰기 대상이 되는 1 개의 비트에 대한 IAF 태그(60) 쓰기 과정은, IAF(20) 쓰기와 동시에 수행하면 된다. 주소 할당을 위한 IAF(20) 읽기에서 수행되는 IAF 태그(60) 쓰기는 다음 클럭 즉, 반환되는 SBM(10) 주소에 대한 IAF(20) 쓰기 단계에서 수행하면 된다. 결과적으로, IAF 태그(60)에 대한 쓰기와 읽기는, IAF(20) 읽기와 같은 클럭 주기에서 IAF 태그(60) 읽기가 수행되고, IAF(20) 쓰기와 같은 클럭 주기에서 IAF 태그(60)에 새로운 값을 저장하기 위한 IAF 태그(60) 쓰기를 수행하게 된다.
상술한 바와 같이 본 발명에 따르면 제한적 공유 메모리 방식의 ATM 스위치에서 기본적인 셀 교환 동작 즉, SBM 쓰기 및 읽기를 2 개의 클럭으로 구현하고자 할 때 이러한 동작 주기에 일치하도록 IAF 태그의 동작시간을 조정하므로써 2 개의 클럭을 이용한 ATM 스위치에서 SBM 주소 중복을 제거하기 위한 IAF 태그 구성 및 IAF 기능을 ATM 스위치에 추가하는데 유용하게 적용할 수 있는 탁월한 효과가 있다.

Claims (4)

  1. 입력되는 셀 정보를 저장하는 제한적 공유 메모리와,
    상기 제한적 공유 메모리의 영역 중 셀 정보가 저장되지 않은 영역의 주소를 관리하는 빈 주소 선입선출 버퍼와,
    상기 특정 포트로 출력될 셀 정보가 저장된 제한적 공유 메모리 영역의 주소를 저장하는 선입선출 버퍼와,
    상기 셀 정보에 대한 방송형 서비스 제어 기능을 하는 방송형 서비스 제어기와,
    상기 입력 셀의 헤더로부터 해당 셀의 목적지 분석 기능을 수행하는 목적 주소 디코더와,
    상기 선입선출 버퍼 및 빈 주소 선입선출 버퍼에 연결되어 있으며 선입선출 버퍼를 통해 출력되는 제한적 공유 메모리의 주소와 처리가 완료되어 빈 주소 선입선출 버퍼로 반환된 제한적 공유 메모리의 주소를 이용하여 빈 주소 선입선출 버퍼에서 할당되고 반환되는 주소의 상태 정보를 변환시키는 2 개의 빈 주소 선입선출 버퍼 태그로 구성된 것을 특징으로 하는 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조.
  2. 제 1 항에 있어서, 상기 빈 주소 선입선출 버퍼 태그는 제한적 공유 메모리 주소가 빈 주소 선입선출 버퍼에서 할당 대기 상태에 있는 경우는 00의 값을, 빈 주소 선입선출 버퍼에서 주소가 할당된 상태는 01 또는 10의 값을 유지하도록 하며 빈 주소 선입선출 버퍼로 제한적 공유 메모리의 주소가 반환되는 과정에서는 00, 01, 10 및 11의 값 중 하나를 가질 수 있도록 구성된 것을 특징으로 하는 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조.
  3. 각 포트에 대한 모든 선입선출 버퍼가 초기화 상태를 유지하고 모든 제한적 공유 메모리의 주소가 저장되어 있는 빈 주소 선입선출 버퍼의 태그 값이 00으로 설정되어 있는 단계와,
    상기 제한적 공유 메모리로 셀이 입력되면 빈 주소 선입선출 버퍼로부터 주소를 할당받아 제한적 공유 메모리의 해당 주소에 셀 정보를 저장하고 빈 주소 선입선출 버퍼 태그의 값을 01 또는 10으로 갱신하는 단계와,
    상기 빈 주소 선입선출 버퍼로부터 할당받은 제한적 공유 메모리의 주소를 입력 셀의 목적지에 해당하는 선입선출 버퍼에 저장하는 단계와,
    상기 제한적 공유 메모리에 저장된 셀의 주소를 특정 선입선출 버퍼에서 추출하여 해당 주소의 제한적 공유 메모리에 저장되어 있는 정보를 특정 선입선출 버퍼로 출력하는 단계와,
    상기 선입선출 버퍼로 셀을 출력한 후 처리가 완료된 제한적 공유 메모리의 주소를 빈 주소 선입선출 버퍼로 반환하는 시점에서 빈 주소 선입선출 버퍼 태그의 값을 검사하는 단계와,
    상기 빈 주소 선입선출 버퍼 태그의 값을 검사한 결과 00의 값을 갖는 경우에는 주소의 중복 또는 오류가 발생한 것으로 판단하여 제한적 공유 메모리의 주소를 반환하지 않고 빈 주소 선입선출 버퍼 태그의 값도 갱신하지 않는 단계와,
    상기 빈 주소 선입선출 버퍼 태그의 값을 검사한 결과 11의 값을 갖는 경우에는 규정된 태그 상태가 아니므로 오류의 발생 또는 비정상적인 주소로 판단하여 주소를 반환하지 않고 태그 값도 갱신하지 않는 단계와,
    상기 빈 주소 선입선출 버퍼 태그의 값을 검사한 결과 01 또는 10의 값을 갖는 경우에는 제한적 공유 메모리의 주소를 반환하고 빈 주소 선입선출 버퍼 태그의 값을 00으로 갱신하는 단계와,
    상기 빈 주소 선입선출 버퍼 태그 값의 갱신 후 새로운 주소 할당 요구가 있는지 판단하는 단계와,
    상기 주소 할당 요구 여부의 판단 결과, 요구가 있는 경우에는 바로 전 주소에 대한 빈 주소 선입선출 버퍼 태그의 2개의 비트중 값이 0인 비트의 위치를 다음 주소에 대한 빈 주소 선입선출 버퍼 태그 값의 갱신 위치로 하여 태그 값을 갱신하는 단계와,
    상기 주소 할당 요구 여부의 판단 결과, 요구가 없는 경우에는 종료하는 단계로 이루어진 것을 특징으로 하는 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 태그 제어 방법.
  4. 제 3 항에 있어서, 상기 빈 주소 선입선출 버퍼 태그의 값을 00으로 갱신하는 경우 태그의 2 개의 비트 값 중 0이 아닌 비트의 위치를 갱신하는 위치로 사용하는 것을 특징으로 하는 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 태그 제어 방법.
KR1019970017616A 1997-05-08 1997-05-08 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법 KR100233844B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970017616A KR100233844B1 (ko) 1997-05-08 1997-05-08 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017616A KR100233844B1 (ko) 1997-05-08 1997-05-08 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법

Publications (2)

Publication Number Publication Date
KR19980082609A KR19980082609A (ko) 1998-12-05
KR100233844B1 true KR100233844B1 (ko) 1999-12-01

Family

ID=19505144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017616A KR100233844B1 (ko) 1997-05-08 1997-05-08 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법

Country Status (1)

Country Link
KR (1) KR100233844B1 (ko)

Also Published As

Publication number Publication date
KR19980082609A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US4062059A (en) Information processing system
EP0441787B1 (en) Communication switching element for transferring cells divided into subcells
KR100301719B1 (ko) 고장방지큐시스템
EP0118446B1 (en) First-in, first-out (fifo) memory configuration for queue storage
US4841436A (en) Tag Data processing apparatus for a data flow computer
US4494190A (en) FIFO buffer to cache memory
US4748588A (en) Fast data synchronizer
US4483001A (en) Online realignment of memory faults
EP0292501B1 (en) Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles
CN100377072C (zh) 先进先出存储系统及其方法
EP0367995B1 (en) Vector data transfer controller
KR100233844B1 (ko) 제한적 공유 메모리 방식의 비동기 전송 모드 스위치의 구조 및 그 태그 제어 방법
EP0081358B1 (en) Data processing system providing improved data transfer between modules
US5343557A (en) Workstation controller with full screen write mode and partial screen write mode
KR100218669B1 (ko) 비동기 전송 모드 스위치에서의 주소 오류 제거방법
CN1532701B (zh) 存储器不稳定仍维持系统稳定度的系统及存储器控制方法
US5271006A (en) Frame aligner and method and system for control thereof
SU1310835A1 (ru) Устройство дл сопр жени двух вычислительных машин
JPH09274599A (ja) バッファメモリ装置
JP2752806B2 (ja) セル位相乗換回路
JPH0879266A (ja) バッファ制御装置
JPH0713874A (ja) 多重化記憶システム
JPH0315217B2 (ko)
JPS61131136A (ja) 履歴蓄積方式
JPH11175312A (ja) データ転送制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee