KR100231487B1

KR100231487B1 - Self-identification data generator in communication system using common bus

Info

Publication number: KR100231487B1
Application number: KR1019970028295A
Authority: KR
Inventors: 정성현
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-06-27
Filing date: 1997-06-27
Publication date: 1999-11-15
Also published as: KR19990004245A

Abstract

본 발명은 ATM교환 시스템 등 공통 버스 데이터 통신 방식을 이용하는 고속 데이터 통신 시스템에 있어서, 상기 공통버스를 통해 여러 장치들이 상호 통신하는 경우 자기인식신호(SID)를 발생하여 상기 공통 버스에 실린 데이터가 자신의 데이터임을 인식할 수 있도록 한 공통 버스 방식을 이용한 통신 시스템에서의 SID 발생장치에 관한 것으로, 데이터 버스 및 제어신호 버스에 공통으로 연결되는 다수의 수신부(20-1,20-2...)가 상기 제어신호 버스 상의 제어신호값과 수신부(20-1,20-2...) 자신의 고유값을 익스클루시브 오아하는 제1 EXOR 게이트∼제4 EXOR 게이트(31∼34)와 상기 제1 EXOR 게이트∼제4 EXOR 게이트(31∼34)의 출력을 앤드하여 인에이블 신호를 출력하는 AND 게이트(35)로 이루어진 SID 발생부(30)와, 상기 SID 발생부(30)에서 출력되는 인에이블 신호에 따라 데이터 버스 상의 데이터를 리드하여 처리하는 데이터 처리부(40)로 구성되어, 게이트를 이용하는 간단한 회로 구성으로 ATM 교환 시스템 등과 같은 고속 데이터 처리를 요하는 공통 버스방식의 통신 시스템에서 유용하게 사용될 수 있는 효과가 있다.The present invention provides a high-speed data communication system using a common bus data communication method such as an ATM switching system. When multiple devices communicate with each other through the common bus, a self-identification signal (SID) is generated so that the data carried on the common bus is self-contained. SID generator in a communication system using a common bus method to recognize that the data of the plurality of receivers (20-1, 20-2 ...) commonly connected to the data bus and control signal bus The first EXOR gate to the fourth EXOR gates 31 to 34 and the first and second gates are configured to exclude the control signal values on the control signal bus and the unique values of the receivers 20-1, 20-2. An SID generator 30 comprising an AND gate 35 for outputting the enable signal by outputting the first EXOR gates to the fourth EXOR gates 31 to 34, and the phosphor output from the SID generator 30. Having according to able signal The data processing unit 40 reads and processes data on the bus, and a simple circuit configuration using a gate can be usefully used in a communication system of a common bus system that requires high-speed data processing such as an ATM switching system. have.

Description

SID generator in communication system using common bus system

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode:이하,'ATM'이라칭함) 교환 시스템 등 공통 버스(Common Bus) 데이터 통신 방식을 이용하는 고속 데이터 통신 시스템에 있어서, 상기 공통 버스를 통해 여러 장치들이 상호 통신하는 경우 자기인식신호(Self Identification Data:이하,'SID'라 칭함)를 발생하여 상기 공통 버스에 실린 데이터가 자신의 데이터임을 인식할 수 있도록 한 공통 버스 방식을 이용한 통신 시스템에서의 SID 발생장치에 관한 것이다.The present invention provides a high-speed data communication system using a common bus data communication method such as an asynchronous transfer mode (hereinafter, referred to as an 'ATM') switching system, wherein various devices communicate with each other through the common bus. In the case of generating a self identification signal (hereinafter referred to as 'SID') to the SID generating device in a communication system using a common bus method to recognize that the data on the common bus is its own data It is about.

일반적으로 셀 단위의 데이터를 처리하는 ATM 교환기는 외부 장치와 접속되는 수신측 선로 접속 모듈(Line Interface Module)인 RX LIM과, 상기 RX LIM을 통해 입력되는 데이터를 스위칭하여 해당 출력 단자로 출력하는 ATM 스위치와, ATM 교환기의 각종 동작을 제어하는 제어부와, 외부 장치와 접속되는 송신측 선로 접속 모듈로 상기 ATM 스위치를 통해 출력되는 데이터를 입력하는 TX LIM으로 구성된다.In general, an ATM switch that processes data on a cell-by-cell basis includes an RX LIM, which is a receiving line interface module connected to an external device, and an ATM that switches data input through the RX LIM and outputs the data to a corresponding output terminal. A switch, a control unit for controlling various operations of the ATM switch, and a TX LIM for inputting data output through the ATM switch to a transmission line connection module connected to an external device.

상기와 같이 구성된 ATM 교환기의 ATM 스위치에는 여러 개의 LIM이 연결되어 스위칭이 이루어지게 되며, 효율적인 데이터 통신을 위해 데이터 버스(Data Bus)와 제어신호 버스(Control Bus)를 상호 공유하게 된다.Multiple LIMs are connected to the ATM switch of the ATM switch configured as described above, and switching is performed, and the data bus and the control signal bus are shared with each other for efficient data communication.

이때, 상기 데이터 버스 및 제어신호 버스를 공유함에 따라 ATM 스위치내의 데이터 수신 처리장치는 상기 데이터 버스 상의 데이터가 자신의 것임을 판단하는 기능을 수행해야 한다.At this time, as the data bus and the control signal bus are shared, the data receiving processing apparatus in the ATM switch should perform a function of determining that the data on the data bus is its own.

한편, 상기 ATM 교환 시스템과 같이 고속의 데이터를 처리하는 통신 분야 이외의 CPU와 주변의 ROM, RAM, 버퍼 등이 상호 통신을 하는 경우에 있어서는 데이터 버스를 공유하고 주소 버스를 해석하여 해당 소자에 인에이블 신호를 보냄으로써 공유하고 있는 데이터 버스 상의 데이터가 자신의 것임을 알 수 있도록 하고 있다.On the other hand, when a CPU other than a communication field that processes high-speed data such as the ATM switching system and a peripheral ROM, RAM, buffer, etc. communicate with each other, the data bus is shared and the address bus is interpreted to read the corresponding device. By sending an enable signal, the data on the shared data bus is known to be its own.

그러나, 상기와 같은 경우 자신의 데이터임을 확인하기 위해 대부분 프로그램 로직 소자들을 사용함에 따라 처리속도에 한계가 있게 되는 문제점이 있었다.However, in the above case, there is a problem in that the processing speed is limited because most of the program logic elements are used to confirm their data.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 공통 버스를 통해 여러 연결 장치들이 통신하는 경우, 연결 장치가 게이트로 구성된 간단한 회로를 통해 SID를 발생하여 상기 공통 버스에 실린 데이터가 자신의 데이터임을 인식할 수 있도록 한 공통 버스 방식을 이용한 통신 시스템에서의 SID 발생장치를 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the object thereof is that when multiple connection devices communicate through a common bus, the connection device generates a SID through a simple circuit composed of gates, and the data carried on the common bus. An object of the present invention is to provide an apparatus for generating an SID in a communication system using a common bus system that can recognize that the data is its own data.

이러한 목적을 달성하기 위한 본 발명에 의한 공통 버스 방식을 이용한 통신 시스템에서의 SID 발생장치는, 데이터 버스 및 제어신호 버스를 공유하는 수신부의 SID 발생장치가 상기 제어신호 버스 상의 제어신호값과 수신부의 고유값을 비교하여 일치하는 경우 인에이블 신호를 데이터 처리부에 출력하고, 이에 따라 상기 수신부가 상기 데이터 버스 상의 데이터가 자신의 데이터임을 판단하여 데이터 처리부를 통해 상기 데이터를 리드하여 처리하도록 함을 특징으로 한다.In order to achieve the above object, an SID generating apparatus in a communication system using a common bus system according to the present invention is characterized in that the SID generating apparatus of a receiving unit which shares a data bus and a control signal bus has a control signal value and a receiving unit on the control signal bus. Compare and compare the eigenvalues, and output an enable signal to the data processor, and accordingly, the receiver determines that the data on the data bus is its own data and reads the data through the data processor. do.

제1도는 본 발명에 의한 공통 버스 방식을 이용한 통신 시스템에서의 자기인식신호(SID) 발생장치가 구현된 통신 시스템의 수신부의 구성도.1 is a block diagram of a receiver of a communication system in which a self identification signal (SID) generating device is implemented in a communication system using a common bus system according to the present invention.

제2도는 제1도의 SID 발생부의 상세한 블록 구성도.FIG. 2 is a detailed block diagram of the SID generating unit of FIG.

제3도는 본 발명의 제어신호 버스로부터 수신된 신호의 비교에 따라 동작 가능한 수신부를 보인 도면.3 is a view showing a receiver operable according to a comparison of signals received from a control signal bus of the present invention.

* 도면의 주요부분에 대한 부호의설명* Explanation of symbols for the main parts of the drawings

10 : 스위칭부 20-1, 20-2. : 수신부10: switching unit 20-1, 20-2. Receiver

30 : SID발생부 31∼34 : 제1 EXOR 게이트∼제4 EXOR 게이트30: SID generating section 31 to 34: first EXOR gate to fourth EXOR gate

35 : AND 게이트 40 : 데이터 처리부35 AND gate 40 data processing unit

이하, 첨부된 도면을 참고하여 본 발명에 의한 공통 버스 방식을 이용한 통신 시스템에서의 SID 발생장치의 구성 및 동작을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the SID generating apparatus in a communication system using a common bus method according to the present invention.

제1도는 본 발명에 의한 공통 버스 방식을 이용한 통신 시스템에서의 SID 발생장치가 구현된 통신 시스템의 수신부의 구성도로서, 특히 ATM 교환 시스템에서의 구성으로, ATM 스위치로 입력되는 데이터 및 제어신호가 데이터 버스와 제어신호버스를 통해 입력되는 경우 상기 데이터를 스위칭 처리하는 스위칭부(10)와, 상기 데이터 버스 및 제어신호 버스에 공통으로 연결되어 데이터 버스 상의 데이터를 수신하여 처리하는 다수의 수신부(20-1, 20-2...)로 구성된다.1 is a block diagram of a receiver of a communication system in which a SID generation device is implemented in a communication system using a common bus system according to the present invention. In particular, in an ATM switching system, data and control signals input to an ATM switch are Switching unit 10 for switching the data when input via a data bus and a control signal bus, and a plurality of receivers 20 connected in common to the data bus and the control signal bus to receive and process data on the data bus -1, 20-2 ...).

상기 수신부(20-1, 20-2...)는 스위칭부(10)에서 출력되는 제어신호 버스 상의 제어신호값과 수신부 자신의 고유값을 비교하여 일치하는 경우 인에이블(Enable) 신호를 발생하는 SID 발생부(30)와 상기 SID 발생부(30)에서 출력되는 인에이블 신호에 따라 데이터 버스 상의 데이터를 리드하여 처리하는 데이터 처리부(40)로 구성된다.The receivers 20-1, 20-2, ..., compare the control signal value on the control signal bus output from the switching unit 10 with the unique value of the receiver itself, and generates an enable signal when it matches. The SID generator 30 and the data processor 40 read and process data on the data bus according to the enable signal output from the SID generator 30.

제2도는 제1도의 SID 발생부(30)의 상세한 블록 구성도로서, 상기 수신부(20-1,20-2...) 자신의 고유값(S₁∼S₄)과 상기 제어신호 버스 상의 제어신호값(T₁∼T₄)을 익스클루시브 오아하는 제1 EXOR 게이트∼제4 EXOR 게이트(31∼34)와 상기 제1 EXOR 게이트∼제4 EXOR 게이트(31∼34)의 출력을 앤드하여 상기 데이터 처리부(40)로 인에이블 신호를 출력하는 AND 게이트(35)로 구성된다.FIG. 2 is a detailed block diagram of the SID generating unit 30 of FIG. 1, in which the receivers 20-1, 20-2, ..., their own values S 'through S' and their control signals on the control signal bus are shown. The data processing unit receives the outputs of the first EXOR gates to the fourth EXOR gates 31 to 34 and the first EXOR gates to the fourth EXOR gates 31 to 34, which are inclusive and whose values are T₁ to T₄. And an AND gate 35 for outputting the enable signal at 40.

상기와 같이 구성된 본 발명에 의한 공통 버스 방식을 이용한 통신 시스템에서의 SID 발생장치의 동작을 설명하면 다음과 같다.The operation of the SID generating apparatus in the communication system using the common bus system according to the present invention configured as described above is as follows.

데이터 버스 및 제어신호 버스를 공유하는 다수의 수신부(20-1,20-2...)가 데이터 버스 상에 있는 데이터가 자신의 데이터임을 알기 위해서는 먼저, 수신부의 SID 발생부(30)가 상기 스위칭부(10)에서 제어신호 버스 상으로 출력되는 제어신호값과 수신부 자신의 고유값을 비교한다.In order for the plurality of receivers 20-1, 20-2, which share the data bus and the control signal bus, to know that the data on the data bus are their own data, the SID generation unit 30 of the receiver is The control unit outputs the control signal value output from the switching unit 10 onto the control signal bus and compares the unique value of the receiver itself.

이때, 상기 수신부(20-1,20-2...)의 고유값 S₁S₂S₃S₄가 각각 0000, 1000, 0100 .... 으로 순차적 할당되어 있고, 상기 제어신호 버스 상의 제어신호값 T₁T₂T₃T₄이 제3도와 같이 주기적으로 변화하면, 상기 S₁S₂S₃S₄과 T₁T₂T₃T₄이 각각의 제1EXOR 게이트∼제4EXOR 게이트(31∼34)에 의해 익스클루시브 오아되어 AND게이트(35)로 출력된다.At this time, the eigenvalues S₁S₂S₃S₄ of the receivers 20-1, 20-2 ... are sequentially assigned to 0000, 1000, 0100 ..., respectively, and the control signal value T₁T₂T₃T₄ on the control signal bus is shown in FIG. In the same manner, the S₁S₂S₃S₄ and the T₁T₂T₃T₄ are exclusively fed to the AND gate 35 by the first EXOR gate to the fourth EXOR gate 31 to 34.

즉, 상기 첫번째 수신부(20-1)의 S₁S₂S₃S₄가 0000이고, T₁T₂T₃T₄가 제3도와 같이 0000인 경우에는 상기 제1EXOR 게이트∼제4EXOR 게이트(31∼34)로부터 0000이 출력되고, 이에 따라 상기 0000의 값을 앤드한 상기 AND 게이트(35)는 0의 인에이블 신호를 출력하게된다.That is, when S₁S₂S₃S₄ of the first receiver 20-1 is 0000 and T₁T₂T₃T₄ is 0000 as shown in FIG. The AND gate 35 with a value outputs an enable signal of zero.

상기와 같이 AND 게이트(35)의 출력은 각각의 수신부(20-1,20-2...)의 데이터 처리부(40)를 차례로 인에이블시키는 인에이블 신호를 출력한다.As described above, the output of the AND gate 35 outputs an enable signal for sequentially enabling the data processor 40 of each receiver 20-1, 20-2.

제3도에 도시된 바와 같이, ①구간에서는 첫번째 수신부(20-1), ②구간에서는 그 다음 두번째 수신부(20-2)... 순으로 각 수신부 내의 데이터 처리부(40)로 인에이블 신호가 출력됨에 따라, 상기 데이터 처리부(40)는 데이터 버스 상의 데이터를 리드하여 처리하게 된다.As shown in FIG. 3, the enable signal is transmitted to the data processing unit 40 in each receiver in order of the first receiver 20-1 in the section and the second receiver 20-2 in the section. As output, the data processor 40 reads and processes data on the data bus.

이상, 상기 설명에서와 같이 본 발명은 게이트를 이용하는 간단한 회로 구성으로서, ATM 교환 시스템 등과 같은 고속 데이터 처리를 요하는 공통 버스 방식의 통신 시스템에서 유용하게 사용될 수 있는 효과가 있다.As described above, the present invention has a simple circuit configuration using a gate, and can be usefully used in a communication system of a common bus system that requires high-speed data processing such as an ATM switching system.

Claims

In a high-speed communication system of a common bus system sharing a data bus and a control signal bus, a plurality of receivers 20-1, 20-2, ..., which are commonly connected to the data bus and the control signal bus, control the control signal. The first EXOR gate to the fourth EXOR gates 31 to 34 and the first EXOR gate to the fourth EXOR gate, in which the control signal values on the bus and the receivers 20-1, 20-2 ... Data on the data bus in accordance with the enable signal output from the SID generation section 30 and the enable signal output from the SID generation section 30 and AND gate 35 for outputting the enable signal (31 to 34) A magnetic identification signal (SID) generator in a communication system using a common bus system, characterized by comprising a data processing unit (40) for reading and processing the data.