KR100230934B1 - Interface peeling off prevention type semiconductor chip plate of integrited circuit board for ball grid array semiconductor package - Google Patents

Interface peeling off prevention type semiconductor chip plate of integrited circuit board for ball grid array semiconductor package Download PDF

Info

Publication number
KR100230934B1
KR100230934B1 KR1019970002505A KR19970002505A KR100230934B1 KR 100230934 B1 KR100230934 B1 KR 100230934B1 KR 1019970002505 A KR1019970002505 A KR 1019970002505A KR 19970002505 A KR19970002505 A KR 19970002505A KR 100230934 B1 KR100230934 B1 KR 100230934B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
mounting plate
chip mounting
spoke
rim
Prior art date
Application number
KR1019970002505A
Other languages
Korean (ko)
Other versions
KR19980066789A (en
Inventor
심일권
김영문
Original Assignee
마이클 디. 오브라이언
암코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 암코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970002505A priority Critical patent/KR100230934B1/en
Publication of KR19980066789A publication Critical patent/KR19980066789A/en
Application granted granted Critical
Publication of KR100230934B1 publication Critical patent/KR100230934B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Abstract

본 발명은 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로기판(Printed Circuit Board : PCB)의 계면박리 방지형 반도체 칩 탑재판(20)에 관한 것으로서, 반도체 칩 탑재판(20) 중앙부의 환상 영역(23)으로부터 네 모서리를 향하여 각각 한쌍의 대각선상 스포우크(Spoke)(24)가 에폭시 가이드로(路)(25)를 형성하도록 연장되며, 환상 영역(23)과 에폭시 가이드로(25)가 연통되고, 각각의 대각선상 스포우크(24)의 일단이 림(Rim)(28)에 연결되도록 하는 것에 의하여, 반도체 칩 저면의 모서리 영역에 대한 에폭시 접착 상태를 양호하게 할 수 있음과 동시에, 반도체 칩 작동시 발생되는 열에 의한 모서리에 집중되는 기계적 응력을 완화시킬 수 있으므로, 반도체 칩과 반도체 칩 탑재판 사이의 접착 계면의 박리를 효과적으로 방지할 수 있음과 아울러, 코스트 다운을 가능하게 하는 신규 유용한 발명이다.The present invention relates to an anti-interfacial type semiconductor chip mounting plate (20) of a printed circuit board (BGA) for a ball grid array (BGA) semiconductor package, the center portion of the semiconductor chip mounting plate 20 A pair of diagonal spokes 24 extend from the annular region 23 to the four corners, respectively, to form an epoxy guide passage 25, the annular region 23 and the epoxy guide passage ( 25) is in communication and one end of each diagonal spoke 24 is connected to the rim 28, so that the epoxy adhesion to the corner region of the bottom of the semiconductor chip can be made good. At the same time, the mechanical stress concentrated at the edges due to heat generated during operation of the semiconductor chip can be alleviated, thereby effectively preventing the peeling of the adhesive interface between the semiconductor chip and the semiconductor chip mounting plate, and at the same time reducing the cost. It is a novel useful invention which enables.

Description

볼 그리드 어레이(Ball Grid Array : BGA) 반도체 캐피지용 인쇄 회로 기판(Printed Circuit Board : PCB)의 계면박리 방지형 반도체 칩 탑재판Ball-grid array (BGA) semiconductor chip mounting plate of a printed circuit board (PCB) for semiconductor capacities

본 발명은 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 캐피지용 인쇄 회로 기판(Printed Circuit Board : 이하, 'PCB 기판'이라 칭함)의 계면박리 방지형 반도체 칩 탑재판에 관한 것이며, 더욱 상세하게는, 반도체 칩 저면의 모서리 영역에 대한 에폭시 접착 상태를 양호하게 함과 동시에, 반도체 칩 작동시 발생되는 열에 의한 모서리에 집중되는 기계적 응력을 완화시킬 수 있는 대각선상 스포우크 형태로 구성되는 반도체 칩 탑재판에 관한 것이다.The present invention relates to an interfacial peel prevention type semiconductor chip mounting plate of a ball grid array (BGA) semiconductor capacitor printed circuit board (hereinafter, referred to as a 'PCB substrate'). The semiconductor chip mounting plate is configured in the form of diagonal spokes to improve the adhesion of the epoxy to the corner region of the bottom surface of the semiconductor chip and to alleviate the mechanical stress concentrated at the edges due to heat generated during operation of the semiconductor chip. It is about.

일반적으로, BGA 타입의 반도체 패키지는, PCB 기판상의 반도체 칩 탑재판상에 반도체 칩을 에폭시 수지로 접착시켜 실장하고 반도체 칩에 형성된 본드 패드와 PCB 기판상의 도전성 트레이스(trace)의 내측 단부에 형성되는 금 도금영역을 와이어 본딩하여 전기적으로 접속시킨 후, 반도체 칩과 와이어를 외부 환경으로부터 보호하기 위하여 수지로 몰딩시켜 수지 봉지부를 형성시킨 후, PCB 기판의 저면에 솔더볼을 융착시켜 구성된다.In general, a BGA type semiconductor package is mounted on a semiconductor chip mounting plate on a PCB substrate by mounting a semiconductor chip with an epoxy resin and bonded to a bond pad formed on the semiconductor chip and a gold formed at an inner end of a conductive trace on the PCB substrate. After electrically bonding the plating region by wire bonding, the semiconductor chip and the wire are molded with resin to form a resin encapsulation portion in order to protect the wire from the external environment, and then solder balls are fused to the bottom surface of the PCB substrate.

이러한 BGA 반도체 패키지용 PCB 기판에 있어서의 제1도에 나타낸 바와 같은 종래의 반도체 칩 탑재판(20')은, 그라운드 또는 파워 본딩용 플레이트(15) 내측에 그루브(30)를 사이에 두고 정방향 또는 정방향 반도체 칩 탑재판(20)이 위치한다. 반도체 칩 탑재판(20')은 반도체 칩(도시하지 않음) 작동시 발생되는 열을 효율적으로 방출할 수 있도록, 열 전달 특성이 양호한 구리로 형성되며, 구리는 반도체의 칩의 접착시 사용되는 에폭시 수지와의 접착력이 양호하지 못하므로 구리 상면에 니켈 도금을 한 후, 다시 열 전달 특성 및 에폭시 수지와의 접착 특성이 매우 양호한 금을 코팅하는 것이 바람직하다.The conventional semiconductor chip mounting plate 20 ′ as shown in FIG. 1 of the PCB substrate for a BGA semiconductor package is mounted in the forward direction or with the groove 30 interposed between the ground or the power bonding plate 15. The forward semiconductor chip mounting plate 20 is located. The semiconductor chip mounting plate 20 'is formed of copper having good heat transfer characteristics so as to efficiently release heat generated during operation of a semiconductor chip (not shown), and copper is an epoxy used for bonding chips of the semiconductor. Since the adhesion to the resin is not good, it is preferable to coat the gold on the copper upper surface, and then to coat gold having very good heat transfer properties and adhesion properties to the epoxy resin.

그러나, 이러한 종래의 반도체 칩 탑재판(20')은 넓은 면적을 갖는 정방향 또는 장방향으로 형성되어 있으므로, 금 도금시 코스트 업되는 문제가 있었다.However, since the conventional semiconductor chip mounting plate 20 'is formed in a forward direction or a long direction having a large area, there is a problem of cost up during gold plating.

또한, 반도체 칩 탑재판(20')상에 열 전도성이 우수한 은 충진 에폭시 수지를 디스펜싱(Dispensing)한 후, 반도체 칩(도시하지 않음)을 접착시키기 위하여 압압시, 반도체 칩 탑재판(20')에서의 에폭시 수지는 모든 방향으로 동일한 거리만큼 퍼지게 되므로, 변 방향 보다 모서리 방향의 접착 상태가 불량하게 될 가능성이 높으며, 이러한 문제를 피하기 위하여 은 충진 에폭시 수지의 디스펜싱량을 증가시키게 되면, 은 충진 에폭시 수지가 반도체 칩 탑재판(20')의 변 방향으로 블리드 아웃(Bleed-out)되는 문제가 있었다.In addition, after dispensing a silver-filled epoxy resin having excellent thermal conductivity onto the semiconductor chip mounting plate 20 ', the semiconductor chip mounting plate 20' is pressed during bonding to bond a semiconductor chip (not shown). Since the epoxy resin in) spreads by the same distance in all directions, there is a high possibility that the adhesive state in the corner direction is worse than the side direction, and if the dispensing amount of the silver-filled epoxy resin is increased to avoid such a problem, There was a problem that the filled epoxy resin is bleeded out in the side direction of the semiconductor chip mounting plate 20 '.

더욱이, 실장된 반도체 칩의 작동시 발생되는 열에 의한 반도체 칩 탑재판(20') 및 그 주위를 에워싸는 수지 봉지부(도시하지 않음)에 대한 응력은 모서리부에 집중되므로, 반도체 칩 탑재판(20')의 모서리 방향의 접착 상태가 불량할 경우, 반도체 칩 탑재판(20')이 변형되어 반도체 칩 저면과의 계면박리가 발생될 가능성이 비교적 높으며, 이러한 계면박리 발생시 열 방출 효율이 저하되어 반도체 패키지의 신뢰성을 저하시키게 되고 수분 침투시 팝 콘 현상에 의하여 반도체 패키지에 크랙이 발생할 우려가 있었다.Furthermore, since the stress on the semiconductor chip mounting plate 20 'and the resin encapsulation portion (not shown) surrounding the semiconductor chips due to heat generated during operation of the mounted semiconductor chip are concentrated at the corners, the semiconductor chip mounting plate 20 When the adhesion state in the corner direction of ') is poor, the semiconductor chip mounting plate 20' is more likely to deform and the interface peeling with the bottom surface of the semiconductor chip is generated. The reliability of the package was lowered and there was a risk of cracking in the semiconductor package due to the pop cone phenomenon when water was infiltrated.

따라서, 본 발명의 목적은, 반도체 칩 저면의 모서리 영역에 대한 에폭시 접착 상태를 양호하게 함과 동시에, 반도체 칩 작동시 발생되는 열에 의한 모서리에 집중되는 기계적 응력을 완화시킬 수 있으며, 코스트 다운이 가능한 BGA 반도체 패키지용 PCB 기판의 반도체 칩 탑재판을 제공하는 것이다.Accordingly, an object of the present invention is to improve the adhesion state of the epoxy to the corner region of the bottom surface of the semiconductor chip, and to alleviate the mechanical stress concentrated at the edge due to the heat generated during the operation of the semiconductor chip, and to reduce the cost. To provide a semiconductor chip mounting plate of the PCB substrate for BGA semiconductor package.

본 발명의 목적의 따른 일 양태(樣態)에 의하면, 반도체 칩을 접착시키기 위한 에폭시 수지 디스펜싱(Dispensing)후 반도체 칩 부착시, 디스펜싱된 에폭시수지가 변 방향보다 네 모서리 방향으로 용이하게 확포되어 반도체 칩 저면에 균일하게 도포되도록 함과 아울러, 반도체 칩 작동시 발생되는 열이 네 모서리를 통하여 신속히 방출되도록 하고, 네 모서리에 집중되는 기계적 응력에 의한 변형을 방지할 수 있도록 하기 위하여, 중앙부의 환상 영역과 연통된 에폭시 가이드로(路 )를 형성하도록 네 모서리를 향하여 각각 대각선상으로 연장되는 한 상의 대각선상 스포우크(Spoke)와; 에폭시 가이드로(路)와 연통되는 중앙부의 환상 영역을 한정하며, 스포우크의 일단을 지지하는 스포우크 수렴부와; 블리드 아웃(Bleed-out)되는 에폭시 수지를 차단함과 동시에, 반도체 칩으로부터 발생되는 열을 효율적으로 외부로 방출시키기 위하여, 각각의 대각선상 스포우크의 타단을 전체적으로 연결하여 지지하는 림(Rim)으로 구성되는, 볼 그리드 어레이 반도체 패키지용 PCB의 계면박리 방지형 반도체 칩 탑재판이 제공된다.According to one aspect of the object of the present invention, when the semiconductor chip is attached after the epoxy resin dispensing (Dispensing) for bonding the semiconductor chip, the dispensed epoxy resin is easily expanded in four corners rather than the side direction In order to be uniformly applied to the bottom surface of the semiconductor chip, and to quickly dissipate heat generated during operation of the semiconductor chip through the four corners, and to prevent deformation due to mechanical stress concentrated at the four corners, One-phase diagonal spokes extending diagonally toward each of the four corners to form an epoxy guide path in communication with the annular region; A spoke convergent part defining an annular area in the center portion communicating with the epoxy guide path and supporting one end of the spoke; In order to block the bleed-out epoxy resin and to efficiently dissipate the heat generated from the semiconductor chip to the outside, a rim that connects and supports the other ends of each diagonal spoke as a whole. An anti-interfacial type semiconductor chip mounting plate of a PCB for a ball grid array semiconductor package is provided.

제1도는 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 캐피지용 PCB 기판에 있어서 종래의 반도체 칩 탑재판의 평면도.1 is a plan view of a conventional semiconductor chip mounting plate in a PCB substrate for a ball grid array (BGA) semiconductor capacitor.

제2도는 볼 그리드 어레이 반도체 패키지용 PCB 기판에 있어서의 본 발명의 바람직한 일구체예에 따른 계면박리 방지형 반도체 칩 탑재판의 평면도.2 is a plan view of a surface separation prevention type semiconductor chip mounting plate according to a preferred embodiment of the present invention in a PCB substrate for a ball grid array semiconductor package.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : BGA 반도체 패키지용 PCB 기판 11 : 도전성 트레이스(Trace)10: PCB board for BGA semiconductor package 11: conductive trace

12 : 비아(Via) 홀 13 : 금 도금 영역12: Via hole 13: Gold plating area

14 : 몰드 런더(Runner) 게이트14: Mold Runner Gate

15 : 그라운드 또는 파워 본딩용 플레이트15: Plate for ground or power bonding

20 : 반도체 칩 탑재판 21 : 반도체 칩 탑재 영역20: semiconductor chip mounting plate 21: semiconductor chip mounting area

22 : 중앙 플레이트 23 : 환상 영역22: central plate 23: annular area

24 : 대각선상 스포우크(Spoke) 25 : 에폭시 가이드로(路 )24: Diagonal Spoke 25: Epoxy guide furnace

26 : 방사상 스포우크 27 : 스포우크 수렴부26: radial spoke 27: spoke convergence unit

28 : 림(Rim) 29 : 응력 완화용 모서리28: Rim 29: edge for stress relief

30 : 그루브30 groove

이하, 본 발명을 첨부 도면을 차조하여 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

제2도는 본 발명의 바람직한 구체예에 따른 계면박리 방지형 반도체 칩 탑재판(20)의 평면도로서, 반도체 칩 탑재판(20)은 PCB 기판(10)의 중앙부에 위치한다.2 is a plan view of the anti-interfacial semiconductor chip mounting plate 20 according to a preferred embodiment of the present invention, wherein the semiconductor chip mounting plate 20 is located at the center of the PCB substrate 10.

반도체 칩 탑재판(20)의 외측에는 패턴 형성된 도전성 트레이스(11)와 이에 연결된 비아(Via) 홀(12)이 위치하며, 도전성 트레이스(11)의 일단에는 금 도금영역(13)이 형성되어 있고, 이 영역은 반도체 칩(도시하지 않음)의 본드 패트와 상호 와이어 본딩되어 전기적으로 접속되게 된다. PCB 기판(10)의 일 모서리에는 반도체 칩 및 와이어등을 외부 환경으로부터 보호하기 위한 수지 봉지부(도시하지 않음)를 몰딩 형성시키기 위하여 액상의 봉지 수지를 유입시키는 몰드 런너 게이트(14)가 형성된다. 또한, 그라운드 또는 파워본딩용 플레이트(15)는 반도체 칩 탑재판(20)을 에워싸게 형성되며, 그루브(30)에 의하여 이격되어 있다.A patterned conductive trace 11 and a via hole 12 connected thereto are located outside the semiconductor chip mounting plate 20, and a gold plating region 13 is formed at one end of the conductive trace 11. This area is wire-bonded with the bond pad of the semiconductor chip (not shown), and is electrically connected. At one corner of the PCB substrate 10, a mold runner gate 14 for introducing a liquid encapsulating resin to form a resin encapsulating portion (not shown) for protecting a semiconductor chip and wire from an external environment is formed. . In addition, the ground or power bonding plate 15 is formed to surround the semiconductor chip mounting plate 20, and is spaced apart by the groove 30.

제2도에 도시한 바와 같은, 본 발명의 반도체 탑재판(20)에 있어서는, 중앙부의 배어(Bare) 수지 기판 표면이 노출된 환상 영역(23)이 4개의 스포우크(Spoke) 수렴부(27)에 의해 한정되며, 각각의 스포우크 수렴부(27) 양단부에는 모서리를 향하여 대각선상으로 연장되는 대각선상 스포우크(24)가 형성된다.In the semiconductor mounting plate 20 of the present invention, as shown in FIG. 2, the annular region 23 in which the bare resin substrate surface is exposed at the center portion has four spoke convergent portions 27. As shown in FIG. At each end of each spoke convergent portion 27, diagonal spokes 24 extending diagonally toward the edge are formed.

반도체 탑재판(20)의 각각의 모서리에는 대각선상으로 연장된 한 쌍의 대각선상 스포우크(24)에 의하여 에폭시 가이드로(路)(25)가 형성되며, 에폭시 가이드로(路 )(25)의 타단은 환상 영역(23)에 연통되어 있어서, 디스펜싱된 에폭시 수지에 반도체 칩을 부착시 에폭시 수지가 변 방향보다는 네 모서리 방향으로 더욱 용이하게 확포될 수 있게 작용하므로, 에폭시 수지는 반도체 칩 저면에 균일하게 도포될 수 있으며, 따라서, 반도체 칩이 반도체 탑재판(20)상에 양호하게 접착된다.An epoxy guide path 25 is formed at each corner of the semiconductor mounting plate 20 by a pair of diagonal spokes 24 extending diagonally, and an epoxy guide path 25. The other end of is in communication with the annular region 23, so that when the semiconductor chip is attached to the dispensed epoxy resin, the epoxy resin acts more easily in four corner directions than in the side direction, so that the epoxy resin Can be uniformly applied to the semiconductor chip, and therefore the semiconductor chip is well adhered onto the semiconductor mounting plate 20.

또한, 각각의 모서리를 향하여 대각선상으로 연장되는 한 쌍의 대각선상 스포우크(24)는, 반도체 칩 작동시 발생되는 열에 의하여 모서리부에 집중되는 기계적 응력을 모서리 방향으로 신속히 방출시키게 되는 동시에, 모서리의 변형을 방지시킬 수 있도록 모서리를 스포우크 수렴부(27)에 견고히 지지시키게 되므로, 반도체 칩 탑재판(20)의 변형에 따른 반도체 칩과 그 탑재판(20) 사이의 계면 박리 현상을 효율적으로 방지할 수가 있다.In addition, the pair of diagonal spokes 24 extending diagonally toward each corner quickly releases mechanical stress concentrated in the corner portion by the heat generated during operation of the semiconductor chip in the corner direction, Since the corners are firmly supported by the spoke convergent portion 27 to prevent deformation of the semiconductor chip, the interface chip between the semiconductor chip and the mounting plate 20 according to the deformation of the semiconductor chip mounting plate 20 can be efficiently I can prevent it.

또한, 림(Rim)(28)은 각각의 대각선상 스포우크(24)의 일단을 전체적으로 연결하여 지지하고 있으므로, 예기치 않게 블리 아웃(Bleed-out)되는 에폭시 수지를 차단하게 됨과 동시에, 반도체 칩으로부터 발생되는 열을 외부로 방출시키며, 열에 의한 반도체 칩 탑재판(20)의 변형을 방지하게 된다.In addition, since the rim 28 is connected to and supports one end of each diagonal spoke 24 as a whole, the rim 28 blocks an unexpectedly bleed-out epoxy resin, and at the same time, The generated heat is released to the outside, and deformation of the semiconductor chip mounting plate 20 due to heat is prevented.

한편, 환상 영역(23)의 정 중앙부에는 PCB 기판(10) 저면과 연결된 원형의 중앙 플레이트(23)를 형성시킬 수도 있으며, 이에 의하여 열 방출 효율 및 접착 강도를 향상시킬 수 있다.Meanwhile, a circular central plate 23 connected to the bottom surface of the PCB substrate 10 may be formed at the center of the annular region 23, thereby improving heat dissipation efficiency and adhesive strength.

또한, 하나의 모서리를 향하여 연장되는 대각선상 스포우크(24)와 인접한 다른 모서리를 향하여 연장되는 대각선상 스포우크(24) 사이 마다에, 스포우크 수렴부(27)와 림(28)을 연결하는 적어도 하나 이상의 방사상 스포우크(26)를 또한 형성시킬 수도 있으며, 제2도에서는 서로 다른 대각선상 스포우크(24) 사이에 2 개의 방사상 스포우크(26)를 형성시킨 예를 나타내고 있으나, 그 수 및 존재 여부는 본 발명에 있어서 한정적인 것은 아니다. 이러한 방사상 스포우크(26)는 열 방출 효율을 향상시킬 뿐만 아니라, 림(28)과 스포우크 수렴부(27)를 견고히 지지시킴으로써 반도체 칩 탑재판(20)의 변형을 방지하게 하는 기능을 하게된다.Further, between every diagonal spoke 24 extending toward one corner and the diagonal spokes 24 extending toward another adjacent corner, connecting the spoke convergence 27 and the rim 28 At least one radial spoke 26 may also be formed, while FIG. 2 shows an example in which two radial spokes 26 are formed between different diagonal spokes 24, but the number and Presence or absence is not limited in the present invention. The radial spokes 26 not only improve heat dissipation efficiency, but also firmly support the rim 28 and the spoke convergence portion 27 to prevent deformation of the semiconductor chip mounting plate 20. .

대각선상 스포우크(24), 방사상 스포우크(26), 스포우크 수렴부(27), 림(28) 및, 중앙 플레이트(22)는 모두 열전도성이 우수한 금속, 예컨대, 구리로 형성되며, 에폭시 수지 접착제에 의한 접착 강도를 향상시키기 위하여, 그 표면상에 니켈을 도금하고, 그 상면에 다시 금 도금하는 것이 바람직하다.Diagonal spokes 24, radial spokes 26, spoke convergences 27, rims 28, and center plate 22 are all formed of a high thermal conductivity metal, such as copper, and epoxy In order to improve the adhesive strength by a resin adhesive agent, it is preferable to plate nickel on the surface and to gold-plat on the upper surface again.

또한, 반도체 칩 탑재판(20) 상면에 솔더 마스크(도시하지 않음)를 형성시킬 수도 있으며, 이 경우, 대각선상 스포우크(24) 및/또는, 스포우크 수렴부(27), 및/또는 림(28)의 상면과 직접 접촉하는 솔더 마스크 부분에 반도체 칩과의 집접적으로 그라운드 본딩을 위한 다수의 천공된 개구(도시하지 않음)를 형성시킬 수도 있다.In addition, a solder mask (not shown) may be formed on the upper surface of the semiconductor chip mounting plate 20. In this case, the diagonal spokes 24 and / or the spoke convergent portions 27, and / or the rims may be formed. A plurality of perforated openings (not shown) for ground bonding may be formed in the solder mask portion in direct contact with the upper surface of 28 in conjunction with the semiconductor chip.

본 발명의 반도체 칩 탑재판(20)은, 실제 면적이 대폭 축소되어 있으므로, 고가인 고 도금량의 감소가 가능하며, 따라서, 제조시 코스트 다운이 가능한 장점이 있다.Since the actual area of the semiconductor chip mounting plate 20 of the present invention is greatly reduced, it is possible to reduce an expensive high plating amount, and therefore, there is an advantage that the cost can be reduced during manufacturing.

에폭시 가이드(路)(25)를 형성하도록 네 모서리를 향하여 각각 대각선상으로 연장되는 한 쌍의 대각선상 스포우크(24)의 림(28)과 연결되는 일단을 직선상으로 연결한 응력 완화용 모서리(29)를 형성시킬 수도 있으며, 이에 의하여, 열 방출 효율 및 기계적 강도의 향상을 기대할 수 있게 된다. 또한, 반도체 칩 탑재 영역(21) 외측의 림(28)에 인접한 내측에 대각선상 스포우크(24)와 방사상 스포우크(26)들을 상호 연결하는 림(28)과 동일 현상의 보조 림(도시하지 않음)을 또한 형성시킬 수도 있다.Edge for stress relief in which one end connected to the rim 28 of the pair of diagonal spokes 24 extending diagonally toward the four corners to form an epoxy guide 25 in a straight line (29) can also be formed, whereby improvement in heat dissipation efficiency and mechanical strength can be expected. Further, an auxiliary rim (not shown) of the same phenomenon as the rim 28 interconnecting the diagonal spokes 24 and the radial spokes 26 on the inner side adjacent to the rims 28 outside the semiconductor chip mounting region 21. May not be formed).

위에서 상세히 설명한 바와 같이, 본 발명은 반도체 칩 탑재판 중앙부의 환상 영역으로부터 네 모서리를 향하여 각각 한 쌍의 대각선상 스포우크가 에폭시 가이드로(路 )를 형성하도록 연장되며, 환상 영역과 에폭시 가이드로 연통되고, 각각의 대각선상 스포우크의 일단이 림에 연결되도록 하는 것에 의하여, 반도체 칩 저면의 모서리 영역에 대한 에폭시 접착 상태를 양호하게 할 수 있음과 동시에, 반도체 칩 작동시 발생되는 열에 의한 모서리에 집중되는 기계적 응력을 완화시킬 수가 있으므로, 반도체 칩과 반도체 칩 탑재판 사이의 접착 계면의 박리를 효과적으로 방지할 수 있음과 아울러, 코스트 다운을 가능하게 한다.As described in detail above, the present invention extends so that each pair of diagonal spokes form an epoxy guide path toward the four corners from the annular region of the center of the semiconductor chip mounting plate, and communicates with the annular region and the epoxy guide. By connecting one end of each diagonal spoke to the rim, it is possible to improve the state of epoxy adhesion to the edge region of the bottom of the semiconductor chip, and at the same time to concentrate on the heat edge generated during the operation of the semiconductor chip. Since mechanical stress can be alleviated, peeling of the adhesive interface between a semiconductor chip and a semiconductor chip mounting plate can be prevented effectively, and cost reduction is possible.

Claims (11)

반도체 칩을 접착시키기 위한 에폭시 수지 디스펜싱(Dispensing)후 반도체 칩 부착시, 디스펜싱된 에폭시 수지가 변 방향보다 네 모서리 방향으로 용이하게 확포되어 반도체 칩 저면에 균일하게 도포되도록 함과 아울러, 반도체 칩 작동시 발생되는 열이 네 모서리를 통하여 신속히 방출되도록 하고, 네 모서리에 집중되는 기계적 응력에 의한 변형을 방지할 수 있도록 하기 위하여, 중앙부의 환상 영역과 연통된 에폭시 가이드로(路)를 형성하도록 네 모서리를 향하여 각각 대각선상으로 연장되는 한 쌍의 대각선상 스포우크(Spoke); 에폭시 가이드로(路)와 연통되는 중앙부의 환상 영역을 한정하며, 스포우크의 일단을 지지하는 스포우크 수렴부 및; 블리드아웃(Bleed-out)되는 에폭시 수지를 차단함과 동시에, 반도체 칩으로부터 발생되는 열을 외부로 방출시키기 위하여, 각각의 대각선상 스포우크의 타단을 전체적으로 연결하여 지지하는 림(Rim)으로 구성되는, 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판(Printed Circuit Board : PCB)의 계면박리 박지형 반도체 칩 탑재판.When dispensing an epoxy chip after dispensing the epoxy resin for bonding the semiconductor chip, the dispensed epoxy resin is easily spread in four corner directions rather than the side direction so as to be uniformly applied to the bottom of the semiconductor chip. In order to allow the heat generated during operation to be quickly discharged through the four corners and to prevent deformation due to mechanical stress concentrated at the four corners, it is necessary to form an epoxy guide path in communication with the annular region at the center. A pair of diagonal spokes each extending diagonally towards the edge; A spoke converging portion defining an annular area in the center portion in communication with the epoxy guide path and supporting one end of the spoke; In order to block the bleed-out epoxy resin and to dissipate heat generated from the semiconductor chip to the outside, a rim is formed by connecting the other ends of each diagonal spoke as a whole. , A surface-peelable semiconductor chip mounting plate of a printed circuit board (PCB) for a ball grid array (BGA) semiconductor package. 청구항 1 에 있어서, 대각선상 스포우크, 스포우크 수렴부 및 림이 구리로 형성되는 반도체 칩 탑재판.The semiconductor chip mounting plate according to claim 1, wherein the diagonal spokes, the spoke convergent portion, and the rim are made of copper. 청구항 2 에 있어서, 구리로 형성된 대각선상 스포우크, 스포우크 수렴부 및, 림상에 니켈이 도금되고, 그 상면에 금이 도금되는 반도체 칩 탑재판.The semiconductor chip mounting plate according to claim 2, wherein a diagonal spoke formed of copper, a spoke convergent portion, and nickel are plated on the rim and gold is plated on the upper surface thereof. 청구항 1 또는 청구항 2 에 있어서, 환상 영역 정중앙부에 형성되는 원형의 중앙 플레이트를 또한 포함하는 반도체 칩 탑재판.The semiconductor chip mounting plate according to claim 1 or 2, further comprising a circular center plate formed in the central portion of the annular region. 청구항 1 또는 청구항 2 에 있어서, 하나의 모서리를 향하여 연장되는 대각선상 스포우크와 인접한 다른 모서리를 향하여 연장되는 대각선상 스포우크 사이 마다, 스포우크 수렴부와 림을 연결하는 적어도 하나 이상의 방사상 스포우크를 또한 포함하는 반도체 칩 탑재판.The method according to claim 1 or 2, wherein at least one radial spoke connecting the spoke convergence and the rim between the diagonal spokes extending toward one edge and the diagonal spokes extending toward the other adjacent corner. Also included is a semiconductor chip mounting plate. 청구항 5 에 있어서, 반도체 칩 탑재 영역 외측의 림에 인접한 내측에 대각선상 스포우크와 방사상 스포우크들을 상호 연결하는 보조 림을 또한 포함하는 반도체 칩 탑재판.6. The semiconductor chip mounting plate of claim 5, further comprising an auxiliary rim interconnecting the diagonal spokes and the radial spokes inside the adjacent rim outside the semiconductor chip mounting region. 청구항 1 또는 청구항 2 에 있어서, 에폭시 가이드로(路)를 형성하도록 네 모서리를 향하여 각각 대각선상으로 연장되는 한 쌍의 대각선상 스포우크의 림과 연결되는 일단이 직산상으로 형성되는 반도체 칩 탑재판.The semiconductor chip mounting plate according to claim 1 or 2, wherein one end connected to the rims of a pair of diagonal spokes extending diagonally toward each corner to form an epoxy guide path is formed in a straight line shape. . 청구항 4 에 있어서, 원형 프레이트가 구리로 형성되며, 그 상면에 니켈 및 금이 차례로 도금된 반도체 칩 탑재판.The semiconductor chip mounting plate according to claim 4, wherein the circular plate is made of copper, and nickel and gold are sequentially plated on the upper surface thereof. 청구항 6 에 있어서, 방사상 스포우크 및 보조림이 구리로 형성되며, 그 상면에 니켈 및 금이 차례로 도금된 반도체 칩 탑재판.The semiconductor chip mounting plate according to claim 6, wherein the radial spokes and the auxiliary rim are formed of copper, and nickel and gold are sequentially plated on the upper surface thereof. 청구항 1 또는 청구항 2 에 있어서, 림과 그라운드 또는 파워 본딩용 플레이트가 그루브에 의해 격리되어 있는 반도체 칩 탑재판.The semiconductor chip mounting plate according to claim 1 or 2, wherein the rim and the ground or power bonding plate are separated by a groove. 청구항 1 또는 청구항 2 에 있어서, 반도체 칩 탑재판 상면에 솔더 마스크가 형성되고, 대각선상 스포우크, 스포우크 수렴부, 또는 림의 상면과 직접 접촉하는 솔더마스크 부분에 그라운드 본딩을 위한 다수의 천공된 개구가 형성되어 있는 반도체 칩 탑재판.The solder mask of claim 1 or 2, wherein a solder mask is formed on the upper surface of the semiconductor chip mounting plate, and a plurality of perforated holes for ground bonding to diagonal spokes, spoke convergent portions, or solder mask portions in direct contact with the upper surface of the rim. A semiconductor chip mounting plate having an opening formed therein.
KR1019970002505A 1997-01-28 1997-01-28 Interface peeling off prevention type semiconductor chip plate of integrited circuit board for ball grid array semiconductor package KR100230934B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002505A KR100230934B1 (en) 1997-01-28 1997-01-28 Interface peeling off prevention type semiconductor chip plate of integrited circuit board for ball grid array semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002505A KR100230934B1 (en) 1997-01-28 1997-01-28 Interface peeling off prevention type semiconductor chip plate of integrited circuit board for ball grid array semiconductor package

Publications (2)

Publication Number Publication Date
KR19980066789A KR19980066789A (en) 1998-10-15
KR100230934B1 true KR100230934B1 (en) 1999-11-15

Family

ID=19495777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002505A KR100230934B1 (en) 1997-01-28 1997-01-28 Interface peeling off prevention type semiconductor chip plate of integrited circuit board for ball grid array semiconductor package

Country Status (1)

Country Link
KR (1) KR100230934B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499606B1 (en) * 2000-06-13 2005-07-07 앰코 테크놀로지 코리아 주식회사 Substrate for manufacturing semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499606B1 (en) * 2000-06-13 2005-07-07 앰코 테크놀로지 코리아 주식회사 Substrate for manufacturing semiconductor package

Also Published As

Publication number Publication date
KR19980066789A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US6756252B2 (en) Multilayer laser trim interconnect method
KR100260997B1 (en) Semiconductor package
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US20020038904A1 (en) Area array type semiconductor package and fabrication method
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
KR100230934B1 (en) Interface peeling off prevention type semiconductor chip plate of integrited circuit board for ball grid array semiconductor package
KR100186759B1 (en) Heat radiating structure of ball grid array semiconductor package using solder ball as input-output
KR0127737B1 (en) Semiconductor package
KR20040037561A (en) Semiconductor package
KR100218633B1 (en) Ball grid array package having a carrier frame
KR100260996B1 (en) Array type semiconductor package using a lead frame and its manufacturing method
KR100481926B1 (en) General chip type semiconductor package and flip chip type semiconductor package and manufacturing method
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
KR100362501B1 (en) Semiconductor device
JP2004072113A (en) Thermally strengthened integrated circuit package
KR100473336B1 (en) semiconductor package
KR200238127Y1 (en) Thermal emission type semiconductor package
KR970072341A (en) A package in which a bump of a bonding pad and a built-in lead frame are bonded and a manufacturing method thereof
KR200316720Y1 (en) Ball grid array package
KR100298691B1 (en) Semiconductor devices
KR19990056764A (en) Ball grid array package
KR100218631B1 (en) Thermal transformation prevent type heat sink board of bga semiconductor pcb type
KR100237566B1 (en) Semiconductor thin package
KR19980058572A (en) Ball Grid Array Semiconductor Package with Carrier Frame
KR20000031819A (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070813

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee