Claims (26)
복수 개의 본딩패드들을 갖는 칩과; 그 칩의 상기 본딩패드들의 상면에 형성된 범프들과; 그 범프들과 각각 대응되어 전기적으로 연결되는 플레팅 팁이 형성되어 있는 리드 프레임과; 상기 칩 상면의 손상을 방지하기 위하여 상기 리드 프레임의 하면에 접착된 완충재와; 상기 칩, 상기 본딩패드들, 상기 범프들, 상기 완충재, 상기 리드 프레임의 전기적 연결수단을 내재. 봉지하는 수지와; 상기 리드 프레임으로부터 외부로 전기적 신호를 전달하기 위해 상기 리드 프레임과 각각 대응되는 수지에 형성된 관통 비아 홀들과; 기판 실장을 위해 상기비아 홀들에 충진되어 형성된 솔더 볼들을 갖는 것을 특징으로 하는 반도체 패키지.A chip having a plurality of bonding pads; Bumps formed on an upper surface of the bonding pads of the chip; A lead frame having a plurality of bumps formed therein; A cushioning material adhered to a bottom surface of the lead frame to prevent damage to the upper surface of the chip; The chip, the bonding pads, the bumps, the buffer material, and the lead frame. A sealing resin; Through-via holes formed in a resin respectively corresponding to the lead frame for transmitting electrical signals from the lead frame to the outside; Wherein the solder balls are filled in the via-holes for mounting the substrate.
제1항에 있어서, 상기 칩의 하면 전부가 외부로 노출되어 있는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein all of the lower surface of the chip is exposed to the outside.
제1항에 있어서, 상기 칩의 밑면 일부분이 외부로 노출되어 있는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein a part of the bottom surface of the chip is exposed to the outside.
제1항에 있어서, 상기 칩의 하면에 히트 싱크가 부착된 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein a heat sink is attached to a lower surface of the chip.
제4항에 있어서, 상기 히트싱크의 노출된 부분이 부식 방지용 도금되어 있는 것을 특징으로 하는 반도체 패키지.5. The semiconductor package of claim 4, wherein the exposed portion of the heat sink is plated for corrosion protection.
제1항에 있어서, 상기 완충재가 단면 접착 절연 테이프인 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein the buffer material is a single-sided adhesive insulating tape.
제1항에 있어서, 상기 솔더볼의 배열이 지그재그 형태로 배열된 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein the array of solder balls is arranged in a zigzag form.
제1항에 있어서, 상기 솔더볼의 모양의 반구형으로 형성된 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein the solder ball is formed in a hemispherical shape.
제1항에 있어서, 상기 리드 프레임 상에 상기 전기적 연결 홀이 접촉되는 부위가 둥근 판 상으로 연상되어 있는 상기 리드 프레임을 갖는 것을 특징으로 하는 반도체 패키지.2. The semiconductor package according to claim 1, wherein the lead frame has a portion where the electrical connection hole is in contact with the lead frame, the lead frame being remained on a circular plate.
제1항에 있어서, 상기 홀의 보양이 탭 형상으로 이루어져 무전해 전기 도금되어 있는 것을 특징으로하는 반도체 패키지.The semiconductor package according to claim 1, wherein the holes of the holes are tab-shaped and electroless-electroplated.
제1항에 있어서, 상기 범프들과 상기 플레팅 팁의 전기적 연결을 용이하게 하기 위하여 상기 리드 프레임의 상기 접착 테이프가 부착되는 부분이 프레스 가공되어, 상기 플레팅 팁이 있는 부분보다 상기 접착 테이프가 부착되는 부분이 얇은 것을 특징으로 하는 반도체 패키지.The method of claim 1, wherein a portion of the lead frame to which the adhesive tape is to be attached is pressed to facilitate electrical connection between the bumps and the fluting tip, Wherein a portion to which the semiconductor device is attached is thin.
제1항에 있어서, 상기 비아 홀에 상기 솔더볼이 접촉되는 부분이 둔각을 이루고 있는 것을 특징으로하는 반도체 패키지.The semiconductor package according to claim 1, wherein a portion of the via hole in contact with the solder ball has an obtuse angle.
제1항에 있어서, 상기 솔더볼이 상기 수지보다 돌출되도록 형성되는 것을 특징으로하는 반도체 패키지.The semiconductor package according to claim 1, wherein the solder balls protrude from the resin.
a. 칩의 본딩패드들에 각기 대응된 리드들을 전기적 연결하는 단계; b. 상기 칩과 리드들이 수지내에 봉지·수지하는 상기 수지중, 상기 리드들에 전기적으로 대응될 부위에 비아 홀들을 형성하여 패키지 몸체를 제조하는 단계; c. 상기 바아홀들의 내부에 도전성 금속막을 입히는 단계 ; d. 상기 비아홀들에 대응되는 홀들을 갖는 솔더 마스크를 그 홀들이 비아홀들과 정렬하는 단계; e. 상기 마스크 상에 솔더 패이스트를 도포하는 단계; f. 상기 마스크를 제거하여 솔더볼을 형성하는 단계; 들을 포함하는 것을 특징으로 하는 패키지의 제조방법.a. Electrically connecting the corresponding leads to the bonding pads of the chip; b. Forming via holes in portions of the resin encapsulating and resin-sealing the chips and leads in the resin and electrically corresponding to the leads to form a package body; c. Applying a conductive metal film to the inside of the bar holes; d. Aligning the solder mask with holes corresponding to the via holes with the via holes; e. Applying a solder paste on the mask; f. Removing the mask to form a solder ball; ≪ / RTI >
제14항에 있어서, 상기 a단계에서 상기 본딩패드 상에 범프를 형성하고, 상기 리드들과 상기 칩을 전기적 연결시키는 단계를 특징으로 하는 반도체 패키지의 제조방법.15. The method of claim 14, further comprising forming a bump on the bonding pad in step (a), and electrically connecting the leads and the chip.
제15항에 있어서, 상기 범프를 형성하는 방법이 와이어 본딩 공정중 사용하는 캐필러리를 이용하여 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of manufacturing a semiconductor package according to claim 15, wherein the method of forming the bump includes a step of forming a capillary used in a wire bonding process.
제15항에 있어서, 상기 범프와 상기 리드 프레임의 플레팅 팁을 열 압착 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.16. The method of claim 15, comprising thermocompression bonding the bump and the fluting tip of the lead frame.
제14항에 있어서, 상기a단계에서 상기 리드 프레임 상의 칩의 본딩패드와 전기적으로 연결된는 상기 리드 프레임 상의 플레팅 팁 부분을 전기 도금하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.15. The method of claim 14, comprising electroplating the plating tip portion on the lead frame electrically connected to a bonding pad of the chip on the lead frame in step a.
제14항에 있어서, 상기 a 단계에서 상기 칩의 표면을 보호하기 위하여, 상기 리드들의 하면에 완충작용을 하는 완충재를 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.15. The method of claim 14, further comprising bonding a buffer material to the lower surface of the leads to protect the surface of the chip in step (a).
제19항에 있어서, 상기 접착제가 단면 접착 테이프인 것을 특징으로 하는 반도체 패키지의 제조방법.The method of manufacturing a semiconductor package according to claim 19, wherein the adhesive is a single-sided adhesive tape.
제14항에 있어서, 상기 b 단계에서 상기 비아 홀들에 각기 전기적으로 대응되는 상기 리드들 상의 전기적 연결 부위까지 몰딩 금형에 핀을 형성하여, 몰딩공정시 상기 비아 홀들이 형성되는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.15. The method of claim 14, further comprising the step of forming pins in the molding die up to the electrical connection sites on the leads electrically corresponding to the via-holes in step (b), and forming the via-holes in the molding process Wherein said semiconductor package is a semiconductor package.
제14항에 있어서, 상기 b 단계에서 상기 솔더볼이 용이하게 안착될 수 있도록, 상기 비아 홀들의 외각부분이 둔각의 형태로 형성되는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.15. The method according to claim 14, wherein the outer portion of the via-holes is formed in an obtuse angle so that the solder ball can be easily seated in the step b.
제14항에 있어서, 상기 c 단계에서 상기 비아 홀들의 내부가 무전해 도금 방법에 의하여 전도성 막이 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.15. The method of claim 14, wherein in step (c), a conductive film is formed in the via-holes by an electroless plating method.
제14항에 있어서, 상기 e 단계에서 상기 패이스트가 스크린 프린트 방식으로 도포되는 단계를 특징으로하는 반도체 패키지의 제조방법.15. The method of claim 14, wherein in step (e), the paste is applied by a screen printing method.
제14항에 있어서, 상기 f 단계에서 상기 솔더 볼들이 형성되는 방법이 I · R 리플로우 방법으로 솔더볼들이 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.15. The method of claim 14, wherein the solder balls are formed in step (f) by solder balls formed by an I R reflow method.
제14항에 있어서, 상기 f 단계에서 형성된 솔더 볼들이 반구형의 모양으로 형성되도록 하는 것을 특징으로하는 반도체 패키지의 제조방법.15. The method of claim 14, wherein the solder balls formed in step (f) are formed in a hemispherical shape.
※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.