KR100230593B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100230593B1
KR100230593B1 KR1019960064254A KR19960064254A KR100230593B1 KR 100230593 B1 KR100230593 B1 KR 100230593B1 KR 1019960064254 A KR1019960064254 A KR 1019960064254A KR 19960064254 A KR19960064254 A KR 19960064254A KR 100230593 B1 KR100230593 B1 KR 100230593B1
Authority
KR
South Korea
Prior art keywords
oxide film
ion implantation
photoresist film
film
dry etching
Prior art date
Application number
KR1019960064254A
Other languages
English (en)
Other versions
KR19980046000A (ko
Inventor
윤성렬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960064254A priority Critical patent/KR100230593B1/ko
Publication of KR19980046000A publication Critical patent/KR19980046000A/ko
Application granted granted Critical
Publication of KR100230593B1 publication Critical patent/KR100230593B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 이온 주입 공정시 이온 주입 마스크로서 사용되는 경화된 포토레지스트막을 O3와 CF4의 혼합개스를 이용한 건식식각과 NH4OH를 이용한 습식식각으로 완전히 제거하여 소자의 신뢰성 및 제조수율을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것으로, 그의 제조방법은 상부에 제1산화막이 형성된 반도체 기판 상에 포토레지스트막 패턴을 형성하는 단계; 포토레지스트막을 이온 주입 마스크로하여 이온 주입 공정을 실시하는 단계; 포토레지스트막을 O3와 CF4혼합개스를 이용하여 건식 식각하는 단계; 및, 건식 식각 후 손상된 제1산화막을 NH4OH가 포함된 혼합 용액을 이용하여 습식 식각함과 더불어, 제1산화막 상에 제2산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 이온 주입 공정 시 사용되는 포토레지스트막을 완전히 제거할 수 있는 반도체 소자의 제조방법에 관한 것이다.
이온 주입 공정 시 이온 주입될 부분이 노출되도록 기판 상에 이온 주입 마스크를 형성하게 되는데, 이러한 이온 주입 마스크로서 주로 경화된 포토레지스트막을 사용한다. 상기 포토레지스트막을 이용하여 노출된 부분에 이온을 주입한 후 상기 포토레지스트막을 제거하게 되는데, 먼저 산소(O2) 개스에 의한 건식 식각 후 황산을 기본으로 하는 식각공정에 의한 추가 제거 방법으로 상기 포토레지스트막을 제거한다.
그러나, 상기한 종래의 이온 주입 공정에 따른 포토레지스트막을 제거함에 있어서, 이온 주입 공정시 사용되는 고 에너지로 인하여 다음과 같은 문제가 발생하게 된다. 즉, 이온 주입시 고 에너지를 갖는 이온들이 포토레지스트막과 충돌하여 경화된 포토레지스트막이 더욱 경화됨과 더불어, 웨이퍼의 표면이 손상되어 상기 포토레지스트막과 반응을 일으킴에 따라, 이후 포토레지스트막의 제거 공정시 포토레지스트막이 완전히 제거되지 않고 잔류물이 남게 된다. 이에 따라, 깨끗한 표면을 얻기가 어려울 뿐만 아니라, 파티클에 의한 오염으로 인하여, 소자의 신뢰성 및 제조 수율이 감소하게 된다.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 이온 주입 공정시 이온 주입 마스크로서 사용되는 경화 포토레지스트막을 O3와 CF4의 혼합개스를 이용한 건식식각과 NH4OH를 이용한 습식식각으로 완전히 제거하여 소자의 신뢰성 및 제조수율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 산화막
3 : 포토레지스트막 4 : 자연 산화막
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 상부에 제1산화막이 형성된 반도체 기판 상에 포토레지스트막 패턴을 형성하는 단계; 상기 포토레지스트막을 이온 주입 마스크로하여 이온 주입 공정을 실시하는 단계; 상기 포토레지스트막을 O3와 CF4혼합개스를 이용하여 건식식각하는 단계; 및, 상기 건식 식각 후 손상된 상기 제1산화막을 NH4OH가 포함된 혼합 용액을 이용하여 습식 식각함과 더불어, 상기 제1산화막 상에 제2산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구성으로 된 본 발명에 의하면, O3와 CF4의 혼합 개스의 플라즈마를 이용한 건식식각으로 포토레지스트막을 완전히 제거함과 더불어, NH4OH를 이용한 습식 식각으로 손상된 산화막 상에 양질의 산화막을 재성장시킨다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도1a 내지 도1c는 본 발명의 일 실시예에 반도체 소자의 제조방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도이다.
먼저, 도1a에 도시된 바와 같이, 반도체 기판(1) 상에 산화막(2)을 형성한 후, 산화막(2) 상부에 포토레지스트막(3)을 형성한다. 이어서, 포토레지스트막(3)을 이온 주입 마스크로하는 이온 주입 공정을 실시한다. 이때, 고 에너지로 진행되는 이온 주입 공정에 의해 포토레지스트막(3)의 표면이 경화됨과 더불어, 노출된 산화막(2)이 손상된다.
도1b에 도시된 바와 같이, 경화된 포토레지스트막(3)을 O3와 CF4의 혼합 개스의 플라즈마를 이용하여 건식 식각을 실시하면, 경화된 포토레지스트막(3)이 제거되고, CF-이온에 의해 손상된 산화막(2)의 표면이 활성화됨과 더불어, 산화막(2) 최상단의 소정 부분이 미세하게 식각되어 잔류하는 포토레지스트막으로 인한 오염물이 완전히 제거된다. 이때, O3와 CF4의 혼합 비는 2 내지 3 : 7 내지 8로하여 실시한다.
도1c에 도시된 바와 같이, NH4OH를 이용한 습식 식각, 바람직하게는 NH4OH+H2O2+H2O의 혼합 용액으로 상기 플라즈마에 의해 손상된 부분의 산화막을 재식각함과 더불어 산화막(2) 상에 양질의 자연산화막(4)을 재성장시킨다. 이때, NH4OH : H2O2: H2O의 혼합 비는 1 : 2 : 10의 비율로 실시한다.
상기 실시예에 의하면, O3와 CF4의 혼합 개스의 플라즈마를 이용한 건식 식각으로 포토레지스트막을 완전히 제저함과 더불어, NH4OH를 이용한 습식 식각으로 손상된 산화막 상에 양질의 산화막을 재성장시켜 파티클을 감소시킴으로써, 소자의 신뢰성 및 제조 수율을 향상시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 상부에 제1산화막이 형성된 반도체 기판 상에 포토레지스트막 패턴을 형성하는 단계; 상기 포토레지스트막을 이온 주입 마스크로하여 이온 주입 공정을 실시하는 단계; 상기 포토레지스트막을 O3와 CF4혼합개스를 이용하여 건식식각하는 단계; 및, 상기 건식 식각 후 손상된 상기 제1산화막을 NH4OH가 포함된 혼합 용액을 이용하여 습식 식각함과 더불어, 상기 제1산화막 상에 제2산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 O3와 CF4개스의 혼합 비는 2 내지 3 : 7 내지 8인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 혼합 용액은 NH4OH+H2O2+H2O인 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제3항에 있어서, 상기 혼합 용액의 NH4OH : H2O2: H2O의 혼합 비는 1 : 2 : 10인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 제2산화막은 자연산화막인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960064254A 1996-12-11 1996-12-11 반도체 소자의 제조방법 KR100230593B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064254A KR100230593B1 (ko) 1996-12-11 1996-12-11 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064254A KR100230593B1 (ko) 1996-12-11 1996-12-11 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980046000A KR19980046000A (ko) 1998-09-15
KR100230593B1 true KR100230593B1 (ko) 1999-11-15

Family

ID=19487190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064254A KR100230593B1 (ko) 1996-12-11 1996-12-11 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100230593B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230055734A (ko) 2021-10-19 2023-04-26 이영자 고추나무 지지대

Also Published As

Publication number Publication date
KR19980046000A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100347648B1 (ko) 포토레지스트및에칭잔류물제거방법
KR900004055B1 (ko) 레지스트 제거방법 및 이에 의하여 형성되는 반도체장치
US5908735A (en) Method of removing polymer of semiconductor device
US20020088476A1 (en) Plasma RIE polymer removal
KR100253087B1 (ko) 반도체장치의제조방법
CN103165437B (zh) 一种栅氧刻蚀方法和多栅极制作方法
KR100230593B1 (ko) 반도체 소자의 제조방법
US6218085B1 (en) Process for photoresist rework to avoid sodium incorporation
CN108074803B (zh) 半导体结构及其形成方法
KR100332109B1 (ko) 반도체 소자의 비아홀 형성 방법
US6171940B1 (en) Method for fabricating semiconductor devices having small dimension gate structures
JP2008103431A (ja) 半導体装置の製造方法および半導体装置の製造装置
KR100338097B1 (ko) 반도체소자의콘택홀형성방법
KR19980036950A (ko) 반도체소자 제조방법
KR930011114B1 (ko) 반도체기판의 표면세정방법
KR19980068184A (ko) 반도체장치 제조공정의 포토레지스트 제거방법
KR0147417B1 (ko) 반도체 소자의 식각 피해영역 제거방법
US6479372B1 (en) Method for avoiding water marks formed during cleaning after well implantation
US7892723B2 (en) Method for forming patterned photoresist layer
CN100386862C (zh) 快闪存储装置的制造方法
TWI249202B (en) Dielectric etching method to prevent photoresist damage and bird's beak
JPH1064841A (ja) 半導体装置の製造方法
KR100265340B1 (ko) 반도체소자 제조방법
KR100511929B1 (ko) 반도체 장치의 콘택홀 형성방법_
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee