KR100230368B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100230368B1 KR100230368B1 KR1019960034511A KR19960034511A KR100230368B1 KR 100230368 B1 KR100230368 B1 KR 100230368B1 KR 1019960034511 A KR1019960034511 A KR 1019960034511A KR 19960034511 A KR19960034511 A KR 19960034511A KR 100230368 B1 KR100230368 B1 KR 100230368B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- stopper layer
- forming
- film
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
유효면적을 확대하는 한편 고유전체를 이용하여 커패시턴스를 증가시키기 위한 메모리 장치의 커패시터 제조 방법이 개시되어 있다. 반도체 기판상에 제1산화막 및 질화막을 순차적으로 형성한 후, 질화막상에 제2산화막으로 이루어지는 화학 기계적 폴리슁용 스토퍼층을 형성한다. 스토퍼층, 질화막 및 산화막을 순차적으로 부분적으로 에칭하여 콘택홀을 형성한 후, 스토퍼층상에 콘택홀을 매립하는 제1 폴리실리콘층을 형성한다. 스토퍼층을 식각 종점으로하여 스토퍼층이 노출될 때까지 제1 폴리실리콘층을 화학 기계적 폴리슁을 수행하여 전극 기둥을 형성한 후, 식각 종점으로 사용된 스토퍼층을 제거한다. 다음에, 폴리실리콘으로 구성된 하부 전극 및 유전막 및 상부전극을 순차적으로 형성한다.A method of manufacturing a capacitor of a memory device for increasing the effective area while increasing the capacitance using a high dielectric material is disclosed. After the first oxide film and the nitride film are formed sequentially on the semiconductor substrate, a stopper layer for chemical mechanical polishing comprising a second oxide film is formed on the nitride film. After the stopper layer, the nitride film and the oxide film are partially etched sequentially to form contact holes, a first polysilicon layer is formed on the stopper layer to fill the contact holes. The first polysilicon layer is subjected to chemical mechanical polishing until the stopper layer is exposed using the stopper layer as an etching end to form an electrode pillar, and then the stopper layer used as the etching end point is removed. Next, the lower electrode, the dielectric film, and the upper electrode made of polysilicon are sequentially formed.
Description
본 발명은 반도체 메모리 장치의 커패시터 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 유효면적을 확대하는 한편 고유전체를 이용하여 커패시턴스를 증가시키기 위한 메모리 장치의 커패시터 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor memory device. More specifically, the present invention relates to a method of manufacturing a capacitor of a memory device for increasing the effective area while increasing the capacitance using a high dielectric constant.
DRAM이 고집적화 됨에 따라 칩의 한 셀에 할당되는 면적은 감소한다. 즉, DRAM이 한세대에서 다른세대로 넘어 감에 따라 칩면적의 증가 계수가 1.5인데 비해 칩의 셀면적은 40% 감소시킬 필요가 있다. 예컨데, 4M DRAM의 셀면적은 9μm²보다 작아야 했으며 16M DRAM의 경우에는 4μm²을 넘어서는 않되었다. 또한, DRAM의 고집적화됨에 따른 할당된 셀면적감소에 대해 단순히 제조시 셀면적을 줄이는 것만으로는 않되며, 신호대 잡음비, 소프트 에러비의 요건을 충족시켜야 한다. 따라서, 이러한 요건들을 충족시키기 위해서는 최소 ∼200 fC 전하(∼10^6전하)를 축적할 수 있어야 만 한다.As DRAMs become more integrated, the area allocated to one cell of a chip decreases. In other words, as DRAM moves from one generation to another, the chip area increase factor is 1.5, but the chip cell area needs to be reduced by 40%. For example, the cell area of a 4M DRAM should be less than 9μm², and not more than 4μm² for 16M DRAM. In addition, the allocated cell area reduction due to the high integration of DRAM is not only to reduce the cell area during manufacturing, but also to satisfy the requirements of signal-to-noise ratio and soft error ratio. Therefore, to meet these requirements, it must be able to accumulate at least ~ 200 fC charges (~ 10 ^ 6 charges).
커패시터의 용량을 증가시키기 위한 방법으로는 유전상수가 큰 유전체를 보다 얇게 형성시키거나 커패시터의 면적을 크게 하는 방법을 들 수 있다. 현재, 커패시터의 면적을 증가시키는 방법으로써 실리콘 질화막을 유전체막으로 사용하고 다결정실리콘막을 전극으로 사용하는 스택형(stacked) 커패시터 셀이 1Mb DRAM에서 현재에 이르기까지 DRAM셀로서 널리 사용되고 있다.As a method for increasing the capacitance of a capacitor, a thinner dielectric having a large dielectric constant or a larger capacitor area may be used. Currently, a stacked capacitor cell using a silicon nitride film as a dielectric film and a polysilicon film as an electrode as a method of increasing the capacitor area has been widely used as a DRAM cell from 1 Mb DRAM to the present.
그러나, DRAM의 고집적화에 따라 단순히 면적을 증가시키는 방법만으로는 충분한 셀커패시턴스를 확보하기가 어려운 문제가 있으며, 유전체막을 얇게하는데 있어서는 그 누설전류로 인해 한계가 있다. 따라서, 셀의 커패시턴스를 증가시키기 위해서는 유전체막으로 사용되던 실리콘질화막대신에 고유전율을 갖는 예컨데, 산화 탄탈륨막을 사용하거나, 스택형 커패시터의 구조를 변경하여 커패시터의 유효면적을 확대하는 방법이 동시에 시도되고 있다.However, there is a problem that it is difficult to secure sufficient cell capacitance by simply increasing the area according to high integration of DRAM, and there is a limitation due to the leakage current in thinning the dielectric film. Therefore, in order to increase the capacitance of a cell, a method having a high dielectric constant instead of a silicon nitride film used as a dielectric film, for example, using a tantalum oxide film or changing the structure of a stacked capacitor is attempted at the same time. have.
도 1a 내지 1i는 상기한 바와 같이 유효면적을 확대함과 동시에 고유전체를 이용하여 DRAM용 셀커패시터의 종래의 제조방법을 나타낸 도면이다.1A to 1I illustrate a conventional manufacturing method of a DRAM cell capacitor using a high dielectric constant while increasing the effective area.
도 1a를 참조하면, 실리콘기판(100)상에 차례로 제1 산화막(102)과 질화막(103)을 형성시킨다. 도 1b를 참조하면, 상기 제1 산화막(102)과 질화막(103)이 형성된 기판(100)상에, 커패시터의 콘택 접속을 위해 포토레지스트를 스핀 코팅 방법에 의해 도포하여 포토레지스트막을 형성하고, 상기 포토 레지스트막에 마스크를 사용하여 통상적인 사진 공정에 따라서 패턴닝하여 콘택 형성부위의 질화막(103)을 노출시키는 개구부를 갖는 포토레지스트 패턴(104)을 형성한다. 다음에, 상기 포토레지스트패턴(104)을 에칭 마스크로 사용하여 상기 질화막(103) 및 상기 산화막(102)을 에칭하여 상기 반도체 기판(100)을 노출시키는 콘택홀을 형성한다.Referring to FIG. 1A, the first oxide film 102 and the nitride film 103 are sequentially formed on the silicon substrate 100. Referring to FIG. 1B, on the substrate 100 on which the first oxide film 102 and the nitride film 103 are formed, a photoresist is coated by spin coating to form a contact resist for contacting a capacitor to form a photoresist film. The photoresist film is patterned using a mask in accordance with a conventional photographic process to form a photoresist pattern 104 having an opening that exposes the nitride film 103 at the contact forming portion. Next, using the photoresist pattern 104 as an etching mask, the nitride film 103 and the oxide film 102 are etched to form a contact hole for exposing the semiconductor substrate 100.
도 1c를 참조하면, 잔류하는 포토 레지스트 패턴(104)을 스트립핑하여 제거한 후, 결과물의 전면에 폴리실리콘을 증착하여 상기 콘택홀을 매립하는 폴리실리콘층(105)을 형성한다. 도 1d를 참조하면, 상기 콘택홀을 매립하는 폴리 실리콘층(105)이 형성되어 있는 결과물을 폴리 실리콘층(105)아래의 질화막(103)을 스토퍼(stopper)로 CMP(Chemical Mechanical Polishing) 방법으로 에치 백(etch back)하여 도시한 바와 같이, 콘택 홀에만 폴리실리콘을 남겨서 반도체 기판(100)과 커패시터와의 접속을 위한 폴리실리콘 기둥(105')을 형성한다.Referring to FIG. 1C, after stripping and removing the remaining photoresist pattern 104, polysilicon is deposited on the entire surface of the resultant to form a polysilicon layer 105 filling the contact hole. Referring to FIG. 1D, the resultant in which the polysilicon layer 105 filling the contact hole is formed, and the nitride film 103 under the polysilicon layer 105 is stopped by a stopper. As shown by etching back, the polysilicon pillar 105 'for connecting the semiconductor substrate 100 and the capacitor is formed by leaving polysilicon only in the contact hole.
도 1e를 참조하면, 상기 폴리실리콘 기동(105')이 형성되어 있는 결과물상에 도시한 바와 같이, 제2 산화막(106)을 형성시킨다.Referring to FIG. 1E, as shown on the resultant on which the polysilicon starting 105 'is formed, a second oxide film 106 is formed.
도 1f를 참조하면, 상기 제2 산화막(106)상에 포토 레지스트를 다시 스핀 도포하여 포토 레지스트막을 형성하고 다음에 커패시터의 실린더를 형성하기 위한 포토 레지스트 패턴(120)을 형성한다. 다음에, 상기 포토 레지스트 패턴(120)을 에칭 마스크로 사용하여 상기 제2 산화막(106)을 에칭하여 도시한 바와 같이, 폴리실리콘 기둥(105')을 노출시키는 산화막 실린더(106')을 형성한다.Referring to FIG. 1F, a photoresist is spin-coated again on the second oxide film 106 to form a photoresist film, and then a photoresist pattern 120 for forming a cylinder of a capacitor is formed. Next, using the photoresist pattern 120 as an etching mask, the second oxide film 106 is etched to form an oxide film cylinder 106 'exposing the polysilicon pillar 105' as shown. .
도 1g를 참조하면, 잔류하는 포토 레지스트 패턴(120)을 스트립핑하여 제거하고, 결과물의 전면에 폴리실리콘을 소정 두께로 증착시켜 상기 산화막 실린더(106')의 상면 및 측면상, 그리고 노출된 질화막(103) 및 폴리실리콘 기둥(105')상에 연속되어 있는 하부 전극용 폴리실리콘층(107)을 형성한다. 다음에, 상기 산화막 실린더(106')간의 폴리실리콘(107)에 의해 형성되어 있는 전극사이의 갭(gap)에 갭충진 특성이 뛰어난 물질 예컨데, SOG나 또는 FOX를 사용하여 충전층(108)을 형성한다.Referring to FIG. 1G, the remaining photoresist pattern 120 is stripped and removed, and polysilicon is deposited to a predetermined thickness on the entire surface of the resultant to expose the top and side surfaces of the oxide cylinder 106 ′ and the exposed nitride film. The polysilicon layer 107 for the lower electrode which is continuous on the 103 and the polysilicon pillar 105 'is formed. Next, a material having excellent gap filling characteristics in the gap between the electrodes formed by the polysilicon 107 between the oxide cylinders 106 ', for example, SOG or FOX is used to form the filling layer 108. Form.
도 1h를 참조하면, 갭이 채워지면 상기 산화막 실린더(106')을 스토퍼로 CMP 공정을 수행하여, 산화막 실린더(106')상의 폴리실리콘을 제거하여 산화막 실린더(106')을 노출시킨 후, BOE(Buffeerd Oxide Etchant)로 에칭하여 잔류하는 충진층(108)과 산화막 실린더(106')을 제거하여, 도시한 바와 같이, 하부전극(107')을 형성한다.Referring to FIG. 1H, when the gap is filled, the oxide cylinder 106 'is subjected to a CMP process with a stopper to remove polysilicon on the oxide cylinder 106' to expose the oxide cylinder 106 ', and then BOE The remaining filling layer 108 and the oxide film cylinder 106 'are removed by etching with (Buffeered Oxide Etchant) to form the lower electrode 107' as shown.
도 1i를 참조하면, 하부전극(107')이 형성되어 있는 결과물의 전면에 Ta2O5 나 또는 NO를 플라즈마 CVD 방법으로 증착시켜서 유전막(109)을 형성한다. 다음에, 상기 유전막(109)상에 폴리실리콘을 증착시켜 상부전극(110)을 형성하여 도시한 바와 같은 커패시터를 완성시킨다.Referring to FIG. 1I, a dielectric film 109 is formed by depositing Ta 2 O 5 or NO on the entire surface of the resultant on which the lower electrode 107 ′ is formed by plasma CVD. Next, polysilicon is deposited on the dielectric layer 109 to form the upper electrode 110 to complete the capacitor as shown.
그런데, 상기와 같은 커패시터의 형성방법에 있어서는, 도 1d에 도시한 바와 같이 CMP를 이용해 에칭 및 평탄화작업을 하게 되는 경우, 스토퍼로 사용되는 질화실리콘막(103)은 스트래치(scratch)나 스트레스(stress)와 같은 손상으로 그 절연막으로써의 특성을 제대로 발휘하지 못하게 되며, 또한 스크래치에 의해 샤프한 코너를 형성하여 유전막과의 접합시 유전막 불량을 유발시키는 문제점이 있었다.By the way, in the method of forming a capacitor as described above, when etching and planarization are performed using CMP as shown in FIG. 1D, the silicon nitride film 103 used as a stopper may have a scratch or a stress ( It is not possible to properly exhibit the characteristics of the insulating film due to damage such as stress), and also, there is a problem that a sharp corner is formed by scratching, causing dielectric film defects when bonding with the dielectric film.
본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 반도체 장치의 커패시터를 CMP를 이용하여 형성할 때, 질화막의 손상을 방지할 수 있는 반도체 장치의 커패시터 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device which can prevent damage to the nitride film when the capacitor of the semiconductor device is formed using CMP.
도 1a 내지 도 1i는 종래의 반도체 장치의 커패시터의 제조방법을 나타낸 도면이다.1A to 1I illustrate a method of manufacturing a capacitor of a conventional semiconductor device.
도 2a 내지 2i는 본 발명의 일례에 따른 반도체 장치의 커패시터 제조방법을 나타낸 도면이다.2A to 2I illustrate a method of manufacturing a capacitor of a semiconductor device according to an example of the present invention.
상기 목적을 실현하기 위한 본 발명에 따른 반도체 장치의 커패시터 제조방법은 반도체 기판상에 제1산화막 및 질화막을 순차적으로 형성하는 단계; 상기 질화막상에 제2산화막으로 이루어는 화학 기계적 폴리슁용 스토퍼층을 형성하는 단계; 상기 스토퍼층, 질화막 및 제1산화막을 순차적으로 부분적으로 에칭하여 상기 반도체 기판의 일부를 노출시기는 콘택홀을 형성하는 단계; 상기 스토퍼층상에 콘택홀을 매립하는 제1 폴리실리콘층을 형성하는 단계; 상기 스토퍼층을 식각 종점으로하여 상기 스토퍼층이 노출될 때까지 상기 제1 폴리실리콘층을 화학 기계적 폴리슁을 수행하여 상기 콘택홀에 폴리실리콘을 남겨서 전극 기둥을 형성하는 단계; 상기 화학 기계적 폴리슁을 수행할 때 식각 종점으로 사용되어 노출된 상기 스토퍼층을 제거하는 단계; 상기 전극 기둥과 접하는 폴리실리콘으로 구성된 하부 전극을 형성하는 단계; 및 상기 하부 전극상에 유전막 및 상부전극을 순차적으로 형성하는 단계로 구성된 것을 특징으로 한다.A capacitor manufacturing method of a semiconductor device according to the present invention for achieving the above object comprises the steps of sequentially forming a first oxide film and a nitride film on a semiconductor substrate; Forming a stopper layer for chemical mechanical polishing on the nitride film; Sequentially etching the stopper layer, the nitride film, and the first oxide film to form a contact hole exposing a portion of the semiconductor substrate; Forming a first polysilicon layer filling the contact hole on the stopper layer; Forming an electrode pillar by leaving the polysilicon in the contact hole by performing chemical mechanical polishing on the first polysilicon layer until the stopper layer is exposed using the stopper layer as an etching endpoint; Removing the stopper layer exposed as an etch endpoint when performing the chemical mechanical polishing; Forming a lower electrode made of polysilicon in contact with the electrode pillar; And sequentially forming a dielectric film and an upper electrode on the lower electrode.
상기 하부전극은 상기 질화막상에 상기 전극 기둥이 형성된 부위를 둘러싸고 셀을 한정하는 실린더를 형성하는 단계; 상기 실린더의 측벽 및 상면 그리고 상기 실린더내의 노출된 질화막 및 전극기둥상에 폴리실리콘층을 형성하는 단계; 상기 실린더내의 폴리실리콘층에 형성된 갭을 충전물질로 매립하는 단계; 및 상기 실린더의 상면이 노출될 때 까지 상기 충전 물질 및 상기 폴리실리콘층을 화학적 기계적 폴리슁을 수행하는 단계로 구성된 방법을 수행하여 형성한다. 상기 충전물질은 바람직하게는 SOG 또는 FOX이다.Forming a cylinder on the nitride film to surround a portion where the electrode pillar is formed and define a cell; Forming a polysilicon layer on sidewalls and top surfaces of the cylinder and exposed nitride films and electrode pillars in the cylinder; Filling a gap formed in the polysilicon layer in the cylinder with a filling material; And forming the filling material and the polysilicon layer by chemical mechanical polishing until the top surface of the cylinder is exposed. The filler material is preferably SOG or FOX.
상기 스토퍼층은 고온 산화물(HTO), P-TEOS 또는 플라즈마 실란을 이용하여 형성된다. 이때, 상기 스토퍼층은 폴리실리콘의 CMP공정시 폴리 실리콘에 대한 산화막의 CMP선택비가 30:1 이상인점을 감안하여 절연막 상부의 산화막 두께를 결정하며, 바람직하게는 200-500Å의 두께로 형성한다. 상기 스토퍼층은 바람직하게는 BOE 또는 LAL과 같은 습식 산화물 식각액을 사용하여 제거한다.The stopper layer is formed using high temperature oxide (HTO), P-TEOS or plasma silane. In this case, the stopper layer determines the thickness of the oxide film on the upper portion of the insulating film in consideration of the fact that the CMP selectivity of the oxide film to polysilicon is greater than or equal to 30: 1 during the CMP process of polysilicon, and is preferably formed to a thickness of 200-500 kPa. The stopper layer is preferably removed using a wet oxide etchant such as BOE or LAL.
이하, 도면을 참조한 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 2a 내지 2i는 본 발명의 일 실시예에 따른 DRAM용 커패시터 제조방법을 나타낸 도면이다.2A to 2I illustrate a method of manufacturing a capacitor for a DRAM according to an embodiment of the present invention.
도 2a를 참조하면, 실리콘 기판(200)에 차례로 제1 산화막(202)과 질화막(203)을 형성한 후, 상기 질화막(203)상에 CMP 공정용 스토퍼층으로서 제2 산화막(204)을 형성한다. 상기 제2 산화막(204)은 고온 산화물(HTO), P-TEOS 또는 플라즈마 실란을 이용하여 형성한다. 상기 제2 산화막(204)의 두께는 CMP시의 슬러리(slurry)이나 입자에 의해 발생되는 스크래치가 200-300Å정도인 것을 감안하여 200Å이상으로 하고, 폴리 실리콘에 대한 산화물의 CMP 공정에서의 선택비가 30:1이상인 것을 고려하여 500Å 정도이하로 형성하는 것이 바람직하다.Referring to FIG. 2A, after the first oxide film 202 and the nitride film 203 are sequentially formed on the silicon substrate 200, the second oxide film 204 is formed on the nitride film 203 as a stopper layer for a CMP process. do. The second oxide film 204 is formed using high temperature oxide (HTO), P-TEOS or plasma silane. The thickness of the second oxide film 204 is 200 kPa or more, considering that the scratches generated by slurry or particles during CMP are about 200-300 kPa. Considering that it is 30: 1 or more, it is preferable to form it at about 500 kV or less.
도 2b를 참조하면, 상기 제1 산화막(202), 질화막(203) 및 제2 산화막(204)이 형성된 기판(100)상에, 커패시터의 콘택 접속을 위해 포토레지스트를 스핀 코팅 방법에 의해 도포하여 포토레지스트막을 형성하고, 상기 포토 레지스트막에 마스크를 사용하여 통상적인 사진 공정에 따라서 패턴닝하여 콘택 형성부위의 제2 산화막(204)을 노출시키는 개구부를 갖는 포토레지스트 패턴(205)을 형성한다. 다음에, 상기 포토레지스트패턴(205)을 에칭 마스크로 사용하여 상기 제2 산화막(204), 질화막(203) 및 상기 제1 산화막(202)을 에칭하여 상기 반도체 기판(200)을 노출시키는 콘택홀을 형성한다.Referring to FIG. 2B, a photoresist is applied by spin coating to contact a capacitor on a substrate 100 on which the first oxide film 202, the nitride film 203, and the second oxide film 204 are formed. A photoresist film is formed, and a photoresist pattern 205 having an opening for exposing the second oxide film 204 on the contact forming portion is formed by patterning the photoresist film using a mask in a conventional photolithography process. Next, a contact hole for exposing the semiconductor substrate 200 by etching the second oxide film 204, the nitride film 203, and the first oxide film 202 using the photoresist pattern 205 as an etching mask. To form.
도 2c를 참조하면, 잔류하는 포토 레지스트 패턴(205)을 스트립핑하여 제거한 후, 결과물의 전면에 폴리실리콘을 증착하여 상기 콘택홀을 매립하는 폴리실리콘층(206)을 형성한다.Referring to FIG. 2C, after stripping and removing the remaining photoresist pattern 205, polysilicon is deposited on the entire surface of the resultant to form a polysilicon layer 206 filling the contact hole.
도 2d를 참조하면, 상기 콘택홀을 매립하는 폴리 실리콘층(206)이 형성되어 있는 결과물을 폴리 실리콘층(206)아래의 제2 산화막(204)을 스토퍼(stopper)로 CMP(Chemical Mechanical Polishing) 방법으로 에치 백(etch back)하여 도시한 바와 같이, 콘택홀에만 폴리실리콘을 남겨서 반도체 기판(200)과 커패시터와의 접속을 위한 폴리실리콘 기둥(206')을 형성한다. CMP 공정시 발생되는 스크래치(도시하지 않음)는 상기 제2 산화막(204)에만 존재하게 되어 상기 제2 산화막(204) 하부의 질화막(203)은 전혀 손상입지 않게 된다.Referring to FIG. 2D, the resultant in which the polysilicon layer 206 filling the contact hole is formed, and the second mechanical layer 204 under the polysilicon layer 206 is stopped as a stopper. As shown by etching back, the polysilicon pillar 206 'for connecting the semiconductor substrate 200 and the capacitor is formed by leaving polysilicon only in the contact hole. Scratch (not shown) generated during the CMP process is present only in the second oxide film 204 so that the nitride film 203 under the second oxide film 204 is not damaged at all.
도 2e를 참조하면, 스토퍼로 사용된 상기 제2 산화막(204)를 제거한다. 상기 제2 산화막(204)는 BOE나 LAL등과 같은 습식 산화물 식각액을 사용하여 제거한다. 이 때, 질화실리콘은 산화물 식각액에 대하여 선택비가 우수하기 때문에, 에칭 스토퍼로 작용할 수 있다. 이렇게 하는 경우에는, CMP공정시 발생된 스크래치는 제2 산화막 제거시에 동시에 제거되기 때문에 질화막(203)은 증착된 상태의 막질을 유지할 수 있게 된다. 다음에, 상기 폴리실리콘 기동(206')이 형성되어 있는 결과물상에 도시한 바와 같이, 커패시터의 하부 전극 형성을 위해 소정 두께로 제 3 산화막(208)을 형성시킨다.Referring to FIG. 2E, the second oxide film 204 used as the stopper is removed. The second oxide layer 204 is removed using a wet oxide etchant such as BOE or LAL. At this time, since the silicon nitride has an excellent selectivity with respect to the oxide etching solution, it can act as an etching stopper. In this case, since the scratches generated during the CMP process are simultaneously removed when the second oxide film is removed, the nitride film 203 can maintain the film quality in the deposited state. Next, as shown on the resultant on which the polysilicon starting 206 'is formed, the third oxide film 208 is formed to a predetermined thickness to form the lower electrode of the capacitor.
도 2f를 참조하면, 상기 제3 산화막(208)상에 포토 레지스트를 다시 스핀 도포하여 포토 레지스트막을 형성하고 다음에 커패시터의 실린더를 형성하기 위한 포토 레지스트 패턴(220)을 형성한다. 다음에, 상기 포토 레지스트 패턴(220)을 에칭 마스크로 사용하여 상기 제3 산화막(208)을 에칭하여 도시한 바와 같이, 폴리실리콘 기둥(206')을 노출시키고 셀단위로 한정하는 산화막 실린더(208')을 형성한다. 폴리 실리콘 기둥(206')과 질화막(203)에 대한 상기 제3 산화막(208)의 에칭은 산화물에 대한 폴리실리콘과 질화실리콘의 에칭선택비가 30:1이상으로, 에칭시 근래 개발된 SAC(Self Align Contect)용 장비를 사용하면 폴리 실리콘 기둥(206')과 질화막(203)에 대한 손상없이 산화막 실린더(208')를 용이하게 형성할 수 있다.Referring to FIG. 2F, photoresist is spin-coated again on the third oxide film 208 to form a photoresist film, and then a photoresist pattern 220 for forming a cylinder of a capacitor is formed. Next, using the photoresist pattern 220 as an etching mask, the third oxide film 208 is etched to expose the polysilicon pillar 206 'and define an oxide film cylinder 208 that is defined in cell units. Form '). The etching of the third oxide film 208 on the polysilicon pillar 206 'and the nitride film 203 has an etching selectivity ratio of polysilicon and silicon nitride to an oxide of 30: 1 or more. Using the equipment for Align Contect, the oxide cylinder 208 'can be easily formed without damaging the polysilicon pillar 206' and the nitride film 203.
도 2g를 참조하면, 잔류하는 포토 레지스트 패턴(220)을 스트립핑하여 제거하고, 결과물의 전면에 폴리실리콘를 소정 두께로 바람직하게는 500-1000Å의 두께로 증착시켜 상기 산화막 실린더(208')의 상면 및 측면상, 그리고 노출된 질화막(203) 및 폴리실리콘 기둥(206')상에 연속되어 있는 하부 전극용 폴리실리콘층(209)을 형성한다. 다음에, 상기 산화막 실린더(208')간의 폴리실리콘(209)에 의해 형성되어 있는 전극사이의 갭(gap)에 갭충진 특성이 뛰어난 물질 예컨데, SOG(spin-on-glass)나 또는 FOX(flowable oxide)를 사용하여 충전층(210)을 형성한다.Referring to FIG. 2G, the remaining photoresist pattern 220 is stripped and removed, and polysilicon is deposited on the front surface of the resultant to a predetermined thickness, preferably 500-1000 mm 3, to form a top surface of the oxide cylinder 208 ′. And a polysilicon layer 209 for the lower electrode which is continuous on the side and on the exposed nitride film 203 and the polysilicon pillar 206 '. Next, a material having excellent gap filling characteristics in the gap between the electrodes formed by the polysilicon 209 between the oxide cylinders 208 ', for example, spin-on-glass (SOG) or FOX (flowable). oxide) to form the filling layer 210.
도 2h를 참조하면, 갭이 채워지면 상기 산화막 실린더(208')를 스토퍼로 CMP 공정을 수행하여, 산화막 실린더(208')상의 폴리실리콘을 제거하여 산화막 실린더(208')를 노출시킨 후, BOE(Buffeerd Oxide Etchant)로 에칭하여 잔류하는 충진층(210)과 산화막 실린더(208')를 제거하여, 도시한 바와 같이, 하부전극(209')을 형성한다.Referring to FIG. 2H, when the gap is filled, the oxide cylinder 208 'is subjected to a CMP process using a stopper to remove polysilicon on the oxide cylinder 208' to expose the oxide cylinder 208 ', and then BOE. The remaining filling layer 210 and the oxide film cylinder 208 'which are etched with (Buffeered Oxide Etchant) are removed to form the lower electrode 209' as shown.
도 2i를 참조하면, 하부전극(209')이 형성되어 있는 결과물의 전면에 Ta2O5 나 또는 NO를 플라즈마 CVD 방법으로 증착시켜서 유전막(211)을 형성한다. 다음에, 상기 유전막(211)상에 폴리실리콘을 증착시켜 상부전극(212)을 형성하여 도시한 바와 같은 커패시터를 완성시킨다.Referring to FIG. 2I, Ta 2 O 5 or NO is deposited on the entire surface of the resultant on which the lower electrode 209 ′ is formed to form a dielectric film 211. Next, polysilicon is deposited on the dielectric film 211 to form the upper electrode 212 to complete the capacitor as shown.
이상, 설명한 바와 같이 본 발명에 의하면, DRAM용 커패시터를 CMP를 이용하여 형성할 때, 질화막상에 산화막을 형성한 후, 산화막을 에칭 스토퍼층으로 사용하여 CMP 공정을 수행한다. 다음에, 상기 산화막을 제거한다. 따라서, 질화막은 손상을 입지 않고 증착된 상태를 유지할 수 있어서 커패시터의 실패를 방지하여 신뢰성을 향상시킬 수 있게 된다.As described above, according to the present invention, when forming a DRAM capacitor using CMP, after forming an oxide film on the nitride film, the CMP process is performed using the oxide film as an etching stopper layer. Next, the oxide film is removed. Therefore, the nitride film can be maintained in a deposited state without being damaged, thereby preventing failure of the capacitor and improving reliability.
본 발명을 상기 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.Although this invention was demonstrated concretely by the said Example, this invention is not restrict | limited by this, A deformation | transformation and improvement are possible within the normal knowledge of a person skilled in the art.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034511A KR100230368B1 (en) | 1996-08-20 | 1996-08-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034511A KR100230368B1 (en) | 1996-08-20 | 1996-08-20 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015255A KR19980015255A (en) | 1998-05-25 |
| KR100230368B1 true KR100230368B1 (en) | 1999-11-15 |
Family
ID=19470141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034511A KR100230368B1 (en) | 1996-08-20 | 1996-08-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230368B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432986B1 (en) * | 2000-06-14 | 2004-05-24 | 인피니언 테크놀로지스 아게 | Method for producing specific local openings in a layer |
| KR100437830B1 (en) * | 2001-12-19 | 2004-06-30 | 주식회사 하이닉스반도체 | method for fabricating of semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713345B1 (en) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | Method for forming a shallow trench isolation structure of the semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930009087A (en) * | 1991-10-17 | 1993-05-22 | 김광호 | Manufacturing Method of Semiconductor Memory Device |
| JPH0645551A (en) * | 1992-07-23 | 1994-02-18 | Nec Corp | Semiconductor device and its manufacture |
| JPH0645313A (en) * | 1992-07-23 | 1994-02-18 | Nec Corp | Manufacture of semiconductor device |
-
1996
- 1996-08-20 KR KR1019960034511A patent/KR100230368B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930009087A (en) * | 1991-10-17 | 1993-05-22 | 김광호 | Manufacturing Method of Semiconductor Memory Device |
| JPH0645551A (en) * | 1992-07-23 | 1994-02-18 | Nec Corp | Semiconductor device and its manufacture |
| JPH0645313A (en) * | 1992-07-23 | 1994-02-18 | Nec Corp | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432986B1 (en) * | 2000-06-14 | 2004-05-24 | 인피니언 테크놀로지스 아게 | Method for producing specific local openings in a layer |
| KR100437830B1 (en) * | 2001-12-19 | 2004-06-30 | 주식회사 하이닉스반도체 | method for fabricating of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980015255A (en) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677221A (en) | Method of manufacture DRAM capacitor with reduced layout area | |
| US6048763A (en) | Integrated capacitor bottom electrode with etch stop layer | |
| KR0157350B1 (en) | Non-random sub-lithography vertical stack capacitor | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| US6509244B2 (en) | Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film | |
| KR20020032773A (en) | Method for forming cylinder type storage node in semiconductor device | |
| KR100230368B1 (en) | Method for manufacturing semiconductor device | |
| KR0183764B1 (en) | Landing pad | |
| KR20080088987A (en) | Planarization method of dielectric layer in semiconductor device | |
| KR20000043821A (en) | Fabrication method of semiconductor memory device | |
| KR100735015B1 (en) | Method for fabricating semiconductor device with self-aligned storage node | |
| US20090124079A1 (en) | Method for fabricating a conductive plug | |
| WO2023272769A1 (en) | Air gap preparation method, dynamic random-access memory, and electronic device | |
| US5691222A (en) | Method of manufacturing semiconductor integrated circuit device having a capacitor electrode | |
| KR930010082B1 (en) | Making method of contact hole | |
| KR100498605B1 (en) | A method for forming inner cylinder capacitor in semiconductor device | |
| KR960014728B1 (en) | Method of formation of semiconductor with storage electrode | |
| KR20020095343A (en) | Method for planarization of semiconductor device | |
| KR20010044903A (en) | Method for preventing a step coverage between cell region and core/periphery region | |
| KR100388213B1 (en) | method for forming a storage node in a semiconductor device | |
| KR20000043568A (en) | Method for forming capacitor of semiconductor memory device | |
| KR20040059932A (en) | Method for improving leaning when cylinder type DRAM capacitor is formed | |
| KR20040001221A (en) | method for fabricating capacitor | |
| KR20010003464A (en) | method of forming capacitor of semiconductor device | |
| KR20010036806A (en) | Forming method for storage node of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070801 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |