KR100226691B1 - A circuit for compensating a horizontal-deflection in a multi-mode monitor - Google Patents
A circuit for compensating a horizontal-deflection in a multi-mode monitor Download PDFInfo
- Publication number
- KR100226691B1 KR100226691B1 KR1019960051204A KR19960051204A KR100226691B1 KR 100226691 B1 KR100226691 B1 KR 100226691B1 KR 1019960051204 A KR1019960051204 A KR 1019960051204A KR 19960051204 A KR19960051204 A KR 19960051204A KR 100226691 B1 KR100226691 B1 KR 100226691B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- auxiliary
- transistor
- basic
- retrace
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
다중 모드 모니터의 수평 편향 보정 회로는 수평 주파수에 따라 n 개의 제어 신호(S1,S2)를 출력하는 마이콤(10); n 개의 제어 신호(S1,S2)를 입력받아 n 개의 스위칭 신호(SW1,SW2)를 출력하는 n 개의 스위칭 구동부(20); 및 n 개의 스위칭 신호(SW1,SW2)에 의해 턴온되어, 기본 S자 보정 콘덴서(Cs0)에 n 개의 보조 S자 보정 콘덴서(Cs1,Cs2)를 각각 병렬로 연결/해제하고, 기본 귀선 콘덴서(Cr0)에 n 개의 보조 귀선 콘덴서(Cr1,Cr2)를 각각 병렬로 연결/해제하는 n 개의 스위칭부(30)로 구성되어 있어, 마이콤(10)으로부터 출력되는 제어신호(S1,S2)에 의해 보조 S자 보정 콘덴서(Cs1,Cs2) 및 보조 귀선 콘덴서(Cr1,Cr2)가 선택되어져, 기본 S자 보정 콘덴서(Cs0) 및 기본 귀선 콘덴서(Cr0)에 각각 병렬로 연결 혹은 해제하도록 함으로써, 수평 주파수에 따라 S자 보정 콘덴서의 전체적인 커패시턴스 값과 귀선 콘덴서의 전체 커패시턴스 값을 좀더 용이하게 변화시킨다는 데 그 효과가 있다.The horizontal deflection correction circuit of the multi-mode monitor includes: a microcomputer 10 for outputting n control signals S1 and S2 according to a horizontal frequency; n switching drivers 20 for receiving n control signals S1 and S2 and outputting n switching signals SW1 and SW2; And n switching signals SW1 and SW2 are turned on to connect / disconnect the n auxiliary S-shaped correction capacitors Cs1 and Cs2 in parallel to the basic S-shaped correction capacitor Cs0, respectively, and the basic retrace capacitor Cr0. ) Is composed of n switching units 30 which connect / disconnect the n auxiliary retrace capacitors Cr1 and Cr2 in parallel to each other, and the auxiliary S is controlled by the control signals S1 and S2 output from the microcomputer 10. The self-calibration capacitors Cs1 and Cs2 and the auxiliary retrace capacitors Cr1 and Cr2 are selected and connected or disconnected in parallel to the basic S-shaped correction capacitor Cs0 and the basic retrace capacitor Cr0, respectively, according to the horizontal frequency. The effect is to change the total capacitance value of the S-shaped correction capacitor and the total capacitance value of the retrace capacitor more easily.
Description
본 발명은 다중 모드 모니터의 수평 편향 보정 회로에 관한 것으로, 특히 S자 보정 콘덴서 및 귀선 콘덴서에 여러 개의 보조 콘덴서를 각각 병렬로 연결 혹은 해제하여, 수평 주파수에 따라 상기 S 보정 콘덴서 및 귀선 콘덴서의 전체적인 커패시턴스 값을 변화시키도록 되어진 다중 모드 모니터의 수평 편향 보정 회로에 관한 것이다.The present invention relates to a horizontal deflection correction circuit of a multi-mode monitor, and in particular, by connecting or disconnecting a plurality of auxiliary capacitors in parallel to the S-shaped correction capacitor and the retrace capacitor, respectively, according to the horizontal frequency, A horizontal deflection correction circuit of a multi-mode monitor adapted to vary capacitance values.
일반적으로 다중 모드 모니터는 컴퓨터내의 비디오 카드로부터 수신되어진 신호에 따라 비디오 화상을 재현하게 되는데, 상기 수신 신호의 타이밍 파라미터에 따라 회로의 각 부분의 조정이 필요하게 된다.In general, a multi-mode monitor reproduces a video image according to a signal received from a video card in a computer, which requires adjustment of each part of the circuit according to a timing parameter of the received signal.
여기서, 비디오 모드에 따른 모니터의 분류를 표 1 를 통해 살펴보면 다음과 같다.Here, look at the classification of the monitor according to the video mode through Table 1.
상기 표 1 에서와 같이 비디오 카드에서 지원하는 모드에 따라 수평 주파수와 수직 주파수가 다르고, 특히 다양한 모드를 지원하는 비디오 카드, 예를 들어 VGA 와 SVGA 및 고해상도 전용 모드를 지원하는 비디오 카드를 모니터에 탑재한다면, 각 모드의 수평 주파수가 갖는 범위는 약 30∼75 KHz 정도가 된다.As shown in Table 1, horizontal and vertical frequencies differ according to the modes supported by the video card, and in particular, a video card supporting various modes, for example, a video card supporting VGA and SVGA and high resolution only modes, is mounted on the monitor. If so, the range of the horizontal frequency of each mode is about 30 to 75 KHz.
즉, 다중 모드 모니터에서 모드가 변경될 경우에 모니터 내부 회로에서 변경되어져야 할 부분이 있게 되는데 예를 들면, 화상의 크기 및 위치의 변경, 수평 수직의 동기화 및 편향부의 최적화, 그리고 각종 편향 보정 회로의 재조정이 이루어져야 한다.That is, when the mode is changed in the multi-mode monitor, there are parts that need to be changed in the internal circuits of the monitor. For example, the size and position of the image, the horizontal and vertical synchronization, the optimization of the deflection unit, and the various deflection correction circuits Readjustment should be done.
먼저, 일반적인 모니터의 편향 원리를 살펴보면, 모니터의 캐소드로부터 방출된 전자는 그리드를 통과하면서 가속되어지고, 편향 코일의 자계에 의한 전자기 작용으로 진로를 바꿈으로써 형광면의 광점을 이동시키게 된다.First, referring to the principle of deflection of a general monitor, electrons emitted from the cathode of the monitor are accelerated through the grid and move the light spot of the fluorescent surface by changing the path by electromagnetic action of the magnetic field of the deflection coil.
이때, 편향 거리는 자계의 세기에 비례하고 자계는 편향 코일의 전류에 비례하는 전자 편향의 원리를 이용하여, 모니터에서는 좌측에서 우측으로 일정 속도로 주사를 하고 우측에서 좌측으로는 매우 빠른 속도로 되돌아 가도록 하기 위해서 광점을 수평 방향(좌우)으로 이동시키는 수평편향 코일과 광점을 수직 방향(상하)으로 이동시키는 수직 편향 코일을 사용하고 있다.At this time, the deflection distance is proportional to the strength of the magnetic field, and the magnetic field is proportional to the current of the deflection coil, so that the monitor scans at a constant speed from left to right and returns very quickly from right to left. For this purpose, a horizontal deflection coil for moving the light spot in the horizontal direction (left and right) and a vertical deflection coil for moving the light spot in the vertical direction (up and down) are used.
상기 편향 코일에 전류를 흘리면 전자력이 작용하여 직진하는 전자 빔의 진로가 구부려지는데, 그 정도는 편향 코일에 흐르는 전류의 방향이나 크기에 따라 다르다.When a current flows through the deflection coil, an electromagnetic force acts to bend the path of the straight electron beam, which depends on the direction and magnitude of the current flowing through the deflection coil.
즉, 수평 편향 코일에 도 1 에 도시된 바와 같은 톱니파 전류를 흐르게 하면 a 점에서는 전자 빔을 가장 크게 왼쪽 방향으로 편향하는 힘이 작용하고, b 점에서는 전류가 흐르지 않으므로 전자 빔은 직진 한다. b 점에서 c 점으로는 전자 빔을 오른쪽으로 구부러지도록 하는 전류가 점차로 크게 흘러 c 점에서는 전자빔이 가장 오른쪽으로 편향되고 그 후 전류가 급격히 감소하여 a 점부터 반복한다.That is, when a sawtooth wave current as shown in FIG. 1 flows through the horizontal deflection coil, a force that deflects the electron beam to the leftmost direction at point a acts, and at point b, the electron beam moves straight because no current flows. From point b to point c, the current which causes the electron beam to bend to the right gradually increases, and at point c, the electron beam is deflected to the right, and then the current decreases sharply and repeats from point a.
이어서, 톱니파의 발생 과정을 알아보기 위해 도 2 의 수평 편향 회로를 참조하여 일반적인 모니터의 편향 회로 동작을 간략히 설명하면 다음과 같다.Next, the deflection circuit operation of the general monitor will be briefly described with reference to the horizontal deflection circuit of FIG.
비디오 카드에서 출력된 수평 동기 신호(H.sync)는 수평 발진부(1)에서 수평 구동 신호로 적절히 신호 변조되어 수평 구동 트랜지스터(TR1)에 공급된다.The horizontal synchronization signal H.sync output from the video card is appropriately signal-modulated by the horizontal driving signal in the horizontal oscillator 1 and supplied to the horizontal driving transistor TR1.
상기 수평 구동 신호는 수평 구동 트랜지스터(TR1)를 온시키고 수평 구동 트랜스포머(HDT)를 통해서 수평 출력 트랜지스터(TR2)의 베이스 단자에 전류를 공급해준다.The horizontal driving signal turns on the horizontal driving transistor TR1 and supplies current to the base terminal of the horizontal output transistor TR2 through the horizontal driving transformer HDT.
충분한 베이스 전류를 공급받아 상기 수평 출력 트랜지스터(TR2)가 턴온되면 플라이백 트랜스포머(FBT)의 B+전원 전류가 수평 편향 코일(HD.Y)을 통해 수평 출력 트랜지스터(TR2)로 흐르게 된다.When the horizontal output transistor TR2 is turned on by receiving sufficient base current, the B + power supply current of the flyback transformer FBT flows to the horizontal output transistor TR2 through the horizontal deflection coil HD.Y.
이와 같이 수평 출력 트랜지스터(TR2)가 온되는 동안은 수평 톱니파의 유효 주사 기간의 후반부에 해당되고, 이어서 수평 구동 신호(H.driver)에 따라 수평 출력 트랜지스터(TR2)가 급격히 턴오프되면 수평 편향 코일(HD.Y)에 축적된 전류가 귀선 캐패시터(Cr)를 충전시킨다.In this way, while the horizontal output transistor TR2 is turned on, it corresponds to the second half of the effective scanning period of the horizontal sawtooth wave, and then the horizontal deflection coil is rapidly turned off according to the horizontal drive signal H.driver. The current accumulated in the HD.Y charges the retrace capacitor Cr.
상기 귀선 캐패시터(Cr)가 완전히 충전되면 수평 편향 코일(HD.Y)로 다시 방전하고 이에 따라 편향 코일(HD.Y)에 전류가 다시 축적된다. 이와 같이 귀선 캐패시터(Cr)의 충전 및 방전의 전기간이 귀선 기간을 결정하게 된다.When the retrace capacitor Cr is fully charged, it is discharged back to the horizontal deflection coil HD.Y, and thus current is accumulated in the deflection coil HD.Y. In this way, the period between the charging and discharging of the retrace capacitor Cr determines the retrace period.
상기 편향 코일(HD.Y)에 에너지가 축적되어 편향 코일 전압이 댐퍼 다이오드(D3)에 순방향의 바이어스를 인가할 정도가 되면 댐퍼 다이오드(D3)가 도통되고 편향 코일(HD.Y)에 흐르는 전류는 제로로 떨어지게 된다. 이때 댐퍼 다이오드(D3)에 흐르는 전류가 수평 톱니파의 유효 주사 기간의 전반부에 해당된다.When energy is accumulated in the deflection coil HD.Y so that the deflection coil voltage is such that a forward bias is applied to the damper diode D3, the damper diode D3 is conducted and the current flowing through the deflection coil HD.Y. Will fall to zero. At this time, the current flowing through the damper diode D3 corresponds to the first half of the effective scanning period of the horizontal sawtooth wave.
이와 같이 전류가 제로가 되는 시점에서 수평 구동 신호(H.driver)에 의해 다시 수평 출력 트랜지스터(TR2)가 온되고 상기와 같은 과정을 반복하면서 수평 편향 코일(HD.Y)에 톱니파 전류가 흐르게 되어서 수평 편향이 이루어지고 수평 주사를 하게 된다.As described above, when the current becomes zero, the horizontal output transistor TR2 is turned on again by the horizontal driving signal H. driver, and the sawtooth current flows through the horizontal deflection coil HD.Y while repeating the above process. A horizontal deflection is made and a horizontal scan is made.
이때, 화면의 수평 직선성을 보정해주기 위해, 상기 수평 편향 회로에는 편향 보정 회로(100)가 탑재되어 있는데, 수평 직선성 보정이 필요한 이유는, 도 3a 에 도시된 바와 같은 정확한 톱니파 전류를 수평 편향 코일(HD.Y)에 흘리게 되면, 모니터의 형광면이 상기 수평 편향 코일(HD.Y)의 중심으로부터 같은 거리에 있지 않기 때문에, 형광면의 중심 부분은 전자 빔이 거의 정면으로 비추어 주고 있으나, 주변 부분은 경사되어 비추어주어서 도 3 b 에서와 같이 화면 좌우 주변 부분이 늘어나 보이게 되기 때문이다( 2 1 , 3 1).In this case, in order to correct the horizontal linearity of the screen, the horizontal deflection circuit is equipped with a deflection correction circuit 100. The reason for the horizontal straightness correction is that the exact sawtooth current as shown in Fig. 3a horizontal deflection When flowing through the coil HD.Y, since the fluorescent surface of the monitor is not at the same distance from the center of the horizontal deflection coil HD.Y, the center portion of the fluorescent surface is almost shining in front of the electron beam. This is because the light is inclined so that the left and right peripheral portions of the screen are stretched as shown in FIG. 2 One , 3 1 ).
따라서, 도 3d 에 도시된 바와 같이 형광면에서 좌우 균형이 맞는 거리( 2= 1= 3)를 유지하도록 하기 위해 도 3c 에서와 같이 S자형 톱니파를 편향 코일에 흘려주어야 한다.Therefore, as shown in FIG. 2 = 1 = 3 ) S-shaped sawtooth wave should be flowed to the deflection coil as shown in FIG.
상기 편향 보정 회로(100)는 도 4 에 도시된 바와 같이, 수평 편향 코일(HD.Y)에 직렬로 보정 코일(Ls)과 보정 콘덴서(Cs)가 연결되고, 보정 코일(Ls)과 병렬로 저항(R11)과 콘덴서(C1)가 연결되어서 결국은 귀선 콘덴서(Cr)와 더불어 직렬 및 병렬 공진회로를 형성하여 발진하므로써, 적당한 S 자형 톱니파를 수평 편향 코일(HD.Y)에 흐르도록 하여 톱니파 전류의 크기에 비례해서 발생된 자력의 세기에 따라 전자 빔이 편향하므로써 화면 수평폭과 직선성을 보정해주고 있다.As shown in FIG. 4, the deflection correction circuit 100 is connected to a correction coil Ls and a correction capacitor Cs in series with a horizontal deflection coil HD.Y, and in parallel with the correction coil Ls. The resistor R11 and the condenser C1 are connected and eventually form and oscillate in series and parallel resonant circuit together with the retrace condenser Cr, so that a suitable S-shaped sawtooth wave flows through the horizontal deflection coil HD.Y. The electron beam is deflected according to the intensity of the magnetic force generated in proportion to the magnitude of the current, thereby correcting the screen horizontal width and linearity.
즉, 편향 보정 회로(100)는 수평폭이 좌우대칭으로 균형이 맞도록 보정 코일(Ls)과, 수평 주사의 좌우 늘어짐을 방지하기 위해 S 자형 톱니파를 흘려주는 보정 콘덴서(Cs)로 구성되어 있어, 인덕턴스나 커패시턴스 값에 의해 톱니파의 발진 주파수 및 톱니파 전류의 크기가 결정되게끔 함으로써, 화면의 직선성을 유지하는 역할을 수행한다.That is, the deflection correction circuit 100 is composed of a correction coil Ls so that the horizontal width is symmetrically balanced, and a correction capacitor Cs for flowing an S-shaped sawtooth wave to prevent the horizontal scan from sagging. In addition, the oscillation frequency of the sawtooth wave and the magnitude of the sawtooth current are determined by the inductance or capacitance value, thereby maintaining the linearity of the screen.
종래의 S자 보정에 대하여 도 4 를 참조하여 좀더 자세히 살펴보면, 여러개의 S자 보정 콘덴서(Cs0,Cs1,Cs2,Cs3)가 병렬로 연결되어 있어, 수평 주파수에 따라 상기 S자 보정 콘덴서(Cs0,Cs1,Cs2,Cs3)를 선택함으로써, 커패시턴스를 변화시켜 톱니파 전류의 크기를 조절한다.Referring to FIG. 4 for a conventional S-shaped correction, a plurality of S-shaped correction capacitors Cs0, Cs1, Cs2, and Cs3 are connected in parallel, and the S-shaped correction capacitors Cs0, By selecting Cs1, Cs2, Cs3), the capacitance is changed to adjust the magnitude of the sawtooth current.
즉, 표 2 에 도시된 바와 같이 상기 마이콤(10)으로부터 출력되는 제 1,2,3 제어 신호(S1,S2,S3)에 의해 제 1,2,3,4,5,6 트랜지스터(Q1,Q2,Q3,Q4,Q5,Q6)와 릴레이(RL)를 구동시킴으로써, 보조 S자 보정 콘덴서(Cs1,Cs2,Cs3)를 선택하여, 기본 S자 보정 콘덴서(Cs0)의 커패시턴스에 보조 보정 콘덴서(Cs1,Cs2,Cs3)의 커패시턴스가 합해져, 전체 S자 보정 콘덴서의 커패시턴스의 값을 변화시킨다.That is, as shown in Table 2, the first, second, third, fourth, fifth, and sixth transistors Q1, by the first, second, third control signals S1, S2, and S3 output from the microcomputer 10. By driving the Q2, Q3, Q4, Q5 and Q6 and the relay RL, the auxiliary S-shaped correction capacitors Cs1, Cs2 and Cs3 are selected, and the auxiliary correction capacitor (Cs0) is connected to the capacitance of the basic S-shaped correction capacitor Cs0. The capacitances of Cs1, Cs2 and Cs3) are added together to change the capacitance values of the entire S-shaped correction capacitors.
여기서, 모드 1 은 수평 주파수 31∼42KHz 급의 VGA 가 해당되며, 모드 2 는 43∼52KHz 급의 SVGA 가 해당되며, 모드 3 은 53KHz 이상의 XGA가 해당된다.Here, mode 1 corresponds to a horizontal frequency of 31-42KHz VGA, mode 2 corresponds to 43-52KHz SVGA, and mode 3 corresponds to XGA of 53KHz or higher.
예컨데, 상기 마이콤(10)이 입력된 수평 주파수를 판별하여, 상기 수평 주파수 영역이 모드 1 에 해당하면, 로우 레벨의 제 1,2,3 제어 신호(S1,S2,S3)를 출력한다.For example, the microcomputer 10 determines the input horizontal frequency, and outputs the first, second, third control signals S1, S2, and S3 having a low level when the horizontal frequency region corresponds to mode 1.
이에 따라 상기 로우 레벨의 제 2 제어 신호(S2)가 저항(R1)을 통해 제 1 트랜지스터(Q1)의 베이스단에 인가되어 상기 제 1 트랜지스터(Q1)가 턴오프됨에 따라, 전원 전압(Vcc)이 저항(R2,R3,R4)을 통해 상기 제 2 트랜지스터(Q2)의 베이스단에 인가되어, 상기 제 2 트랜지스터(Q2)가 턴온된다. 상기 제 2 트랜지스터(Q2)가 턴온되면, 상기 전원 전압(Vcc)이 순간적으로 릴레이(RL) 코일에 인가되어 접지로 흘러, 릴레이(RL) 스위치가 턴온되어, 보조 S자 보정 콘덴서(Cs1)가 선택되어진다.Accordingly, the low-level second control signal S2 is applied to the base terminal of the first transistor Q1 through the resistor R1 and the first transistor Q1 is turned off, thereby supplying a power supply voltage Vcc. The resistors R2, R3, and R4 are applied to the base terminal of the second transistor Q2 to turn on the second transistor Q2. When the second transistor Q2 is turned on, the power supply voltage Vcc is instantaneously applied to the relay RL coil to flow to the ground, and the relay RL switch is turned on so that the auxiliary S-shaped correction capacitor Cs1 is turned on. Is selected.
또한, 상기 로우 레벨의 제 1 제어 신호(S1)가 저항(R5)을 통해 제 3 트랜지스터(Q3)의 베이스단에 인가되어 상기 제 3 트랜지스터(Q3)가 턴오프됨에 따라, 전원 전압(Vcc)이 저항(R6)을 통해 상기 제 4 트랜지스터(Q4)의 베이스단에 인가되어, 상기 제 4 트랜지스터(Q4)가 턴오프된다. 상기 제 4 트랜지스터(Q4)가 턴오프됨에 따라 보조 S자 보정 콘덴서(Cs2)가 선택되어진다.In addition, as the low level first control signal S1 is applied to the base terminal of the third transistor Q3 through the resistor R5 and the third transistor Q3 is turned off, the power supply voltage Vcc. The resistor R6 is applied to the base terminal of the fourth transistor Q4 to turn off the fourth transistor Q4. As the fourth transistor Q4 is turned off, the auxiliary S-shaped correction capacitor Cs2 is selected.
또한, 상기 로우 레벨의 제 3 제어 신호(S3)가 저항(R8)을 통해 제 5 트랜지스터(Q5)의 베이스단에 인가되어 상기 제 5 트랜지스터(Q5)가 턴오프됨에 따라, 전원 전압(Vcc)이 저항(R9)을 통해 상기 제 6 트랜지스터(Q6)의 베이스단에 인가되어, 상기 제 6 트랜지스터(Q6)가 턴오프된다. 상기 제 6 트랜지스터(Q6)가 턴오프됨에 따라 보조 S자 보정 콘덴서(Cs3)가 선택되어진다.In addition, as the third control signal S3 having the low level is applied to the base terminal of the fifth transistor Q5 through the resistor R8 and the fifth transistor Q5 is turned off, the power supply voltage Vcc. The resistor R9 is applied to the base terminal of the sixth transistor Q6 to turn off the sixth transistor Q6. As the sixth transistor Q6 is turned off, the auxiliary S-shaped correction capacitor Cs3 is selected.
즉, 모드 1에서는 마이콤(10)으로부터 로우 레벨의 제 1,2,3 제어 신호(S1,S2,S3)가 출력되면, 상기 보조 S자 보정 콘덴서(Cs2,Cs1,Cs3)가 선택되어져, 표 2에서와 같이 기본 S자 보정 콘덴서(Cs0)의 커패시턴스에 상기 보조 S자 보정 콘덴서의 커패시턴스(Cs1,Cs2,Cs3)가 합해져 전체 S자 보정 콘덴서의 커패시턴스를 결정한다.That is, in mode 1, when the first, second, and third control signals S1, S2, and S3 at low levels are output from the microcomputer 10, the auxiliary S-shaped correction capacitors Cs2, Cs1, and Cs3 are selected. As shown in FIG. 2, the capacitances of the auxiliary S-shaped correction capacitor Cs1, Cs2 and Cs3 are added to the capacitance of the basic S-shaped correction capacitor Cs0 to determine the capacitance of the entire S-shaped correction capacitor.
한편, 종래의 편향 보정 회로(100)는 저해상도 모드(모드 1)시 수평 사이즈를 보정하기 위해, 기본 귀선 콘덴서(Cr0)에 병렬로 보조 귀선 콘덴서(Cr1)가 연결되어 있다.On the other hand, in the conventional deflection correction circuit 100, in order to correct the horizontal size in the low resolution mode (mode 1), the auxiliary retrace capacitor Cr1 is connected in parallel to the basic retrace capacitor Cr0.
즉, 모드 1 시 상기 마이콤(10)으로부터 로우 레벨의 제 2 제어 신호(S2)가 저항(R1)을 통해 제 1 트랜지스터(Q1)의 베이스단에 인가되어 상기 제 1 트랜지스터(Q1)가 턴오프됨에 따라, 전원 전압(Vcc)이 저항(R2,R3,R4)을 통해 상기 제 2 트랜지스터(Q2)의 베이스단에 인가되어, 상기 제 2 트랜지스터(Q2)가 턴온된다. 상기 제 2 트랜지스터(Q2)가 턴온되면, 상기 전원 전압(Vcc)이 순간적으로 릴레이(RL) 코일에 인가되어 접지로 흘러, 릴레이(RL) 스위치가 턴온되어, 보조 귀선 콘덴서(Cr1)가 선택되어진다.That is, in the mode 1, the second control signal S2 having a low level is applied from the micom 10 to the base terminal of the first transistor Q1 through the resistor R1, so that the first transistor Q1 is turned off. As a result, a power supply voltage Vcc is applied to the base terminal of the second transistor Q2 through the resistors R2, R3, and R4, so that the second transistor Q2 is turned on. When the second transistor Q2 is turned on, the power supply voltage Vcc is instantaneously applied to the relay RL coil to flow to ground, and the relay RL switch is turned on to select the auxiliary retrace capacitor Cr1. Lose.
이에 따라 표 2에서와 같이 기본 귀선 콘덴서(Cr0)의 커패시턴스에 상기 보조 귀선 콘덴서(Cr1)의 커패시턴스가 합해져, 고압이 감소함에 따라 수평 사이즈가 커진다.Accordingly, as shown in Table 2, the capacitance of the auxiliary retrace capacitor Cr1 is added to the capacitance of the basic retrace capacitor Cr0, and the horizontal size increases as the high pressure decreases.
그러나 종래의 수평 편향 보정 회로는, 위에서 살펴본 바와 같이 모드별 제어 신호를 출력하기 위해 제어 단자가 많은 마이콤이 필요하기 때문에 비용이 과다하게 쓰일 뿐만 아니라, 그 회로 구성이 복잡하여 구현하기 어렵고 한정된 모니터 기판상에서 설치 자리를 많이 차지한다는 문제점이 있었다.However, in the conventional horizontal deflection correction circuit, as described above, a microcomputer with a large number of control terminals is required to output mode-specific control signals. Therefore, the horizontal deflection correction circuit is not only excessively expensive, but also difficult to implement due to its complicated circuit configuration. There was a problem that it takes up a lot of installation space on the.
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 보정 캐패시턴스를 컨트롤하기 용이한 다중 모드 모니터의 편향 보정 회로를 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a deflection correction circuit of a multi-mode monitor that can easily control the correction capacitance.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다중 모드 모니터의 수평 편향 보정 회로는, 기본 S자 보정 콘덴서와, n 개의 보조 S자 보정 콘덴서와, 기본 귀선 콘덴서와, n 개의 보조 귀선 콘덴서가 구비된 수평 편향 보정 회로에 있어서, 수평 주파수에 따라 n 개의 제어 신호를 출력하는 마이콤과 ; 상기 n 개의 제어 신호를 입력받아 n 개의 스위칭 신호를 출력하는 n 개의 스위칭 구동부 ; 및 상기 n 개의 스위칭 신호에 의해 턴온되어, 상기 기본 S자 보정 콘덴서에 n 개의 보조 S자 보정 콘덴서를 각각 병렬로 연결/해제하고, 상기 기본 귀선 콘덴서에 n 개의 보조 귀선 콘덴서를 각각 병렬로 연결/해제하는 n 개의 스위칭부로 구성되어 있는 것을 특징으로 한다.A horizontal deflection correction circuit of a multi-mode monitor according to the present invention for achieving the above object includes a basic S-shaped correction capacitor, n auxiliary S-shaped correction capacitors, a basic return capacitor, and n auxiliary return capacitors. A horizontal deflection correction circuit comprising: a microcomputer for outputting n control signals in accordance with a horizontal frequency; N switching drivers for receiving the n control signals and outputting n switching signals; And turn on by the n switching signals to connect / disconnect n auxiliary S-shaped correction capacitors in parallel to the basic S-shaped correction capacitors, and to connect the n auxiliary return capacitors to the basic return capacitors in parallel. It is characterized by consisting of n switching unit to release.
즉, 본 발명의 장치는 마이콤으로부터 출력되는 제어 신호에 의해 보조 S자 보정 콘덴서 및 보조 귀선 콘덴서가 선택되어져, 상기 기본 S자 보정 콘덴서 및 기본 귀선 콘덴서에 각각 병렬로 연결 혹은 해제하도록 함으로써, 수평 주파수에 따라 S자 보정 콘덴서의 전체적인 커패시턴스 값과 귀선 콘덴서의 전체 커패시턴스 값을 좀더 용이하게 변화시키도록 된 것이다.That is, in the apparatus of the present invention, the auxiliary S-shaped correction capacitor and the auxiliary retrace capacitor are selected by the control signal output from the microcomputer, and the horizontal S frequency correction is performed by connecting or disconnecting the parallel S-shaped correction capacitor and the basic retrace capacitor in parallel. Accordingly, the total capacitance value of the S-shaped correction capacitor and the total capacitance value of the retrace capacitor are more easily changed.
도 1 은 톱니파 전류에 대한 그래프,1 is a graph for sawtooth current,
도 2 는 일반적인 모니터의 수평 편향회로를 도시한 회로도,2 is a circuit diagram showing a horizontal deflection circuit of a general monitor;
도 3a 는 완전한 톱니파 전류를 도시한 그래프,3A is a graph depicting a complete sawtooth current;
도 3b 는 완전한 톱니파가 수평 편향 코일에 흐를 때 화면 수평폭이 맞지 않음을 나타낸 사시도,3B is a perspective view showing that the screen horizontal width does not fit when a complete sawtooth wave flows through the horizontal deflection coil;
도 3c는 S자형 톱니파 전류를 도시한 그래프,3c is a graph showing an S-shaped sawtooth current;
도 3d는 S자형 톱니파가 편향코일에 흐를 때 화면 수평폭이 맞음을 나타낸 사시도,Figure 3d is a perspective view showing that the screen horizontal width is correct when the S-shaped sawtooth flows through the deflection coil,
도 4 는 일반적인 수평 편향 보정 회로를 도시한 회로도,4 is a circuit diagram showing a general horizontal deflection correction circuit;
도 5 는 본 발명에 따른 다중 모드 모니터의 수평 편향 보정 회로를 도시한 회로도이다.5 is a circuit diagram illustrating a horizontal deflection correction circuit of a multi-mode monitor according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 마이콤 20 : 스위칭 구동부10: micom 20: switching drive unit
30 : 스위칭부 HD.Y : 수평 편향 코일30: switching part HD.Y: horizontal deflection coil
TR2 : 수평 출력 트랜지스터 D3 : 댐퍼 다이오드TR2: horizontal output transistor D3: damper diode
Q1,2,3,4 : 제 1,2,3,4 트랜지스터 RL1,2 : 제 1,2 릴레이Q1,2,3,4: 1,2,3,4 transistor RL1,2: 1,2 relay
R1,2,3,4 : 저항 D4,5,6,7 : 다이오드R1,2,3,4 resistor D4,5,6,7 diode
Cs0 : 기본 S자 보정 콘덴서 Cs1,Cs2 : 보조 보정 콘덴서Cs0: Basic S-shaped correction capacitor Cs1, Cs2: Auxiliary correction capacitor
Cr0 : 기본 귀선 콘덴서 Cr1,Cr2 : 보조 보정 콘덴서Cr0: basic retrace capacitor Cr1, Cr2: auxiliary correction capacitor
Ls : 보정 코일Ls: Correction Coil
이하 첨부된 도면을 참조하여 본 발명에 따른 장치의 실시예에 대하여 살펴보도록 한다.Hereinafter, an embodiment of an apparatus according to the present invention will be described with reference to the accompanying drawings.
도 5 는 본 발명에 따른 다중 모드 모니터의 수평 편향 보정 회로를 도시한 회로도이다.5 is a circuit diagram illustrating a horizontal deflection correction circuit of a multi-mode monitor according to the present invention.
본 발명의 장치는 도 5 에 도시된 바와 같이, 기본 S자 보정 콘덴서(Cs0)와, n 개의 보조 S자 보정 콘덴서(Cs1,Cs2)와, 기본 귀선 콘덴서(Cr0)와, n 개의 보조 귀선 콘덴서(Cr1,Cr2), 마이콤(10), 스위칭 구동부(20)와, 스위칭부(30)로 구성되어 있다.The apparatus of the present invention has a basic S-shaped correction capacitor Cs0, n auxiliary S-shaped correction capacitors Cs1 and Cs2, a basic retrace capacitor Cr0, and n auxiliary retrace capacitors as shown in FIG. (Cr1, Cr2), the microcomputer 10, the switching drive unit 20, and the switching unit 30.
여기서 상기 마이콤(10)은 입력된 수평 주파수에 따라 모드를 판별하여, 모드 1(31∼42KHz)에 해당하면 로우 레벨의 제 1 제어 신호와 로우 레벨의 제 2 제어 신호를 출력하고, 모드 2(43∼52KHz) 에 해당하면 하이 레벨의 제 1 제어 신호와 로우 레벨의 제 2 제어 신호를 출력하고, 모드 3(53∼64KHz)에 해당하면 하이 레벨의 제 1 제어 신호와 하이 레벨의 제 2 제어 신호를 출력한다.In this case, the microcomputer 10 determines a mode according to the input horizontal frequency, and if it corresponds to the mode 1 (31 to 42 KHz), the microcomputer 10 outputs the first control signal having a low level and the second control signal having a low level, and the mode 2 ( 43 to 52 KHz) outputs the first control signal at the high level and the second control signal at the low level.If the mode 3 (53 to 64 KHz) is applied, the first control signal at the high level and the second control at the high level are output. Output the signal.
또한 상기 스위칭부(30)는 코일의 한쪽단이 전원 전압(Vcc)에 연결되고, 제 1-1 스위치가 기본 S자 보정 콘덴서(Cs0)와 제 1 보조 S자 보정 콘덴서(Cs1) 사이에 직렬로 연결되고, 제 1-2 스위치가 기본 귀선 콘덴서(Cr0)와 제 1 보조 귀선 콘덴서(Cr1)에 연결되어 있는 제 1 릴레이(RL1)와 ; 코일의 한쪽단이 전원 전압(Vcc)에 연결되고, 제 2-1 스위치가 기본 S자 보정 콘덴서(Cs0)와 제 2 보조 S자 보정 콘덴서(Cs2) 사이에 직렬로 연결되고, 제 2-2 스위치가 기본 귀선 콘덴서(Cr0)와 제 2 보조 귀선 콘덴서(Cr2)에 연결되어 있는 제 2 릴레이(RL2)로 구성되어 있다.In addition, the switching unit 30 has one end of the coil connected to the power supply voltage Vcc, and the 1-1 switch is connected in series between the basic S-shaped correction capacitor Cs0 and the first auxiliary S-shaped correction capacitor Cs1. A first relay RL1 connected to the first and second switches connected to the basic retrace capacitor Cr0 and the first auxiliary retrace capacitor Cr1; One end of the coil is connected to the power supply voltage Vcc, the 2-1 switch is connected in series between the basic S-shaped correction capacitor Cs0 and the second auxiliary S-shaped correction capacitor Cs2, and 2-2-2. The switch is composed of a second relay RL2 connected to a basic retrace capacitor Cr0 and a second auxiliary retrace capacitor Cr2.
또한 상기 스위칭 구동부(20)는, 베이스단이 상기 제 1 제어 신호를 입력받고, 콜렉터단이 저항(R1)을 통해 전원 전압(Vcc1)에 연결되고, 에미터단이 접지되어 있는 제 1-1 트랜지스터(Q1)와 ; 베이스단이 다이오드(D4) 및 저항(R2)을 통해 상기 제 1-1 트랜지스터(Q1)의 콜렉터단과 저항(R1) 사이에 병렬로 연결되고, 콜렉터단이 상기 제 1 릴레이(RL1)의 다른 한쪽단에 연결되고, 에미터단이 접지되어 있는 제 1-2 트랜지스터(Q2) ; 베이스단이 상기 제 2 제어 신호를 입력받고, 콜렉터단이 저항(R3)을 통해 전원 전압(Vcc)을 인가받고, 에미터단이 접지되어 있는 제 2-1 트랜지스터(Q3) ; 및 베이스단이 다이오드(D6) 및 저항(R4)을 통해 상기 제 2-1 트랜지스터(Q3)의 콜렉터단과 저항(R3) 사이에 병렬로 연결되고, 콜렉터단이 상기 제 2 릴레이(RL2)의 다른 한쪽단에 연결되고, 에미터단이 접지되어 있는 제 2-2 트랜지스터(Q4)로 구성되어 있다.In addition, the switching driver 20 includes a 1-1 transistor having a base terminal input to the first control signal, a collector terminal connected to a power supply voltage Vcc1 through a resistor R1, and an emitter terminal grounded. (Q1) and; A base terminal is connected in parallel between the collector terminal of the first-first transistor Q1 and the resistor R1 through a diode D4 and a resistor R2, and the collector terminal is connected to the other side of the first relay RL1. A first-second transistor Q2 connected to the stage and having an emitter stage grounded; A 2-1 transistor (Q3) having a base terminal receiving the second control signal, a collector terminal receiving a power supply voltage (Vcc) through a resistor (R3), and an emitter terminal being grounded; And a base terminal is connected in parallel between the collector terminal of the 2-1 transistor Q3 and the resistor R3 through the diode D6 and the resistor R4, and the collector terminal is connected to the other of the second relay RL2. It is comprised by the 2-2 transistor Q4 connected to one end and the emitter end is grounded.
여기서 모드 1 은 21∼42KHz 급의 VGA 가 해당되며, 모드 2 는 43∼52KHz 급의 SVGA 가 해당되며, 모드 3 은 53KHz 이상의 XGA가 해당된다.Here, mode 1 corresponds to VGA of 21-42KHz, mode 2 corresponds to SVGA of 43-52KHz, and mode 3 corresponds to XGA of 53KHz or higher.
이어서 상기와 같이 구성된 본 발명에 따른 장치의 동작 및 효과를 살펴보도록 한다.Next, the operation and effects of the apparatus according to the present invention configured as described above will be described.
먼저, 마이콤(10)은 입력된 수평 주파수를 판별하여, 상기 수평 주파수의 크기에 따라 모드를 선택한다.First, the microcomputer 10 determines the input horizontal frequency and selects a mode according to the magnitude of the horizontal frequency.
이에 따라 상기 마이콤(10)은 모드에 따라 표 3 에 표기된 바와 같은 제어 신호를 출력하는 바, 상기 본 발명에 따른 장치를 모드별로 나누어 설명하면 다음과 같다.Accordingly, the microcomputer 10 outputs a control signal as shown in Table 3 according to the mode, and the device according to the present invention will be described as follows.
1. 모드 11.Mode 1
예컨데, 상기 마이콤(10)이 입력된 수평 주파수를 판별한 결과 모드 1 에 해당하면, 로우 레벨의 제 1 제어 신호(S1)와 제 2 제어 신호(S2)를 출력한다.For example, when the microcomputer 10 corresponds to mode 1 as a result of determining the input horizontal frequency, the microcomputer 10 outputs the first control signal S1 and the second control signal S2 having a low level.
이에 따라 상기 로우 레벨의 제 1 제어 신호(S1)가 제 1-1 트랜지스터(Q1)의 베이스단에 인가되어 상기 제 1-1 트랜지스터(Q1)를 턴오프시키면, 전원 전압(Vcc)이 저항(R1,R2) 및 다이오드(D4)를 통해 모두 제 1-2 트랜지스터(Q2)의 베이스단에 인가되어 상기 제 1-2 트랜지스터(Q2)를 턴온시킨다.Accordingly, when the low level first control signal S1 is applied to the base terminal of the first-first transistor Q1 and the first-first transistor Q1 is turned off, the power supply voltage Vcc becomes a resistor ( Both R1 and R2 and the diode D4 are applied to the base terminal of the first and second transistors Q2 to turn on the first and second transistors Q2.
상기 제 1-2 트랜지스터(Q2)가 턴온됨에 따라 순간적으로 전원 전압(Vcc)이 제 1 릴레이(RL1) 코일로 흘러 제 1-2 트랜지스터(Q2)의 콜렉터단에 인가되어 에미터단을 통해 접지로 흐른다.As the 1-2 transistor Q2 is turned on, a power supply voltage Vcc instantaneously flows to the coil of the first relay RL1 and is applied to the collector terminal of the 1-2 transistor Q2 to the ground through the emitter terminal. Flow.
이에 따라 제 1 릴레이(RL1)의 제 1-1 스위치가 a1 접점에 연결되어 제 1 보조 S자 보정 콘덴서(Cs1)가 선택되어지고, 제 1-2 스위치가 a2 접점에 연결되어 제 1 보조 귀선 콘덴서(Cr1)가 선택되어진다.Accordingly, the first auxiliary switch of the first relay RL1 is connected to the a1 contact to select the first auxiliary S-shaped correction capacitor Cs1, and the first 1-2 switch is connected to the a2 contact to connect the first auxiliary return. The capacitor Cr1 is selected.
한편, 상기 로우 레벨의 제 2 제어 신호(S2)는 제 2-1 트랜지스터(Q3)의 베이스단에 인가되어 상기 제 2-1 트랜지스터(Q3)를 턴오프시키면, 전원 전압(Vcc)이 저항(R3,R4) 및 다이오드(D6)를 통해 모두 제 2-2 트랜지스터(Q4)의 베이스단에 인가되어 상기 제 2-2 트랜지스터(Q4)를 턴온시킨다.On the other hand, when the low level second control signal S2 is applied to the base terminal of the second-first transistor Q3 and the second-first transistor Q3 is turned off, the power supply voltage Vcc becomes a resistor ( Both R3 and R4 and the diode D6 are applied to the base terminal of the second-second transistor Q4 to turn on the second-second transistor Q4.
상기 제 2-2 트랜지스터(Q4)가 턴온됨에 따라 순간적으로 전원 전압(Vcc)이 제 2 릴레이(RL2) 코일로 흘러 제 2-2 트랜지스터(Q4)의 콜렉터단에 인가되어 에미터단을 통해 접지로 흐른다.As the second-second transistor Q4 is turned on, the power supply voltage Vcc instantaneously flows into the second relay RL2 coil and is applied to the collector terminal of the second-second transistor Q4 to be grounded through the emitter terminal. Flow.
이에 따라 제 2 릴레이(RL2)의 제 2-1 스위치가 a3 접점에 연결되어 제 2 보조 S자 보정 콘덴서(Cs2)가 선택되어지고, 제 1-2 스위치가 a4 접점에 연결되어 제 2 보조 귀선 콘덴서(Cr2)가 선택되어진다.Accordingly, the 2-1st switch of the second relay RL2 is connected to the a3 contact to select the second auxiliary S-shaped correction capacitor Cs2, and the 1-2 switch is connected to the a4 contact so that the second auxiliary return The capacitor Cr2 is selected.
즉, 표 3에서와 같이 마이콤(10)으로부터 출력된 로우 레벨의 제 1,2 제어 신호(S1,S2)에 의해 제 1,2 보조 S자 보정 콘덴서(Cs1,Cs2)가 선택되어져, 기본 보정 콘덴서(Cs0)의 커패시턴스에 상기 제 1,2 보조 S자 보정 콘덴서의 커패시턴스(Cs1,Cs2)가 합해져 전체 보정 콘덴서의 커패시턴스를 결정한다. 또한, 제 1,2 보조 귀선 콘덴서(Cr1,Cr2)가 선택되어져, 기본 귀선 콘덴서(Cr0)의 커패시턴스에 상기 제 1,2 보조 귀선 콘덴서의 커패시턴스(Cr1,Cr2)가 합해져 전체 귀선 콘덴서의 커패시턴스를 결정한다.That is, as shown in Table 3, the first and second auxiliary S-letter correction capacitors Cs1 and Cs2 are selected by the low level first and second control signals S1 and S2 output from the microcomputer 10, and the basic correction is performed. The capacitances of the first and second auxiliary S-shaped correction capacitors are combined with the capacitances of the capacitors Cs0 to determine the capacitances of the entire correction capacitors. In addition, the first and second auxiliary retrace capacitors Cr1 and Cr2 are selected, and the capacitances of the first and second auxiliary retrace capacitors are added to the capacitance of the basic retrace capacitor Cr0 to obtain the capacitance of the entire retrace capacitor. Decide
2. 모드 32. Mode 3
예컨데, 상기 마이콤(10)이 입력된 수평 주파수를 판별한 결과 모드 3 에 해당하면, 하이 레벨의 제 1 제어 신호(S1)와 제 2 제어 신호(S2)를 출력한다.For example, when the microcomputer 10 corresponds to mode 3 as a result of determining the input horizontal frequency, the microcomputer 10 outputs the first control signal S1 and the second control signal S2 of high level.
상기 하이 레벨의 제 1 제어 신호(S1)가 제 1-1 트랜지스터(Q1)의 베이스단에 인가되어 상기 제 1-1 트랜지스터(Q1)가 턴온되면, 전원 전압(Vcc)이 모두 저항(R1)을 통해 제 1-1 트랜지스터(Q1)의 콜렉터단에 인가되어 에미터단을 통해 접지로 흐른다.When the high level first control signal S1 is applied to the base terminal of the first-first transistor Q1 and the first-first transistor Q1 is turned on, all of the power supply voltages Vcc are resistors R1. Is applied to the collector terminal of the first-first transistor Q1 and flows to the ground through the emitter terminal.
이에 따라 상기 제 1-2 트랜지스터(Q2)의 베이스단에 0V 가 인가되어 상기 제 1-2 트랜지스터(Q2)가 턴오프되고, 이에 따라 상기 제 1 릴레이(RL1)가 구동하지 않는다.Accordingly, 0V is applied to the base terminal of the 1-2 transistor Q2 to turn off the 1-2 transistor Q2, and thus the first relay RL1 is not driven.
즉, 제 1 릴레이(RL1)의 제 1-1 스위치가 b1 접점에 연결되어 제 1 보조 S자 보정 콘덴서(Cs1)가 선택되어지지 않고, 제 1-2 스위치가 b2 접점에 연결되어 제 1 보조 귀선 콘덴서(Cr1)가 선택되어지지 않는다.That is, the first auxiliary switch of the first relay RL1 is connected to the b1 contact so that the first auxiliary S-shaped correction capacitor Cs1 is not selected, and the 1-2 switch is connected to the b2 contact so that the first auxiliary switch is connected. The retrace capacitor Cr1 is not selected.
한편, 상기 하이 레벨의 제 2 제어 신호(S2)가 제 2-1 트랜지스터(Q3)의 베이스단에 인가되어 상기 제 2-1 트랜지스터(Q3)가 턴온되면, 전원 전압(Vcc)이 모두 저항(R3)을 통해 제 2-1 트랜지스터(Q3)의 콜렉터단에 인가되어 에미터단을 통해 접지로 흐른다.On the other hand, when the high level second control signal S2 is applied to the base terminal of the second-first transistor Q3 and the second-first transistor Q3 is turned on, all of the power supply voltages Vcc are resistors ( It is applied to the collector terminal of the 2-1 transistor Q3 through R3) and flows to the ground through the emitter terminal.
이에 따라 상기 제 2-2 트랜지스터(Q4)의 베이스단에 0V 가 인가되어 상기 제 2-2 트랜지스터(Q4)가 턴오프되고, 이에 따라 상기 제 2 릴레이(RL2)가 구동하지 않는다.Accordingly, 0V is applied to the base terminal of the second-2 transistor Q4 to turn off the second-2 transistor Q4, and accordingly, the second relay RL2 is not driven.
즉, 제 2 릴레이(RL2)의 제 2-1 스위치가 b3 접점에 연결되어 제 2 보조 S자 보정 콘덴서(Cs2)가 선택되어지지 않고, 제 2-2 스위치가 b4 접점에 연결되어 제 2 보조 귀선 콘덴서(Cr2)가 선택되어지지 않는다.That is, the 2-1st switch of the second relay RL2 is connected to the b3 contact so that the second auxiliary S-shaped correction capacitor Cs2 is not selected, and the 2-2 switch is connected to the b4 contact so that the 2nd auxiliary The retrace capacitor Cr2 is not selected.
따라서, 마이콤(10)으로부터 출력된 하이 레벨의 제 1,2 제어 신호(S1,S2)에 의해 기본 보정 콘덴서(Cs0)와 기본 귀선 콘덴서(Cr0)만이 작용하여 각각 S자 보정 커패시턴스와 귀선 커패시턴스를 결정한다.Therefore, only the basic correction capacitor Cs0 and the basic retrace capacitor Cr0 are acted on by the high level first and second control signals S1 and S2 output from the microcomputer 10 so as to obtain the S-shaped correction capacitance and the retrace capacitance, respectively. Decide
이상에서 살펴본 바와 같이 본 발명의 장치는, 마이콤(10)으로부터 출력되는 제어 신호(S1,S2)에 의해 보조 S자 보정 콘덴서(Cs1,Cs2) 및 보조 귀선 콘덴서(Cr1,Cr2)가 선택되어져, 상기 기본 S자 보정 콘덴서(Cs0) 및 기본 귀선 콘덴서(Cr0)에 각각 병렬로 연결 혹은 해제하도록 함으로써, 수평 주파수에 따라 S자 보정 콘덴서의 전체적인 커패시턴스 값과 귀선 콘덴서의 전체 커패시턴스 값을 좀더 용이하게 변화시킨다는 데 그 효과가 있다.As described above, in the apparatus of the present invention, the auxiliary S-shaped correction capacitors Cs1 and Cs2 and the auxiliary retrace capacitors Cr1 and Cr2 are selected by the control signals S1 and S2 output from the microcomputer 10, By connecting or disconnecting the basic S-shaped correction capacitor Cs0 and the basic retrace capacitor Cr0 in parallel, respectively, the total capacitance value of the S-shaped correction capacitor and the total capacitance value of the retrace capacitor are more easily changed according to the horizontal frequency. It has the effect.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051204A KR100226691B1 (en) | 1996-10-31 | 1996-10-31 | A circuit for compensating a horizontal-deflection in a multi-mode monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051204A KR100226691B1 (en) | 1996-10-31 | 1996-10-31 | A circuit for compensating a horizontal-deflection in a multi-mode monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980031646A KR19980031646A (en) | 1998-07-25 |
| KR100226691B1 true KR100226691B1 (en) | 1999-10-15 |
Family
ID=19480373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051204A KR100226691B1 (en) | 1996-10-31 | 1996-10-31 | A circuit for compensating a horizontal-deflection in a multi-mode monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226691B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6935225B2 (en) | 2002-07-19 | 2005-08-30 | Samsung Electronics Co., Ltd. | Bread maker |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385994B1 (en) * | 2001-07-04 | 2003-06-02 | 삼성전자주식회사 | Display apparatus having function of correcting deflection force and method for correcting deflection force thereof |
-
1996
- 1996-10-31 KR KR1019960051204A patent/KR100226691B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6935225B2 (en) | 2002-07-19 | 2005-08-30 | Samsung Electronics Co., Ltd. | Bread maker |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980031646A (en) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633146A (en) | Drive circuit for multiple scan rate horizontal deflection circuit | |
| KR100226691B1 (en) | A circuit for compensating a horizontal-deflection in a multi-mode monitor | |
| US5994852A (en) | Wide band high voltage stabilizing circuit | |
| JP3226876B2 (en) | Video display | |
| KR200145470Y1 (en) | A circuit of compensating a horizontal-size in a multi-mode monitor | |
| US6414694B1 (en) | Circuit and method for compensating horizontal centering in video display apparatus | |
| KR19980017815A (en) | Horizontal Deflection Compensation Circuit for Multi-Mode Monitors | |
| KR19990005572A (en) | Horizontal Deflection Linearity Correction Method for Multimode Monitors | |
| KR100575169B1 (en) | A horizontal deflection circuit in a multi-mode video display system | |
| KR200145471Y1 (en) | A circuit of compensating a horizontal-size in a multi-mode monitor | |
| KR100221339B1 (en) | Horizontal deflection drive circuit in multi-mode monitor | |
| KR100575167B1 (en) | A circuit for compensating voltage of a horizontal drive transformer in a multi-mode video display system | |
| KR100212840B1 (en) | Apparatus for controlling a horizontal-size in a monitor | |
| KR100212853B1 (en) | A horizontal deflection circuit using fet in monitor | |
| KR100557441B1 (en) | A circuit for compensing a horisental-linearity of a multi-mode display system | |
| KR19990005562A (en) | Horizontal Deflection Compensation Circuit for Multi-Mode Monitors | |
| KR100235104B1 (en) | A circuit of controlling a horizontal linearity in a multi-mode monitor | |
| KR19990003621U (en) | Horizontal Deflection Circuit in Multi-Mode Monitors | |
| KR200159449Y1 (en) | A circuit for protecting a horizontal-output-transistor in a multi-mode monitor | |
| KR19990003595U (en) | Horizontal Linearity Compensation Circuit of Mulkink Monitor | |
| KR19990040086A (en) | Horizontal Deflection Linearity Correction Circuit for Multi-Mode Monitors | |
| JP3223485B2 (en) | Deflection circuit | |
| US6664747B2 (en) | Dynamic focus regulation circuit of display apparatus | |
| KR19990002374U (en) | 3-Channel S Compensation Capacitor Switching Circuit for Monitors | |
| JP3191986B2 (en) | Deflection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |