JP3191986B2 - Deflection circuit - Google Patents
Deflection circuitInfo
- Publication number
- JP3191986B2 JP3191986B2 JP16386492A JP16386492A JP3191986B2 JP 3191986 B2 JP3191986 B2 JP 3191986B2 JP 16386492 A JP16386492 A JP 16386492A JP 16386492 A JP16386492 A JP 16386492A JP 3191986 B2 JP3191986 B2 JP 3191986B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- capacitor
- resonance
- deflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】[0001]
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図７） 発明が解決しようとする課題（図７〜図１５） 課題を解決するための手段（図１〜図６） 作用（図１〜図６） 実施例 （１）全体構成（図１及び図２） （２）ピン歪補正回路（図３及び図４） （３）実施例の効果 （４）他の実施例（図５及び図６） 発明の効果[Table of Contents] The present invention will be described in the following order. Industrial application Conventional technology (FIG. 7) Problems to be solved by the invention (FIGS. 7 to 15) Means for solving the problems (FIGS. 1 to 6) Action (FIGS. 1 to 6) (1) Overall configuration (FIGS. 1 and 2) (2) Pin distortion correction circuit (FIGS. 3 and 4) (3) Effects of the embodiment (4) Other embodiments (FIGS. 5 and 6)
【０００２】[0002]
【産業上の利用分野】本発明は偏向回路に関し、特に双
方向偏向の水平偏向回路に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a deflection circuit, and more particularly, to a deflection circuit suitable for application to a horizontal deflection circuit for bidirectional deflection.
【０００３】[0003]
【従来の技術】従来、この種の偏向回路においては、例
えば正弦波信号のように所定の時点を基準にしてこの時
点の前後で対称に信号レベルが変化する駆動信号を用い
て水平偏向コイルを駆動する偏向回路（以下双方向偏向
の偏向回路と呼ぶ）が提案されている（米国特許第 4,6
72,449号）。2. Description of the Related Art Conventionally, in a deflection circuit of this kind, a horizontal deflection coil is driven by using a drive signal whose signal level changes symmetrically before and after a predetermined time such as a sine wave signal. A driving deflection circuit (hereinafter referred to as a bidirectional deflection deflection circuit) has been proposed (U.S. Pat.
No. 72,449).
【０００４】この偏向回路によれば、画面の左から右に
向かう走査（以下往路の走査と呼ぶ）と、その逆に画面
の右から左に向かう走査（以下復路の走査と呼ぶ）と
で、共に表示画像を形成し得、偏向周波数を 1/2に低減
し得る。また鋸歯状波信号のような偏向電流の急激な変
化を防止し得ることから、不要輻射等を低減することが
でき、偏向回路素子の負担も軽減し得る。According to this deflection circuit, scanning from the left to the right of the screen (hereinafter referred to as forward scanning) and, conversely, scanning from the right to the left of the screen (hereinafter referred to as returning scanning) are performed. Both can form a display image and reduce the deflection frequency by half. Further, since a sudden change in the deflection current such as a sawtooth signal can be prevented, unnecessary radiation and the like can be reduced, and the load on the deflection circuit element can be reduced.
【０００５】特に偏向回路を共振回路で形成し、図７に
示すように正弦波電流で偏向コイルを駆動すれば（図７
（Ａ）及び（Ｂ））、簡易な構成で偏向に要する電力を
低減し得る（特開平 3-72783号公報）。In particular, if the deflection circuit is formed by a resonance circuit and the deflection coil is driven by a sinusoidal current as shown in FIG.
(A) and (B)), the power required for deflection can be reduced with a simple configuration (Japanese Patent Laid-Open No. 3-72783).
【０００６】[0006]
【発明が解決しようとする課題】ところがこのように純
粋な正弦波電流を供給して偏向コイルを駆動する場合、
図７において斜線で示した偏向電流ＩL のピーク近傍の
期間は、リニアリテイが劣化することにより、結局オー
バスキヤンするように偏向コイルを駆動せざるを得ず、
この斜線の期間、偏向電流ＩL を無駄に供給する問題が
ある。実際上、従来の34インチの陰極線管を用いた場
合、この期間は、全体の約38〔％〕の期間に相当し、振
幅に換算して約17〔％〕分の偏向電流ＩL を無駄に供給
することになる。However, when driving a deflection coil by supplying a pure sinusoidal current as described above,
Deflection current I period near the peak of L shown by hatching in FIG. 7, by deterioration Riniaritei, forced to not give not drive the deflection coils so as to eventually Obasukiyan,
During this oblique line, there is a problem waste supplies the deflection current I L. In practice, when using the cathode ray tube of a conventional 34-inch this period corresponds to a period of the entire approximately 38 [%] of the deflection current I L of about 17 [%] min in terms of the amplitude waste Will be supplied to
【０００７】この問題を解決する１つの方法として、映
像信号の時間軸を操作することにより、無駄な偏向電流
ＩL を供給することなく、リニアリテイを改善する方法
が考えられる。[0007] As one method of solving this problem, by manipulating the time axis of the video signal, without supplying wasteful deflecting current I L, it is considered a method of improving Riniaritei.
【０００８】ところがこの方法の場合、映像信号処理回
路の構成が煩雑になり、また画面全体の明るさを一様に
保つために時間軸の操作に応じてビーム電流を変化させ
る必要もあり、その分全体構成が煩雑になる。またビー
ム電流の変化に伴い、ビーム形状等も変化する問題もあ
る。However, in this method, the configuration of the video signal processing circuit becomes complicated, and it is necessary to change the beam current in accordance with the operation of the time axis in order to keep the brightness of the entire screen uniform. The entire configuration becomes complicated. There is also a problem that the beam shape and the like change with the change of the beam current.
【０００９】これに対して図８に示すように、無駄な部
分を削除するように、偏向電流ＩL（図８（Ａ）及び
（Ｂ））を形成する方法も考えられる。この場合図９に
示す動作原理に従つて、偏向コイルを駆動すれば、この
ような偏向電流ＩL で偏向コイルＬを駆動することがで
きる。On the other hand, as shown in FIG. 8, a method of forming the deflection current I L (FIGS. 8A and 8B) so as to eliminate unnecessary portions can be considered. Accordance connexion to the operation principle shown in this case 9, by driving the deflection coils, it is possible to drive the deflection coil L in such a deflection current I L.
【００１０】すなわち偏向回路１は、選択回路２を介し
てコンデンサＣ１を偏向コイルＬに接続し、コンデンサ
Ｃ１及び偏向コイルＬで共振回路を形成する。この状態
を放置すれば、偏向コイルＬにおいては、正弦波状の偏
向電流が流れ、この共振回路に損失がないとすると、こ
の偏向電流が減衰することなく継続的に流れる。That is, the deflection circuit 1 connects the capacitor C1 to the deflection coil L via the selection circuit 2, and forms a resonance circuit with the capacitor C1 and the deflection coil L. If this state is left as it is, a deflection current having a sinusoidal waveform flows in the deflection coil L. If there is no loss in the resonance circuit, the deflection current continuously flows without attenuation.
【００１１】このように変化する偏向電流ＩL に対し
て、偏向回路１は、偏向コイルＬの端子電圧（すなわち
偏向電圧でなる）ＶL が時点ｔ１で所定の電圧ＶM に立
ち下がると選択回路２の接点をコンデンサＣ２側に切り
換える。ここでコンデンサＣ１及びＣ２の容量が等し
く、かつコンデンサＣ２が電圧−ＶM に充電されている
とすると、偏向電圧ＶL は、時点ｔ１で電圧ＶM から電
圧−ＶM に急激に立ち下がつた後、この電圧−ＶM から
正弦波状に変化する。[0011] Selection and to the deflecting current I L that varies in this manner, the deflection circuit 1, (made in i.e. deflection voltage) terminal voltage of the deflection coil L V L falls to a predetermined voltage V M at time t1 The contact of the circuit 2 is switched to the capacitor C2 side. Here equal the capacitance of the capacitor C1 and C2, and the capacitor C2 that is charged to the voltage -V M, the deflection voltage V L is under stood from the voltage V M at time t1 rapidly to the voltage -V M is after One changes from the voltage -V M sinusoidally.
【００１２】このように正弦波状に変化する偏向電圧Ｖ
L に対して、偏向回路１は、偏向電圧ＶL が続いて時点
ｔ２で電圧−ＶM に立ち上がると、選択回路２の接点を
切り換える。これにより偏向回路１は、コンデンサＣ２
から切り離されて端子電圧が電圧ＶM に保持されたコン
デンサＣ１に接続され、偏向電圧ＶL は、電圧−ＶM か
ら電圧ＶM に立ち上がつた後、正弦波状に変化する。The deflection voltage V which changes sinusoidally in this manner
Against L, the deflection circuit 1 rises to the voltage -V M at the deflection voltage V L is subsequently time t2, switch the contacts of the selection circuit 2. Thereby, the deflection circuit 1 is connected to the capacitor C2
Disconnected from the terminal voltage is connected to the capacitor C1 which is held at a voltage V M, the deflection voltage V L, after One rising from the voltage -V M to the voltage V M, it varies sinusoidally.
【００１３】これにより２つのコンデンサＣ１及びＣ２
を所定のタイミングで交互に切り換えて偏向コイルＬに
接続すると共に、この切り換えの電圧ＶM 、−ＶM を所
定の値に選定し、無駄な偏向電流を供給することなく、
リニアリテイを改善することができる。Thus, the two capacitors C1 and C2
Are alternately switched at a predetermined timing and connected to the deflection coil L, and the switching voltages V M and −V M are selected to predetermined values, and no unnecessary deflection current is supplied.
Linearity can be improved.
【００１４】実際上は、図１０に等価回路で表したよう
な偏向回路４でこの種の偏向電流ＩL を形成することが
できる。すなわち偏向回路４は、選択回路６を介してコ
ンデンサＣ及び偏向コイルＬで共振回路を形成する。[0014] In practice, it is possible to form a deflection current I L of this kind in the deflection circuit 4 as expressed by an equivalent circuit in FIG. 10. That is, the deflection circuit 4 forms a resonance circuit with the capacitor C and the deflection coil L via the selection circuit 6.
【００１５】この状態で偏向回路４は、偏向電圧ＶL を
電圧−ＶM 以上に立ち上げる期間の間（すなわち図８の
時点ｔ２から時点ｔ１までの期間でなる）、この選択回
路６の接点を切り換えて電圧２ＶM の直流電源８をこの
共振回路に介挿する。これによりこの時点ｔ２から時点
ｔ１までの期間の間、偏向電圧ＶL の直流レベルを電圧
２ＶM だけシフトさせて、図８に示す偏向電圧ＶL で偏
向コイルＬを駆動し得る。The deflection circuit 4 in this state, (made during the period from time t2 i.e. 8 to time t1) deflection voltage V L between the time to launch the above voltage -V M, contact of the selection circuit 6 And the DC power supply 8 of 2 V M is inserted into this resonance circuit. Thus during the period from the time point t2 to time point t1, the DC level of the deflection voltage V L is shifted by a voltage 2V M, may drive the deflection coil L by the deflection voltage V L shown in FIG.
【００１６】具体的には、図１１に示すように、コンデ
ンサＣ及び偏向コイルＬの共振部１０に対して、半導体
スイツチで選択回路６（図１０）を形成すると共に、エ
ネルギ供給部１２を接続して共振部１０の損失を補う構
成が考えられる。すなわち偏向回路１４は、直流電源Ｖ
Ｂと並列に電界効果型トランジスタＱ３、Ｑ４の直列回
路を接続し、この電界効果型トランジスタＱ３、Ｑ４の
接続中点からコンデンサＣ３及びコイルＬ１を介して共
振部１０に駆動用電源Ｖａを供給する。More specifically, as shown in FIG. 11, a selection circuit 6 (FIG. 10) is formed by a semiconductor switch with respect to a resonance section 10 of a capacitor C and a deflection coil L, and an energy supply section 12 is connected. Thus, a configuration that compensates for the loss of the resonance unit 10 is considered. That is, the deflection circuit 14 is connected to the DC power supply V
A series circuit of field-effect transistors Q3 and Q4 is connected in parallel with B, and a driving power Va is supplied to the resonance unit 10 from the connection point of the field-effect transistors Q3 and Q4 via the capacitor C3 and the coil L1. .
【００１７】ここで偏向回路１４は、図１２に示すよう
に、電界効果型トランジスタＱ３、Ｑ４を交互にオンオ
フ状態に切り換え、これにより生成しようとする偏向コ
イルＬの偏向電圧ＶL 及び偏向電流ＩL （図１２（Ａ）
及び（Ｂ））に同期する周期で、電界効果型トランジス
タＱ３、Ｑ４の中点電圧Ｖａを立ち上げ（図１２
（Ｃ））、駆動用電源を供給する。Here, as shown in FIG. 12, the deflection circuit 14 alternately switches the field-effect transistors Q3 and Q4 on and off, and thereby the deflection voltage VL and deflection current I of the deflection coil L to be generated. L (Fig. 12 (A)
And (B)), the midpoint voltage Va of the field-effect transistors Q3 and Q4 rises at a period synchronized with the period (FIG. 12).
(C)), a driving power supply is supplied.
【００１８】さらに偏向回路１４は、直流電源８と並列
に電界効果型トランジスタＱ１及びＱ２の直列回路を接
続し、それぞれこの電界効果型トランジスタＱ１及びＱ
２と並列にダイオードＤ１及びＤ２を接続する。さらに
偏向回路１４は、この電界効果型トランジスタＱ１及び
Ｑ２の接続中点にコンデンサＣを接続し、電界効果型ト
ランジスタＱ１、Ｑ２及びダイオードＤ１、Ｄ２で、選
択回路６を形成する。Further, the deflecting circuit 14 connects a series circuit of field effect transistors Q1 and Q2 in parallel with the DC power supply 8, and these field effect transistors Q1 and Q2 respectively.
2 and diodes D1 and D2 are connected in parallel. Further, the deflection circuit 14 connects the capacitor C to a connection point between the field effect transistors Q1 and Q2, and forms the selection circuit 6 by the field effect transistors Q1 and Q2 and the diodes D1 and D2.
【００１９】これにより偏向回路１４は、アース側に接
続された電界効果型トランジスタＱ２をオン状態に保持
することにより、偏向コイルＬ及びコンデンサＣの直列
共振回路を形成し、共振電流が偏向コイルＬに流れるの
に対し、直流電源８側に接続された電界効果型トランジ
スタＱ２をオン状態に保持することにより、偏向コイル
Ｌ及びコンデンサＣの直列共振回路に直流電源８を介挿
することができる。これにより偏向回路１４は、選択回
路６の接続を時点ｔ１及びｔ２で切り換えることによ
り、図８について上述した条件で偏向コイルＬを駆動す
ることができる。Thus, the deflection circuit 14 forms a series resonance circuit of the deflection coil L and the capacitor C by holding the field effect transistor Q2 connected to the ground side in an on state, and the resonance current is reduced by the deflection coil L. By holding the field effect transistor Q2 connected to the DC power supply 8 side in the ON state, the DC power supply 8 can be inserted into the series resonance circuit of the deflection coil L and the capacitor C. Accordingly, the deflection circuit 14 can drive the deflection coil L under the conditions described above with reference to FIG. 8 by switching the connection of the selection circuit 6 at the times t1 and t2.
【００２０】この選択回路６の切り換えについて、偏向
回路１４においては、電界効果型トランジスタＱ１及び
Ｑ２をオフ状態に切り換えるタイミングを制御すること
により、選択回路６全体としての接続を切り換える。す
なわち偏向回路１４は、時点ｔ２で偏向電圧ＶL が電圧
−ＶM に立ち上がると、電界効果型トランジスタＱ２を
オフ状態に切り換える（図１２（Ｇ））。これにより偏
向回路１４においては、電界効果型トランジスタＱ１及
びＱ２の接続中点の電圧Ｖｂ（図１２（Ｈ））が偏向電
流ＩL で急激に立ち上がり、瞬間的にダイオードＤ１が
オン状態に切り換わり（図１２（Ｄ））、スイツチ回路
６の接続をアース側から直流電源８側に切り換えること
ができる。With respect to the switching of the selection circuit 6, the deflection circuit 14 switches the connection of the selection circuit 6 as a whole by controlling the timing at which the field effect transistors Q1 and Q2 are turned off. That deflection circuit 14, when the deflection voltage V L at time t2 rises to the voltage -V M, switch the field effect transistor Q2 in the OFF state (FIG. 12 (G)). Thus, in the deflection circuit 14, the voltage of the connection point of the field effect transistors Q1 and Q2 Vb (FIG 12 (H)) rises suddenly at the deflection current I L, momentarily diode D1 is switched to an on state (FIG. 12D), the connection of the switch circuit 6 can be switched from the ground side to the DC power supply 8 side.
【００２１】この状態で電界効果型トランジスタＱ１を
オン状態に切り換えた後、時点ｔ１で偏向電圧ＶL が電
圧ＶM まで立ち下がると、偏向回路１４は、この電界効
果型トランジスタＱ１をオフ状態に切り換える（図１２
（Ｅ））。これにより偏向回路１４においては、電界効
果型トランジスタＱ１及びＱ２の接続中点の電圧Ｖｂが
偏向電流ＩL で急激に立ち下がり、瞬間的にダイオード
Ｄ２がオン状態に切り換わり（図１２（Ｆ））、スイツ
チ回路６の接続を直流電源８側からアース側に切り換え
ることができる。[0021] After switching the field effect transistor Q1 in the ON state in this state, when the deflection voltage V L at time t1 falls to a voltage V M, the deflection circuit 14, the field effect transistor Q1 in the OFF state Switching (FIG. 12)
(E)). Thus, in the deflection circuit 14, rapidly falling voltage Vb deflection current I L of the connection point of the field effect transistors Q1 and Q2, momentarily diode D2 is switched to the ON state (FIG. 12 (F) ), The connection of the switch circuit 6 can be switched from the DC power supply 8 side to the ground side.
【００２２】ところでこの偏向回路１４において直流電
源８は、ほとんど電力を供給していないことがわかる。
すなわち直流電源８においては、ダイオードＤ１がオン
状態に切り換わると、このダイオードＤ１を介して電流
が流入する。これとは逆に電界効果型トランジスタＱ１
がオン状態に切り換わつて、中点電圧Ｖｂが降下を開始
すると、直流電源８は、この電界効果型トランジスタＱ
１を介して電流が流出する。By the way, in the deflection circuit 14, it is understood that the DC power supply 8 hardly supplies power.
That is, in the DC power supply 8, when the diode D1 is turned on, a current flows through the diode D1. Conversely, the field-effect transistor Q1
Is switched to the ON state and the midpoint voltage Vb starts dropping, the DC power supply 8
The current flows out via 1.
【００２３】この電流値が充電時と放電時とで相違する
と、往路の走査と復路の走査で偏向電流ＩL の変化が異
なることになり、表示画像が見苦しくなる。[0023] The current value is different between during discharge and during charging, changes in deflection current I L in the forward scan and the backward scan becomes different, the display image becomes unsightly.
【００２４】このため図１３において付随する回路と併
せて示すように、この直流電源８をコンデンサＣＳで置
き換えても、図８について上述した偏向電流ＩL で偏向
コイルＬを駆動し得ると考えられる。ここで偏向回路２
０は、電圧検出回路２２で偏向電圧ＶL を検出し、この
検出結果に基づいてドライブ回路２４で電界効果型トラ
ンジスタＱ３、Ｑ４を駆動する。As shown in conjunction with associated circuitry in this order 13, be replaced by the direct current power supply 8 in a capacitor CS, is considered to be driving the deflection coil L in deflection current I L described above with reference to FIG. 8 . Here, deflection circuit 2
In the case of 0, the deflection voltage VL is detected by the voltage detection circuit 22, and the drive circuit 24 drives the field effect transistors Q3 and Q4 based on the detection result.
【００２５】さらに偏向回路２０は、電圧検出回路２２
の検出結果をＡＦＣ回路２６に出力し、水平同期信号Ｓ
ＹＮＣと電圧検出結果との比較結果に基づいて、ドライ
ブ回路２８で電界効果型トランジスタＱ１及びＱ２を駆
動し、これにより偏向回路２０全体の動作を水平同期信
号ＳＹＮＣに同期させる。The deflection circuit 20 further includes a voltage detection circuit 22
Is output to the AFC circuit 26, and the horizontal synchronization signal S
The drive circuit 28 drives the field effect transistors Q1 and Q2 based on the result of comparison between the YNC and the voltage detection result, thereby synchronizing the operation of the entire deflection circuit 20 with the horizontal synchronization signal SYNC.
【００２６】さらに偏向回路２０は、ピン歪補正回路２
９をコンデンサＣＳに接続し、垂直同期信号に同期して
コンデンサＣＳの端子電圧をパラボラ状に変化させるこ
とにより、ピン歪を補正する。The deflection circuit 20 further includes a pin distortion correction circuit 2
9 is connected to the capacitor CS and the terminal voltage of the capacitor CS is changed in a parabolic manner in synchronization with the vertical synchronizing signal, thereby correcting the pin distortion.
【００２７】かくして図１３に示す構成によれば、無駄
な偏向電流を供給することなく、リニアリテイを改善す
ることができ、さらに直流電源８をコンデンサＣＳで置
き換えた分、全体構成を簡略化し得ると考えられる。Thus, according to the configuration shown in FIG. 13, the linearity can be improved without supplying a useless deflection current, and the entire configuration can be simplified by replacing the DC power supply 8 with the capacitor CS. Conceivable.
【００２８】ところがこの構成の場合、往路及び復路と
で偏向電流ＩL が僅かに変化する問題があり、その分表
示画面の画質が劣化する問題がある。すなわち図１４に
示すように、偏向回路２０は、電界効果型トランジスタ
Ｑ１及びダイオードＤ１、電界効果型トランジスタＱ２
及びダイオードＤ２をそれぞれスイツチ回路３０及び３
２で置き換えて等価回路で表すことができる。[0028] However, in the case of this configuration, there is a problem that deflection current I L in the forward path and the backward path is changed slightly, there is a problem that the image quality of the minute display screen is degraded. That is, as shown in FIG. 14, the deflection circuit 20 includes a field-effect transistor Q1, a diode D1, and a field-effect transistor Q2.
And the diode D2 are connected to switch circuits 30 and 3, respectively.
2 and can be represented by an equivalent circuit.
【００２９】この等価回路でわかるように、偏向回路２
０は、スイツチ回路３０がオン状態に切り換わつたと
き、コンデンサＣＳが共振回路の一部を形成するのに対
し、スイツチ回路３２がオン状態に切り換わつたとき、
コンデンサＣＳが共振回路から切り離される。これによ
り偏向回路２０においては、往路及び復路とで共振周波
数が変化し、往路及び復路で偏向電流が異なる変化を呈
するようになる。As can be seen from this equivalent circuit, the deflection circuit 2
0 indicates that the capacitor CS forms a part of the resonance circuit when the switch circuit 30 switches to the ON state, whereas the switch CS switches to the ON state when the switch circuit 32 switches to the ON state.
The capacitor CS is disconnected from the resonance circuit. As a result, in the deflection circuit 20, the resonance frequency changes between the forward path and the return path, and the deflection current changes differently between the forward path and the return path.
【００３０】この場合図１５に示すように、往路及び復
路で表示位置が異なるように表示され、その分表示画像
が見苦しなる問題がある。この問題を解決する１つの方
法としてコンデンサＣＳの容量を大きくする方法が考え
られるが、このコンデンサＣＳの容量を大きくすると、
ピン歪を補正するのが困難になり、実用的ではない。In this case, as shown in FIG. 15, there is a problem that the display position is displayed differently between the forward path and the return path, and the displayed image becomes unsightly. One way to solve this problem is to increase the capacitance of the capacitor CS. However, if the capacitance of the capacitor CS is increased,
It becomes difficult to correct pin distortion and is not practical.
【００３１】本発明は以上の点を考慮してなされたもの
で、画質の劣化を有効に回避し、かつ無駄な偏向電流を
供給することなく、リニアリテイを改善することができ
る偏向回路を提案しようとするものである。The present invention has been made in view of the above points, and proposes a deflection circuit capable of effectively avoiding deterioration of image quality and improving linearity without supplying a useless deflection current. It is assumed that.
【００３２】[0032]
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、往路の偏向電流ＩL3を水平偏
向コイルＬに供給する第１の共振回路と、復路の偏向電
流ＩL4を水平偏向コイルＬに供給する第２の共振回路
と、電源供給用コンデンサＣ３及び電源供給用コイルＬ
１の直列回路を介して、第１及び第２の共振回路に駆動
用電源Ｖａを供給する電源回路２４、３６、Ｑ３、Ｑ４
と、水平偏向コイルＬのピン歪を補正する第１及び第２
のピン歪補正回路３４、３５とを備え、第１の共振回路
は、所定のタイミングでオンオフ動作を繰り返す第１の
スイツチ回路３０と、共振コンデンサＣと、水平偏向コ
イルＬと、第１の直流電源形成用コンデンサＣＳ１との
並列共振回路で形成され、第２の共振回路は、第１のス
イツチ回路３０と相補的にオンオフ動作を繰り返す第２
のスイツチ回路３２と、共振コンデンサＣと、水平偏向
コイルＬと、第１の直流電源形成用コンデンサＣＳ１と
容量がほぼ等しい第２の直流電源形成用コンデンサＣＳ
２との並列共振回路で形成され、第１のピン歪補正回路
３４は、垂直同期信号に同期してパラボラ状に信号レベ
ルが変化する第１のピン歪補正信号ＳＰ１で第１の直流
電源形成用コンデンサＣＳ１の端子電圧Ｖ１を変調し、
第２のピン歪補正回路３５は、第１のピン歪補正信号Ｓ
Ｐ１に対して逆極性で垂直同期信号に同期してパラボラ
状に信号レベルが変化する第２のピン歪補正信号ＳＰ２
で第２の直流電源形成用コンデンサＣＳ２の端子電圧Ｖ
２を変調し、電源回路２４、３６、Ｑ３、Ｑ４は、第１
のピン歪補正信号ＳＰ１に追従して電源電圧が変化する
変調電源Ｖｄを生成し、第１及び第２のスイツチ回路３
０及び３２のオンオフ動作に同期して信号レベルが変調
電源Ｖｄ及び０レベルの間で切り換わる駆動用電源Ｖａ
を、共振コンデンサＣ及び水平偏向コイルＬの接続中点
に供給する。According to a first aspect of the present invention, a first resonance circuit for supplying a forward deflection current I L3 to a horizontal deflection coil L and a return deflection current I L4 are provided. A second resonance circuit for supplying the horizontal deflection coil L, a power supply capacitor C3 and a power supply coil L
Power supply circuits 24, 36, Q3, Q4 for supplying a drive power supply Va to the first and second resonance circuits via the first series circuit.
And a first and a second for correcting pin distortion of the horizontal deflection coil L.
The first resonance circuit includes a first switch circuit 30 that repeats an on / off operation at a predetermined timing, a resonance capacitor C, a horizontal deflection coil L, and a first DC The second resonance circuit is formed of a parallel resonance circuit with the power supply forming capacitor CS1, and the second resonance circuit repeats the on / off operation complementarily with the first switch circuit 30.
, A resonance capacitor C, a horizontal deflection coil L, and a second DC power supply forming capacitor CS having substantially the same capacity as the first DC power forming capacitor CS1.
2 and a first pin distortion correction circuit 34 forms a first DC power supply with a first pin distortion correction signal SP1 whose signal level changes in a parabolic manner in synchronization with the vertical synchronization signal. Modulate the terminal voltage V1 of the capacitor CS1 for
The second pin distortion correction circuit 35 outputs the first pin distortion correction signal S
A second pin distortion correction signal SP2 whose signal level changes in a parabolic manner in synchronization with the vertical synchronization signal with a polarity opposite to that of P1.
And the terminal voltage V of the second DC power supply forming capacitor CS2
2 and the power supply circuits 24, 36, Q3 and Q4
A modulated power supply Vd whose power supply voltage changes following the pin distortion correction signal SP1 of the first and second switching circuits 3
A drive power supply Va whose signal level switches between the modulation power supply Vd and the 0 level in synchronization with the on / off operations of 0 and 32.
Is supplied to the connection point between the resonance capacitor C and the horizontal deflection coil L.
【００３３】さらに第２の発明においては、往路の偏向
電流ＩL3を水平偏向コイルＬに供給する第１の共振回路
と、往路の偏向電流ＩL4を水平偏向コイルＬに供給する
第２の共振回路と、電源供給用コンデンサＣ３及び電源
供給用コイルＬ１の直列回路を介して、第１及び第２の
共振回路に駆動用電源Ｖａを供給する電源回路２４、３
６、Ｑ３、Ｑ４と、水平偏向コイルＬのピン歪を補正す
る第１及び第２のピン歪補正回路３４、３５とを備え、
第１の共振回路は、所定のタイミングでオンオフ動作を
繰り返す第１のスイツチ回路３０と、共振コンデンサＣ
と、水平偏向コイルＬと、第１の直流電源形成用コンデ
ンサＣＳ１との並列共振回路で形成され、第２の共振回
路は、第１のスイツチ回路３０と相補的にオンオフ動作
を繰り返す第２のスイツチ回路３２と、共振コンデンサ
Ｃと、水平偏向コイルＬと、第１の直流電源形成用コン
デンサＣＳ１と容量がほぼ等しい第２の直流電源形成用
コンデンサＣＳ２との並列共振回路で形成され、第１の
ピン歪補正回路３４は、垂直同期信号に同期してパラボ
ラ状に信号レベルが変化する第１のピン歪補正信号ＳＰ
１で第１の直流電源形成用コンデンサＣＳ１の端子電圧
Ｖ１を変調し、第２のピン歪補正回路３５は、第１のピ
ン歪補正信号ＳＰ１に対して逆極性で垂直同期信号に同
期してパラボラ状に信号レベルが変化する第２のピン歪
補正信号ＳＰ２で第２の直流電源形成用コンデンサＣＳ
２の端子電圧ＶＳを変調し、電源回路２４、３６、Ｑ
３、Ｑ４は、第１のピン歪補正信号ＳＰ１に対して所定
位相だけ位相がずれて、第１のピン歪補正信号に追従し
て電圧が変化する変調電源Ｖｄを生成し、第１及び第２
のスイツチ回路３０及び３２のオンオフ動作に同期して
信号レベルが変調電源Ｖｄ及び０レベルの間で切り換わ
る駆動用電源Ｖａを、共振コンデンサＣ及び水平偏向コ
イルＬの接続中点に供給する。Further, in the second invention, a first resonance circuit for supplying the forward deflection current I L3 to the horizontal deflection coil L, and a second resonance circuit for supplying the forward deflection current I L4 to the horizontal deflection coil L A power supply circuit 24, 3 for supplying a drive power Va to the first and second resonance circuits via a circuit and a series circuit of a power supply capacitor C3 and a power supply coil L1.
6, Q3, Q4, and first and second pin distortion correction circuits 34, 35 for correcting pin distortion of the horizontal deflection coil L,
The first resonance circuit includes a first switch circuit 30 that repeats an on / off operation at a predetermined timing, and a resonance capacitor C
, A horizontal deflection coil L, and a first direct current power supply forming capacitor CS1, and a second resonance circuit which repeats on / off operation complementarily with the first switch circuit 30 is formed. The first resonance circuit is formed by a parallel resonance circuit including a switch circuit 32, a resonance capacitor C, a horizontal deflection coil L, and a second DC power supply forming capacitor CS2 having substantially the same capacity as the first DC power forming capacitor CS1. Is a first pin distortion correction signal SP whose signal level changes in a parabolic manner in synchronization with the vertical synchronization signal.
In step 1, the terminal voltage V1 of the first DC power supply forming capacitor CS1 is modulated, and the second pin distortion correction circuit 35 has the opposite polarity to the first pin distortion correction signal SP1 in synchronization with the vertical synchronization signal. A second DC power supply forming capacitor CS is applied to the second pin distortion correction signal SP2 whose signal level changes in a parabolic manner.
Of the power supply circuits 24, 36, Q
3, Q4 generates a modulated power supply Vd whose phase is shifted by a predetermined phase with respect to the first pin distortion correction signal SP1 and whose voltage changes following the first pin distortion correction signal. 2
The driving power supply Va whose signal level switches between the modulation power supply Vd and the 0 level in synchronization with the on / off operation of the switch circuits 30 and 32 is supplied to the connection point between the resonance capacitor C and the horizontal deflection coil L.
【００３４】さらに第３の発明において、第１及び第２
のピン歪補正回路３４及び３５は、垂直同期信号に同期
して逆極性で信号レベルが変化する第１及び第２の鋸歯
状波信号を第１及び第２のピン歪補正信号ＳＰ１及びＳ
Ｐ２に重畳して第１及び第２のピン歪補正信号ＳＰ１及
びＳＰ２の信号レベルを補正した後、第１及び第２の直
流電源形成用コンデンサＣＳ１及びＣＳ２の端子電圧Ｖ
１及びＶ２を変調する。Further, in the third invention, the first and the second
The pin distortion correction circuits 34 and 35 convert the first and second sawtooth wave signals whose signal levels change in opposite polarity in synchronization with the vertical synchronization signal into the first and second pin distortion correction signals SP1 and SP.
After correcting the signal levels of the first and second pin distortion correction signals SP1 and SP2 by superimposing them on P2, the terminal voltage V of the first and second DC power supply forming capacitors CS1 and CS2 is corrected.
1 and V2.
【００３５】さらに第４の発明において、第１のスイツ
チ回路３０は、第１のトランジスタＱ１及び第１のダイ
ーオドＤ１の並列回路で形成され、第２のスイツチ回路
３２は、第２のトランジスタＱ２及び第２のダイオード
Ｄ２の並列回路で形成される。Further, in the fourth aspect, the first switch circuit 30 is formed by a parallel circuit of a first transistor Q1 and a first diode D1, and the second switch circuit 32 is formed by a second transistor Q2 and a second transistor Q2. The second diode D2 is formed by a parallel circuit.
【００３６】さらに第５の発明において、第１及び第２
のトランジスタＱ１及びＱ２は、所定の駆動回路２２、
２６、２８から出力される駆動信号に基づいてオンオフ
動作し、駆動回路２２、２６、２８は、共振コンデンサ
Ｃ及び水平偏向コイルＬの接続中点の電圧ＶL を基準に
して駆動信号を出力する。Further, in the fifth invention, the first and the second
Transistors Q1 and Q2 are connected to a predetermined driving circuit 22,
And-off operation based on a drive signal outputted from the 26, 28, the drive circuit 22,26,28 outputs a drive signal on the basis of the voltage V L of the connection point of the resonant capacitor C and the horizontal deflection coil L .
【００３７】さらに第６の発明において、電源回路２
４、３６、Ｑ３、Ｑ４は、第３及び第４のトランジスタ
Ｑ３及びＱ４の直列回路に変調電圧Ｖｄを供給し、共振
コンデンサＣ及び水平偏向コイルＬの接続中点の電圧Ｖ
L を基準にして、第３及び第４のトランジスタＱ３及び
Ｑ４を交互にオンオフ動作することにより、第１及び第
２のスイツチ回路３０及び３２のオンオフ動作に同期し
て信号レベルが切り換わる駆動用電源Ｖａを生成する。Further, in the sixth invention, the power supply circuit 2
4, 36, Q3 and Q4 supply the modulation voltage Vd to the series circuit of the third and fourth transistors Q3 and Q4, and supply the voltage Vd at the midpoint of connection between the resonance capacitor C and the horizontal deflection coil L.
By alternately turning on and off the third and fourth transistors Q3 and Q4 on the basis of L , a driving signal whose signal level switches in synchronization with the on and off operations of the first and second switch circuits 30 and 32 A power supply Va is generated.
【００３８】[0038]
【作用】往路の偏向電流ＩL3を水平偏向コイルＬに供給
する第１の共振回路と、復路の偏向電流ＩL4を水平偏向
コイルＬに供給する第２の共振回路とにそれぞれ第１及
び第２の直流電源形成用コンデンサＣＳ１及びＣＳ２を
介挿し、この直流電源形成用コンデンサＣＳ１及びＣＳ
２の値をほぼ等しい値に選定すれば、往路及び復路の偏
向電流ＩL3及びＩL4の変化をほぼ等しく設定し得る。さ
らにこの直流電源形成用コンデンサＣＳ１及びＣＳ２の
端子電圧Ｖ１及びＶ２をパラボラ状に変調して、Ｓ字補
正に加えてピン歪を補正し得、併せて第１のピン歪補正
信号ＳＰ１に追従して電源電圧が変化する変調電源Ｖｄ
で駆動用電源Ｖａを形成することにより、往路及び復路
の表示画像を一致させることができる。The first resonance circuit supplies the forward deflection current I L3 to the horizontal deflection coil L and the second resonance circuit supplies the return deflection current I L4 to the horizontal deflection coil L. 2 through which the DC power supply forming capacitors CS1 and CS2 are inserted.
Be selected to a value of 2 to a value substantially equal, it is substantially equal to the change in the forward path and backward path of the deflection current I L3 and I L4. Further, the terminal voltages V1 and V2 of the DC power supply forming capacitors CS1 and CS2 are parabolically modulated to correct pin distortion in addition to S-shaped correction, and follow the first pin distortion correction signal SP1. Power supply Vd whose power supply voltage changes
By forming the driving power source Va, it is possible to match the display images on the forward path and the return path.
【００３９】このとき第１のピン歪補正信号ＳＰ１に対
して所定位相だけ位相をずらして、第１のピン歪補正信
号に追従して電圧が変化する変調電源Ｖｄを生成すれ
ば、その分完全に往路及び復路の表示画像を一致させる
ことができる。At this time, if the phase is shifted by a predetermined phase with respect to the first pin distortion correction signal SP1 and the modulated power supply Vd whose voltage changes following the first pin distortion correction signal is generated, a complete And the display images of the forward path and the return path can be matched.
【００４０】また逆極性で信号レベルが変化する第１及
び第２の鋸歯状波信号を第１及び第２のピン歪補正信号
ＳＰ１及びＳＰ２に重畳して第１及び第２のピン歪補正
信号ＳＰ１及びＳＰ２の信号レベルを補正した後、第１
及び第２の直流電源形成用コンデンサＣＳ１及びＣＳ２
の端子電圧Ｖ１及びＶ２を変調すれば、その分さらに高
精度に往路及び復路の表示画像を一致させることができ
る。The first and second pin distortion correction signals are superimposed on the first and second pin distortion correction signals SP1 and SP2, and the first and second pin distortion correction signals are superimposed on the first and second pin distortion correction signals SP1 and SP2. After correcting the signal levels of SP1 and SP2, the first
And second DC power supply forming capacitors CS1 and CS2
If the terminal voltages V1 and V2 are modulated, the displayed images on the forward path and the return path can be matched with higher accuracy.
【００４１】さらに第１及び第２のスイツチ回路３０及
び３２を、第１及び第２のトランジスタＱ１及びＱ２と
第１及び第２のダイーオドＤ１及びＤ２の並列回路で形
成すれば、簡易にスイツチ回路３０及び３２を形成し
て、第１及び第２の共振回路を切り換えることができ
る。Further, if the first and second switch circuits 30 and 32 are formed by a parallel circuit of the first and second transistors Q1 and Q2 and the first and second diodes D1 and D2, the switch circuits can be simplified. 30 and 32 can be formed to switch between the first and second resonant circuits.
【００４２】さらにこのとき共振コンデンサＣ及び水平
偏向コイルＬの接続中点の電圧ＶLを基準にしてこのオ
ンオフ制御を実行すれば、確実かつ簡易にスイツチ回路
３０及び３２をオンオフ制御することができる。Further, at this time, if the on / off control is executed with reference to the voltage VL at the midpoint of connection between the resonance capacitor C and the horizontal deflection coil L, the on / off control of the switch circuits 30 and 32 can be performed reliably and easily. .
【００４３】また電源回路２４、３６、Ｑ３、Ｑ４にお
いて、第３及び第４のトランジスタＱ３及びＱ４の直列
回路に変調電源を接続し、共振コンデンサＣ及び水平偏
向コイルＬの接続中点の電圧ＶL を基準にして、第３及
び第４のトランジスタＱ３及びＱ４を交互にオンオフ動
作すれば、簡易な構成で第１及び第２のスイツチ回路３
０及び３２のオンオフ動作に同期して信号レベルが切り
換わるように駆動用電源を生成することができる。In the power supply circuits 24, 36, Q3, and Q4, a modulation power supply is connected to a series circuit of the third and fourth transistors Q3 and Q4, and a voltage V at the connection point between the resonance capacitor C and the horizontal deflection coil L is connected. If the third and fourth transistors Q3 and Q4 are alternately turned on and off with reference to L , the first and second switch circuits 3 can be configured with a simple configuration.
The driving power supply can be generated such that the signal level switches in synchronization with the on / off operations of 0 and 32.
【００４４】[0044]
【実施例】以下図面について、本発明の一実施例を詳述
する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
【００４５】（１）全体構成 図１３との対応部分に同一符号を付して示す図１におい
て、４０は全体として偏向回路を示し、コンデンサＣＳ
に代えてコンデンサＣＳ１を配置し、これに加えてコン
デンサＣＳ２を配置する。(1) Overall Configuration In FIG. 1 in which parts corresponding to those in FIG. 13 are assigned the same reference numerals, reference numeral 40 denotes a deflection circuit as a whole, and a capacitor CS.
, A capacitor CS1 is arranged, and in addition, a capacitor CS2 is arranged.
【００４６】すなわち偏向回路４０においては、それぞ
れ第１及び第２のスイツチ回路の一部を形成するダイオ
ードＤ１及びＤ２に対して、ダイオードＤ１のカソード
側にコンデンサＣＳ１を接続し、このコンデンサＣＳ１
を接地する。さらに偏向回路４０においては、コンデン
サＣＳ１と対称に、ダイオードＤ２のアノード側にコン
デンサＣＳ２を接続し、このコンデンサＣＳ２に接地す
る。That is, in the deflection circuit 40, a capacitor CS1 is connected to the cathode side of the diode D1 with respect to the diodes D1 and D2 forming a part of the first and second switch circuits, respectively.
To ground. Further, in the deflection circuit 40, a capacitor CS2 is connected to the anode side of the diode D2 symmetrically with the capacitor CS1, and the capacitor CS2 is grounded.
【００４７】これにより図２に等化回路で示すように、
偏向回路４０は、スイツチ回路３０（すなわち電界効果
型トランジスタＱ１、ダイオードＤ１でなる）、共振コ
ンデンサＣ、偏向コイルＬ及びコンデンサＳＣ１で第１
の共振回路を形成し、この第１の共振回路の共振電流を
偏向コイルＬの往路の偏向電流ＩL3として出力する。Thus, as shown by the equalizer circuit in FIG.
The deflection circuit 40 includes a switch circuit 30 (that is, a field effect transistor Q1 and a diode D1), a resonance capacitor C, a deflection coil L, and a capacitor SC1.
Of forming a resonant circuit, and outputs a resonance current of the first resonant circuit as the deflecting current I L3 in the outward deflection coil L.
【００４８】これに対してスイツチ回路３２（すなわち
電界効果型トランジスタＱ２、ダイオードＤ２でなる）
は、共振コンデンサＣ、偏向コイルＬ及びコンデンサＳ
Ｃ２と共に第２の共振回路を形成し、偏向回路４０は、
この第２の共振回路の共振電流を偏向コイルＬの復路の
偏向電流ＩL4として出力する。On the other hand, a switch circuit 32 (that is, a field effect transistor Q2 and a diode D2) is used.
Are the resonance capacitor C, the deflection coil L and the capacitor S
A second resonance circuit is formed together with C2, and the deflection circuit 40
The resonance current of the second resonance circuit is output as the deflection current IL4 on the return path of the deflection coil L.
【００４９】ここで偏向回路４０においては、コンデン
サＣＳ１及びＣＳ２の容量がほぼ等しい値で、かつピン
歪補正回路で容易にピン歪補正し得るような小さな値に
設定されるようになされている。Here, in the deflection circuit 40, the capacitances of the capacitors CS1 and CS2 are set to substantially the same value, and set to a small value such that the pin distortion can be easily corrected by the pin distortion correcting circuit.
【００５０】これにより偏向回路４０においては、往路
及び復路で偏向電流ＩL の周波数を等しく設定し得、往
路及び復路において同じ変化を呈するように偏向電流を
生成することができる。[0050] Thus, in the deflection circuit 40, it can be set equal to the frequency of the deflection current I L in the forward and backward resulting generates a deflection current so as to exhibit the same changes in the forward path and backward path.
【００５１】従つて偏向回路４０においては、この偏向
電流で偏向コイルＬを駆動して表示画面の画質劣化を未
然に回避し得、トランジスタＱ１及びＱ２を所定のタイ
ミングでオフ状態に切り換えて、画質の劣化を有効に回
避し、かつ無駄な偏向電流を供給することなく、リニア
リテイを改善することができる。Accordingly, in the deflection circuit 40, the deflection coil L can be driven by this deflection current to prevent the image quality of the display screen from deteriorating, and the transistors Q1 and Q2 are switched off at a predetermined timing to change the image quality. Can be effectively avoided, and the linearity can be improved without supplying a useless deflection current.
【００５２】さらにコンデンサＣＳ１及びＣＳ２を小容
量化し得ることにより、ピン歪補正回路を接続して、簡
易な構成で表示画面の画面歪みを補正することができ
る。Further, since the capacitances of the capacitors CS1 and CS2 can be reduced, a pin distortion correction circuit can be connected to correct the screen distortion of the display screen with a simple configuration.
【００５３】（２）ピン歪補正回路 ここで偏向回路４０において、コンデンサＣＳ１及びＣ
Ｓ２は、電源と見なし得ることにより、コンデンサＣＳ
１及びＣＳ２の端子電圧Ｖ１及び２の和電圧Ｖ１＋Ｖ２
を垂直同期信号に同期してパラボラ状に変化さてピン歪
を補正し得る。このため偏向回路４０において、このコ
ンデンサＣＳ１及びＣＳ２の端子電圧Ｖ１及びＶ２をそ
れぞれパラボラ状に変調して和電圧Ｖ１＋Ｖ２をパラボ
ラ状に変化させ、これにより往路及び復路でバランスを
乱すことなくピン歪を補正する。(2) Pin distortion correction circuit In the deflection circuit 40, the capacitors CS1 and C
S2 can be considered as a power supply, so that the capacitor CS
1 and the sum voltage V1 + V2 of the terminal voltages V1 and 2 of CS2
Can be changed in a parabolic manner in synchronization with the vertical synchronization signal to correct the pin distortion. For this reason, in the deflection circuit 40, the terminal voltages V1 and V2 of the capacitors CS1 and CS2 are each modulated in a parabolic manner to change the sum voltage V1 + V2 in a parabolic manner. to correct.
【００５４】ところが単に端子電圧Ｖ１及びＶ２をパラ
ボラ状に変化させたのでは、往路及び復路の表示画像が
ずれて表示される問題がある。However, if the terminal voltages V1 and V2 are simply changed in a parabolic manner, there is a problem that the displayed images on the forward path and the return path are displaced.
【００５５】すなわちコンデンサＣＳ１及びＣＳ２は、
ピン歪補正回路３４及び３５を接続しない場合、長い期
間で観察してエネルギの流入及び流出がないと考え得る
のに対し、このように端子電圧Ｖ１及びＶ２を変調した
場合、結局ピン歪補正回路３４及び３５でコンデンサＣ
Ｓ１及びＣＳ２のエネルギを抜き取ることになる。この
ため偏向回路４０においては、往路の偏向と復路の偏向
とでエネルギのバランスが乱れ、結局往路及び復路でラ
スタの対称性が乱れるようになる。That is, the capacitors CS1 and CS2 are
When the pin distortion correction circuits 34 and 35 are not connected, it can be considered that there is no inflow and outflow of energy by observing over a long period of time, whereas when the terminal voltages V1 and V2 are modulated in this way, the pin distortion correction circuit Capacitor C at 34 and 35
The energy of S1 and CS2 will be extracted. Therefore, in the deflecting circuit 40, the energy balance between the forward deflection and the backward deflection is disturbed, and eventually the symmetry of the raster is disturbed between the forward deflection and the return deflection.
【００５６】このため偏向回路４０は、電源電圧Ｖｄを
ピン歪補正回路３６で変調することにより、駆動用電源
Ｖａのピーク電圧をパラボラ状に変化させ、これにより
コンデンサＣＳ１及びＣＳ２のエネルギが短い周期でも
増減しないようにコンデンサＣＳ１及びＣＳ２に充電電
流及び放電電流を供給する。Therefore, the deflection circuit 40 modulates the power supply voltage Vd by the pin distortion correction circuit 36 to change the peak voltage of the driving power supply Va in a parabolic manner, whereby the energy of the capacitors CS1 and CS2 has a short period. However, the charging current and the discharging current are supplied to the capacitors CS1 and CS2 so as not to increase or decrease.
【００５７】さらにピン歪補正回路３４〜３６は、パラ
ボラ状に変化させるその変化量を調整し得るようになさ
れ、これによりこの変化量を調整してピン歪補正量を最
適値に設定し得るようになされている。Further, the pin distortion correction circuits 34 to 36 are adapted to adjust the amount of change which is changed in a parabolic manner, so that the amount of change can be adjusted to set the amount of pin distortion correction to an optimum value. Has been made.
【００５８】すなわち図３に示すように、偏向回路４０
においては、偏向電圧ＶL （図３（Ａ））に同期して駆
動用電源Ｖａ（図３（Ｂ））の電圧が立ち上がり、この
場合ダイーオドＤ１及びＤ２間の電圧Ｖｃ（図３
（Ｃ））が偏向電圧ＶL に同期してコンデンサＣＳ１及
びＣＳ２の端子電圧Ｖ１及びＶ２（図３（Ｄ）及び
（Ｅ））に立ち上がる。このコンデンサＣＳ１及びＣＳ
２の端子電圧Ｖ１及びＶ２は、充電電流が流入すること
により、ピン歪補正回路３４及び３５で保持される所定
の電圧から偏向電圧ＶL に同期して信号レベルがパラボ
ラ状に立ち上がる。That is, as shown in FIG.
, The voltage of the driving power supply Va (FIG. 3B) rises in synchronization with the deflection voltage V L (FIG. 3A), and in this case, the voltage Vc between the diodes D1 and D2 (FIG. 3).
(C)) rises to the terminal voltages V1 and V2 of the capacitors CS1 and CS2 (FIGS. 3D and 3E) in synchronization with the deflection voltage VL . These capacitors CS1 and CS
When the charging current flows into the terminal voltages V1 and V2, the signal levels rise in a parabolic manner from a predetermined voltage held by the pin distortion correction circuits 34 and 35 in synchronization with the deflection voltage VL .
【００５９】偏向回路４０は、このようにして水平同期
信号の周期で変化する端子電圧Ｖ１及びＶ２を垂直同期
信号に同期してパラボラ状に変調し（図３（Ｆ）及び
（Ｇ））、さらに電源電圧Ｖｄ（図３（Ｈ））も、これ
に追従して変化するようにパラボラ状に変調する。The deflection circuit 40 modulates the terminal voltages V1 and V2 that change in the cycle of the horizontal synchronization signal in a parabolic manner in synchronization with the vertical synchronization signal (FIGS. 3F and 3G). Further, the power supply voltage Vd (FIG. 3 (H)) is modulated in a parabolic manner so as to change following the change.
【００６０】すなわち図４に示すように、それぞれピン
歪補正回路３４〜３５においては、トランジスタＱ６〜
Ｑ１１で形成されたシリーズレギユレータ回路で構成さ
れ、これによりピン歪補正回路３４及び３５において
は、コンデンサＣＳ１及びＣＳ２の端子電圧Ｖ１及びＶ
２の直流レベルを、電源電圧ＶＢ、−ＶＢ及び分圧抵抗
Ｒ２〜Ｒ６で決まる直流レベルに保持する。That is, as shown in FIG. 4, in the pin distortion correction circuits 34 to 35, the transistors Q6 to Q6
The pin distortion correction circuits 34 and 35 use the terminal voltages V1 and V1 of the capacitors CS1 and CS2.
2 is maintained at a DC level determined by the power supply voltages VB and -VB and the voltage dividing resistors R2 to R6.
【００６１】さらにピン歪補正回路３４及び３５におい
ては、この分圧抵抗Ｒ２〜Ｒ６の接続中点にぞれぞれ信
号レベルが相補的に変化するパラボラ信号ＳＰ１及びＳ
Ｐ２を受け、これによりコンデンサＣＳ１及びＣＳ２の
端子電圧Ｖ１及びＶ２を垂直同期信号に同期してパラボ
ラ状に変調する。Further, in the pin distortion correcting circuits 34 and 35, parabolic signals SP1 and SP whose signal levels change complementarily at the connection middle points of the voltage dividing resistors R2 to R6, respectively.
Upon receiving P2, the terminal voltages V1 and V2 of the capacitors CS1 and CS2 are modulated in a parabolic manner in synchronization with the vertical synchronization signal.
【００６２】これに対してピン歪補正回路３６は、同様
に分圧抵抗Ｒ８及びＲ９で電源電圧ＶＢを分圧し、これ
により電界効果型トランジスタＱ３の端子電圧Ｖｄの直
流レベルを分圧抵抗Ｒ８及びＲ９の分圧比で決まる値に
保持する。さらにピン歪補正回路３６は、この分圧抵抗
Ｒ８及びＲ９の接続中点にパラボラ信号ＳＰ１に追従し
て信号レベルが変化するパラボラ信号ＳＰ３を入力し、
これによりこのパラボラ信号ＳＰ３で端子電圧Ｖｄを変
調する。On the other hand, the pin distortion correction circuit 36 similarly divides the power supply voltage VB by the voltage dividing resistors R8 and R9, thereby reducing the DC level of the terminal voltage Vd of the field effect transistor Q3 by the voltage dividing resistors R8 and R8. It is maintained at a value determined by the partial pressure ratio of R9. Further, the pin distortion correction circuit 36 inputs the parabola signal SP3 whose signal level changes following the parabola signal SP1 to the connection point of the voltage dividing resistors R8 and R9,
This modulates the terminal voltage Vd with the parabola signal SP3.
【００６３】これによりそれぞれコンデンサＣＳ１及び
ＣＳ２においては、駆動用電源Ｖａによるチヤージと、
抵抗Ｒ１及びＲ４を介してのデイスチヤージとが繰り返
され、不必要なエネルギの増減を補正することができ
る。従つて偏向回路４０においては、往路及び復路でエ
ネルギのバランスが一致するように保持し得、往路及び
復路とで表示画像のずれを未然に防止してピン歪を補正
することができる。As a result, in the capacitors CS1 and CS2, the charge by the driving power supply Va and
Distortion via the resistors R1 and R4 is repeated, so that unnecessary increase or decrease in energy can be corrected. Accordingly, the deflection circuit 40 can maintain the energy balance in the forward path and the return path so as to match, and can prevent the displacement of the display image between the forward path and the return path, thereby correcting the pin distortion.
【００６４】このとき偏向回路４０においては、それぞ
れパラボラ信号ＳＰ１〜ＳＰ３の信号レベルを調整して
ピン歪補正量を最適値に設定することができる。At this time, the deflection circuit 40 can adjust the signal levels of the parabola signals SP1 to SP3 to set the pin distortion correction amount to an optimum value.
【００６５】（３）実施例の効果 以上の構成によれば、偏向コイルに往路及び復路の偏向
電流を供給する第１及び第２の共振回路に、容量の等し
いコンデンサを介挿し、このコンデンサで偏向電圧をバ
イアスすることにより、往路及び復路の偏向電流の変化
を等しく保持し得、これによりこの第１及び第２の共振
回路を所定のタイミングで切り換えて、画質の劣化を有
効に回避し、かつ無駄な偏向電流を供給することなく、
リニアリテイを改善することができる。このとき垂直同
期信号に同期してパラボラ状にこのコンデンサの端子電
圧と電源電圧を変調することにより、往路及び復路の表
示画像のずれを未然に防止してピン歪みを補正すること
ができる。(3) Effects of the Embodiment According to the above configuration, capacitors of equal capacity are inserted in the first and second resonance circuits for supplying the deflection coil with the forward and backward deflection currents. By biasing the deflection voltage, the change in the deflection current in the forward path and the return path can be held equal, whereby the first and second resonance circuits are switched at a predetermined timing, thereby effectively avoiding the deterioration of the image quality. And without supplying useless deflection current,
Linearity can be improved. At this time, by modulating the terminal voltage of the capacitor and the power supply voltage in a parabolic manner in synchronization with the vertical synchronizing signal, it is possible to prevent the displacement of the display images on the forward path and the return path and correct the pin distortion.
【００６６】（４）他の実施例 なお上述の実施例においては、第１のパラボラ信号ＳＰ
１に追従して変化するように電源電圧を変調する場合に
ついて述べたが、本発明はこれに限らず、図５に示すよ
うに、コンデンサＣＳ１及びＣＳ２の端子電圧Ｖ１及び
Ｖ２（図５（Ａ）及び（Ｂ））に対して位相をずらして
電源電圧Ｖｄを変調するようにしてもよい（図５
（Ｃ））。すなわち大型画面の陰極線管に適用する場合
においては、単にパラボラ状に変調したのでは、往路及
び復路で表示画面がずれて表示され、このように位相を
ずらして変調することにより、このずれを完全に防止す
ることができる。(4) Other Embodiments In the above-described embodiment, the first parabolic signal SP
1 has been described, the present invention is not limited to this. The present invention is not limited to this. As shown in FIG. 5, the terminal voltages V1 and V2 of the capacitors CS1 and CS2 (see FIG. ) And (B)), the power supply voltage Vd may be modulated by shifting the phase (FIG. 5).
(C)). In other words, when applied to a cathode ray tube with a large screen, simply modulating the image in a parabolic manner causes the display screen to be displayed with a shift in the forward path and the return path. Can be prevented.
【００６７】さらにこの場合図６に示すように、位相を
変化させる代わりにパラボラ信号に鋸歯状波信号を重畳
してずれを補正してもよい。Further, in this case, as shown in FIG. 6, instead of changing the phase, a shift may be corrected by superimposing a sawtooth signal on the parabola signal.
【００６８】さらに上述の実施例においては、スイツチ
回路３０及び３２を電界効果型トランジスタ及びダイオ
ードで形成する場合について述べたが、本発明はこれに
限らず、種々の半導体スイツチ回路等を広く適用するこ
とができる。Further, in the above-described embodiment, the case where the switch circuits 30 and 32 are formed by field effect transistors and diodes has been described. However, the present invention is not limited to this, and various semiconductor switch circuits and the like are widely applied. be able to.
【００６９】[0069]
【発明の効果】上述のように本発明によれば、第１及び
第２の共振回路でそれぞれ偏向コイルに往路及び復路の
偏向電流を供給するようにし、この第１及び第２の共振
回路に容量の等しいコンデンサを介挿して偏向電圧をバ
イアスすることにより、無駄な偏向電流を供給すること
なく、リニアリテイを改善することができる。このとき
このコンデンサの端子電圧及び電源電圧を垂直同期信号
に同期してパラボラ状に変化させることにより、往路及
び復路の表示画像のずれを未然に防止して表示画像を形
成することができる偏向回路を得ることができる。As described above, according to the present invention, the first and second resonance circuits supply forward and backward deflection currents to the deflecting coil respectively, and the first and second resonance circuits are supplied to the first and second resonance circuits. By biasing the deflection voltage through a capacitor having the same capacity, the linearity can be improved without supplying a useless deflection current. At this time, by changing the terminal voltage of the capacitor and the power supply voltage in a parabolic manner in synchronization with the vertical synchronization signal, a deflection circuit that can form a display image by preventing a shift of the display image on the forward path and the return path beforehand. Can be obtained.
【図１】本発明の一実施例による偏向回路を示す接続図
である。FIG. 1 is a connection diagram showing a deflection circuit according to one embodiment of the present invention.
【図２】その等化回路を示す接続図である。FIG. 2 is a connection diagram showing the equalization circuit.
【図３】その動作の説明に供する信号波形図であるFIG. 3 is a signal waveform diagram for explaining the operation.
【図４】ピン歪補正回路を示す接続図である。FIG. 4 is a connection diagram showing a pin distortion correction circuit.
【図５】位相を変化させた他の実施例の説明に供する信
号波形図である。FIG. 5 is a signal waveform diagram for explaining another embodiment in which the phase is changed.
【図６】鋸歯状波信号を重畳した他の実施例の説明に供
する信号波形図である。FIG. 6 is a signal waveform diagram for explaining another embodiment in which a sawtooth signal is superimposed.
【図７】双方向偏向の説明に供する信号波形図である。FIG. 7 is a signal waveform diagram for explaining bidirectional deflection.
【図８】その偏向電流の改善の説明に供する信号波形図
である。FIG. 8 is a signal waveform chart for explaining the improvement of the deflection current.
【図９】その動作原理の説明に供する接続図である。FIG. 9 is a connection diagram for explaining the operation principle.
【図１０】その実際の構成の等化回路を示す接続図であ
る。FIG. 10 is a connection diagram showing an equalizing circuit having the actual configuration.
【図１１】その具体的な構成を示す接続図である。FIG. 11 is a connection diagram showing a specific configuration thereof.
【図１２】その動作の説明に供する信号波形図である。FIG. 12 is a signal waveform diagram for explaining the operation.
【図１３】付随する回路を含む具体的な偏向回路を示す
接続図である。FIG. 13 is a connection diagram showing a specific deflection circuit including an accompanying circuit.
【図１４】その等化回路を示す接続図である。FIG. 14 is a connection diagram showing the equalization circuit.
【図１５】その表示画面の劣化の説明に供する略線図で
ある。FIG. 15 is a schematic diagram for explaining the deterioration of the display screen.
１、１４、２０、４０……偏向回路、２、６、３０、３
２……スイツチ回路、３４〜３６……ピン歪補正回路、
Ｃ、Ｃ１〜Ｃ３、ＣＳ１、ＣＳ２……コンデンサ、Ｄ１
〜Ｄ４……ダイオード、Ｌ……偏向コイル、Ｑ１〜Ｑ４
……電界効果トランジスタ、Ｑ６〜Ｑ１１……トランジ
スタ。1, 14, 20, 40 ... deflection circuit, 2, 6, 30, 3
2 switch circuit, 34 to 36 pin distortion correction circuit,
C, C1 to C3, CS1, CS2 ... capacitor, D1
D4, L, deflection coil, Q1 to Q4
... Field-effect transistors, Q6 to Q11.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特表 平２−502870（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 3/30 H04N 3/16 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References Table 2-82870 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H04N 3/30 H04N 3/16
Claims (6)
る第１の共振回路と、 復路の偏向電流を上記水平偏向コイルに供給する第２の
共振回路と、 電源供給用コンデンサ及び電源供給用コイルの直列回路
を介して、上記第１及び第２の共振回路に駆動用電源を
供給する電源回路と、 上記水平偏向コイルのピン歪を補正する第１及び第２の
ピン歪補正回路とを具え、 上記第１の共振回路は、所定のタイミングでオンオフ動
作を繰り返す第１のスイツチ回路と、共振コンデンサ
と、上記水平偏向コイルと、第１の直流電源形成用コン
デンサとの直列共振回路で形成され、 上記第２の共振回路は、上記第１のスイツチ回路と相補
的にオンオフ動作を繰り返す第２のスイツチ回路と、上
記共振コンデンサと、上記水平偏向コイルと、上記第１
の直流電源形成用コンデンサと容量がほぼ等しい第２の
直流電源形成用コンデンサとの直列共振回路で形成さ
れ、 上記第１のピン歪補正回路は、垂直同期信号に同期して
パラボラ状に信号レベルが変化する第１のピン歪補正信
号で上記第１の直流電源形成用コンデンサの端子電圧を
変調し、 上記第２のピン歪補正回路は、上記第１のピン歪補正信
号に対して逆極性で垂直同期信号に同期してパラボラ状
に信号レベルが変化する第２のピン歪補正信号で上記第
２の直流電源形成用コンデンサの端子電圧を変調し、 上記電源回路は、上記第１のピン歪補正信号に追従して
電源電圧が変化する変調電源を生成し、上記第１及び第
２のスイツチ回路のオンオフ動作に同期して信号レベル
が上記変調電源及び０レベルの間で切り換わる上記駆動
用電源を、上記共振コンデンサ及び上記水平偏向コイル
の接続中点に供給することを特徴とする偏向回路。A first resonance circuit for supplying a forward deflection current to a horizontal deflection coil; a second resonance circuit for supplying a return deflection current to the horizontal deflection coil; a power supply capacitor and a power supply A power supply circuit for supplying drive power to the first and second resonance circuits via a series circuit of coils; and a first and second pin distortion correction circuit for correcting pin distortion of the horizontal deflection coil. The first resonance circuit is formed of a series resonance circuit including a first switch circuit that repeats an on / off operation at a predetermined timing, a resonance capacitor, the horizontal deflection coil, and a first DC power supply forming capacitor. The second resonance circuit includes a second switch circuit that repeats on / off operations complementarily to the first switch circuit, the resonance capacitor, the horizontal deflection coil, and the first resonance circuit.
And a second DC power supply forming capacitor having a capacitance substantially equal to that of the DC power supply forming capacitor. The first pin distortion correction circuit has a parabolic signal level synchronizing with a vertical synchronizing signal. Modulates the terminal voltage of the first DC power supply forming capacitor with a first pin distortion correction signal, wherein the second pin distortion correction circuit has a polarity opposite to that of the first pin distortion correction signal. Modulates the terminal voltage of the second DC power supply forming capacitor with a second pin distortion correction signal whose signal level changes in a parabolic manner in synchronization with the vertical synchronizing signal; Generating a modulated power supply whose power supply voltage changes in accordance with the distortion correction signal, and switching the signal level between the modulated power supply and the 0 level in synchronization with the on / off operation of the first and second switch circuits; Power supply , Deflection circuit and supplying to the connection point of the resonance capacitor and the horizontal deflection coils.
る第１の共振回路と、 復路の偏向電流を上記水平偏向コイルに供給する第２の
共振回路と、 電源供給用コンデンサ及び電源供給用コイルの直列回路
を介して、上記第１及び第２の共振回路に駆動用電源を
供給する電源回路と、 上記水平偏向コイルのピン歪を補正する第１及び第２の
ピン歪補正回路とを具え、 上記第１の共振回路は、所定のタイミングでオンオフ動
作を繰り返す第１のスイツチ回路と、共振コンデンサ
と、上記水平偏向コイルと、第１の直流電源形成用コン
デンサとの直列共振回路で形成され、 上記第２の共振回路は、上記第１のスイツチ回路と相補
的にオンオフ動作を繰り返す第２のスイツチ回路と、上
記共振コンデンサと、上記水平偏向コイルと、上記第１
の直流電源形成用コンデンサと容量がほぼ等しい第２の
直流電源形成用コンデンサとの直列共振回路で形成さ
れ、 上記第１のピン歪補正回路は、垂直同期信号に同期して
パラボラ状に信号レベルが変化する第１のピン歪補正信
号で上記第１の直流電源形成用コンデンサの端子電圧を
変調し、 上記第２のピン歪補正回路は、上記第１のピン歪補正信
号に対して逆極性で垂直同期信号に同期してパラボラ状
に信号レベルが変化する第２のピン歪補正信号で上記第
２の直流電源形成用コンデンサの端子電圧を変調し、 上記電源回路は、上記第１のピン歪補正信号に対して所
定位相だけ位相がずれて、上記第１のピン歪補正信号に
追従して電圧が変化する変調電源を生成し、上記第１及
び第２のスイツチ回路のオンオフ動作に同期して信号レ
ベルが上記変調電源及び０レベルの間で切り換わる上記
駆動用電源を、上記共振コンデンサ及び上記水平偏向コ
イルの接続中点に供給することを特徴とする偏向回路。2. A first resonance circuit for supplying a forward deflection current to a horizontal deflection coil, a second resonance circuit for supplying a return deflection current to the horizontal deflection coil, a power supply capacitor and a power supply. A power supply circuit for supplying drive power to the first and second resonance circuits via a series circuit of coils; and a first and second pin distortion correction circuit for correcting pin distortion of the horizontal deflection coil. The first resonance circuit is formed of a series resonance circuit including a first switch circuit that repeats an on / off operation at a predetermined timing, a resonance capacitor, the horizontal deflection coil, and a first DC power supply forming capacitor. The second resonance circuit includes a second switch circuit that repeats on / off operations complementarily to the first switch circuit, the resonance capacitor, the horizontal deflection coil, and the first resonance circuit.
And a second DC power supply forming capacitor having a capacitance substantially equal to that of the DC power supply forming capacitor. The first pin distortion correction circuit has a parabolic signal level synchronizing with a vertical synchronizing signal. Modulates the terminal voltage of the first DC power supply forming capacitor with a first pin distortion correction signal, wherein the second pin distortion correction circuit has a polarity opposite to that of the first pin distortion correction signal. Modulates the terminal voltage of the second DC power supply forming capacitor with a second pin distortion correction signal whose signal level changes in a parabolic manner in synchronization with the vertical synchronizing signal; A modulated power supply whose phase is shifted by a predetermined phase with respect to the distortion correction signal and changes in voltage following the first pin distortion correction signal is generated, and synchronized with the on / off operation of the first and second switch circuits. The signal level Deflection circuit serial cut-switched the drive power supply between the modulation source and 0 level, and supplying the connection midpoint of the resonance capacitor and the horizontal deflection coils.
直同期信号に同期して逆極性で信号レベルが変化する第
１及び第２の鋸歯状波信号を上記第１及び第２のピン歪
補正信号に重畳して上記第１及び第２のピン歪補正信号
の信号レベルを補正した後、上記第１及び第２の直流電
源形成用コンデンサの端子電圧を変調することを特徴と
する請求項１に記載の偏向回路。3. The first and second pin distortion correction circuits convert the first and second sawtooth wave signals whose signal levels change in reverse polarity in synchronization with a vertical synchronizing signal into the first and second pin distortion signals. After correcting the signal levels of the first and second pin distortion correction signals by superimposing the signal levels on the pin distortion correction signal, modulating the terminal voltages of the first and second DC power supply forming capacitors. The deflection circuit according to claim 1.
ジスタ及び第１のダイーオドの並列回路で形成され、 上記第２のスイツチ回路は、第２のトランジスタ及び第
２のダイオードの並列回路で形成されることを特徴とす
る請求項１、請求項２又は請求項３に記載の偏向回路。4. The first switch circuit is formed by a parallel circuit of a first transistor and a first diode, and the second switch circuit is formed by a parallel circuit of a second transistor and a second diode. The deflection circuit according to claim 1, wherein the deflection circuit is formed.
の駆動回路から出力される駆動信号に基づいてオンオフ
動作し、 上記駆動回路は、上記共振コンデンサ及び上記水平偏向
コイルの接続中点の電圧を基準にして上記駆動信号を出
力することを特徴とする請求項４に記載の偏向回路。5. The first and second transistors are turned on and off based on a drive signal output from a predetermined drive circuit, and the drive circuit is connected to a connection point between the resonance capacitor and the horizontal deflection coil. The deflection circuit according to claim 4, wherein the driving signal is output based on a voltage.
を供給し、 上記共振コンデンサ及び上記水平偏向コイルの接続中点
の電圧を基準にして、上記第３及び第４のトランジスタ
を交互にオンオフ動作することにより、上記第１及び第
２のスイツチ回路のオンオフ動作に同期して信号レベル
が切り換わる上記駆動用電源を生成することを特徴とす
る請求項４又は請求項５に記載の偏向回路。6. The power supply circuit supplies the modulation power to a series circuit of a third transistor and a fourth transistor. The third power supply circuit is connected to the third capacitor based on a voltage at a connection point between the resonance capacitor and the horizontal deflection coil. 5. The driving power supply whose signal level switches in synchronization with the on / off operation of the first and second switch circuits by alternately turning on and off the fourth transistor. Or the deflection circuit according to claim 5.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16386492A JP3191986B2 (en) | 1992-05-29 | 1992-05-29 | Deflection circuit |
| US08/065,156 US5349274A (en) | 1992-05-25 | 1993-05-21 | Bi-directional scan circuit |
| DE69303549T DE69303549T2 (en) | 1992-05-25 | 1993-05-25 | Bi-directional deflection circuit |
| EP93304047A EP0572219B1 (en) | 1992-05-25 | 1993-05-25 | Bi-directional scan circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16386492A JP3191986B2 (en) | 1992-05-29 | 1992-05-29 | Deflection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336388A JPH05336388A (en) | 1993-12-17 |
| JP3191986B2 true JP3191986B2 (en) | 2001-07-23 |
Family
ID=15782223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16386492A Expired - Fee Related JP3191986B2 (en) | 1992-05-25 | 1992-05-29 | Deflection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191986B2 (en) |
-
1992
- 1992-05-29 JP JP16386492A patent/JP3191986B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05336388A (en) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868454B2 (en) | Deflection circuit | |
| US4683405A (en) | Parabolic voltage generating apparatus for television | |
| US5349274A (en) | Bi-directional scan circuit | |
| JP3191986B2 (en) | Deflection circuit | |
| CA1219358A (en) | Phase correction arrangement for deflection circuit | |
| JPH0435271A (en) | Horizontal deflection circuit | |
| JP3318679B2 (en) | Deflection circuit | |
| US5341072A (en) | Bi-directional scan circuit | |
| JP3223485B2 (en) | Deflection circuit | |
| JP3326618B2 (en) | Sine wave deflection circuit | |
| US6285142B1 (en) | Display apparatus having a horizontal screen size adjusting circuit in step-up type | |
| JP2969633B2 (en) | Convergence correction circuit | |
| JPH0591361A (en) | Deflection circuit | |
| JPH066622A (en) | Deflection circuit | |
| KR0160236B1 (en) | Picture distortion correction apparatus in image displayer | |
| KR100575167B1 (en) | A circuit for compensating voltage of a horizontal drive transformer in a multi-mode video display system | |
| JPH08172543A (en) | Reciprocating deflection type crt display device | |
| JP3231216B2 (en) | Display device | |
| JPH07162697A (en) | Vertical deflection circuit | |
| KR900006304Y1 (en) | Multi-scan horizontal output circuit | |
| KR970003432B1 (en) | A device for correcting horizontal linearity in image of wide screen television | |
| JP3102014B2 (en) | Vertical deflection circuit | |
| JPS61144979A (en) | Horizontal afc circuit | |
| JPH11146223A (en) | Horizontal deflector | |
| JPH0614208A (en) | Television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |