KR0160236B1 - Picture distortion correction apparatus in image displayer - Google Patents
Picture distortion correction apparatus in image displayer Download PDFInfo
- Publication number
- KR0160236B1 KR0160236B1 KR1019950030435A KR19950030435A KR0160236B1 KR 0160236 B1 KR0160236 B1 KR 0160236B1 KR 1019950030435 A KR1019950030435 A KR 1019950030435A KR 19950030435 A KR19950030435 A KR 19950030435A KR 0160236 B1 KR0160236 B1 KR 0160236B1
- Authority
- KR
- South Korea
- Prior art keywords
- distortion correction
- waveform
- screen
- vertical
- differential amplifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/142—Edging; Contouring
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 발명은 모니터 및 티브이(TV)등의 화면 왜곡 보정에 관한 것으로서, 종래에는 좌우 대칭되는 수직 파라볼라 파형을 증폭시켜 편향 보정회로에 인가시키기 때문에 모니터 및 TV등의 화면 상하부 코너부분의 국부적인 왜곡보정은 할 수 없게 되어 최근 모니터 및 TV의 대형화 및 평면화에 따른 왜곡보정은 할 수 없으며, 이에 따라 고품질의 제품을 만들 수 없는 문제점이 있었다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to screen distortion correction of monitors and TVs. In the related art, local distortion correction of upper and lower corners of screens such as monitors and TVs is amplified by amplifying vertical parabola waveforms which are symmetrically applied to a deflection correction circuit. Since it is impossible to correct the distortion caused by the recent increase in size and flatness of monitors and TVs, there is a problem in that high quality products cannot be made.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 모니터 및 TV 등의 화면 코너 각부분을 나눈 상태에서 별도의 이득을 가진 왜곡 보정파형을 인가시킬 수 있도록 하므로서, 대형화 및 평면화에 따른 모니터 및 TV 등의 화면에서 부분적으로 발생되는 화면의 상하 코너 왜곡 현상을 보정시킬 수 있도록 하여 화면의 어떠한 왜곡보정도 행할 수 있게 되어 고품질의 제품을 만들 수 있는 영상표시기기의 화면 상하부 코너 왜곡보정 장치이다.Therefore, the present invention is to solve the above problems by applying a distortion correction waveform having a separate gain in the state of dividing each corner of the screen, such as a monitor and TV, monitors and TVs according to the size and planarization It is possible to correct the upper and lower corner distortion of the screen partially generated on the screen, so that any distortion correction of the screen can be performed, and it is a screen upper and lower corner distortion correction device of the image display device that can make a high quality product.
Description
제1도는 종래 영상표시기기의 화면 왜곡보정 장치의 블록구성도.1 is a block diagram of a screen distortion correction apparatus of a conventional video display device.
제2도의 (a)는 종래 수직 동기신호 파형도.Figure 2 (a) is a conventional vertical sync signal waveform diagram.
(b)는 종래 파라볼라 발진부에서 출력시킨 신호 파형도.(b) is a signal waveform diagram output from a conventional parabolic oscillator.
(c)(d)는 종래 화면 왜곡이 보정된 정면도.(c) (d) is a front view of a conventional screen distortion corrected.
제3도는 본 발명 영상표시기기의 화면 상하부 코너 왜곡보정 장치의 구성을 보인 블록회로도.3 is a block circuit diagram showing the configuration of the upper and lower corner distortion correction device of the image display device of the present invention.
제4도의 (a)는 본 발명 수직 동기신호 파형도.4A is a vertical synchronization signal waveform diagram of the present invention.
(b)-(e)는 본 발명 영상표시기기의 화면 상하부 코너 왜곡 보정장치의 각부 출력 파형도.(b)-(e) is an output waveform diagram of each part of the upper and lower corner distortion correction apparatus of the image display device of the present invention.
제5도의 (a)-(c)는 본 발명 영상표시기기의 화면 상하부 코너 왜곡이 보정된 정면도.(A)-(c) of FIG. 5 are front views in which upper and lower corner distortions of the screen of the image display device of the present invention are corrected.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 파라볼라 12 : 클리퍼부11: parabola 12: clipper section
13 : 차동 증폭부 14 : 타이머부13: differential amplifier 14: timer
15 : 스위칭부 16 : 증폭부15: switching unit 16: amplifying unit
17 : 에미터 폴로워 SW : 스위치17 Emitter Follower SW: Switch
P1 : 상부 직류조정 전압단 P2 : 하부 직류조정 전압단P1: Upper DC regulated voltage terminal P2: Lower DC regulated voltage terminal
P3 : 상하부 직류조정 전압단P3: Upper and Lower DC Regulated Voltage Terminal
본 발명은 모니터 및 티브이(TV)등의 화면 왜곡보정에 관한 것으로서, 특히 브라운관 화면의 코너 각 부분을 나눈 상태에서 별도의 이득을 가진 왜곡보정파형을 인가시킬 수 있도록 회로를 구성하므로서, 대형화 및 평면화에 따른 브라운관의 화면에서 부분적으로 발생되는 화면의 상하코너 왜곡 현상을 보정시킬 수 있도록 한 영상표시기기의 화면 상하부 코너 왜곡 보정장치에 관한 것이다.The present invention relates to screen distortion correction of monitors and TVs, and in particular, by constructing a circuit to apply a distortion correction waveform having a separate gain in the state of dividing each corner of the CRT screen, making it larger and planarized. The upper and lower corner distortion correction apparatus of the image display device to correct the upper and lower corner distortion of the screen partially generated on the screen of the CRT.
종래 영상표시기기의 화면 왜곡 보정장치의 구성 및 동작에 대하여 도면 제1도를 참조하여 설명하면 다음과 같다.The configuration and operation of a screen distortion correction apparatus of a conventional image display device will be described with reference to FIG. 1 as follows.
먼저, 입력되는 수직 동기신호에 따라 발진되어 수직 파라볼라 파형을 출력시키는 파라볼라 발진부(1)와, 상기 파라볼라 발진부(1)에서 발진되어 출력된 수직 파라볼라 파형을 증폭 출력시키는 증폭부(2)로 구성된 것이다.First, a parabolic oscillator 1 oscillates according to an input vertical synchronization signal and outputs a vertical parabola waveform, and an amplifier 2 amplifies and outputs a vertical parabola waveform oscillated and output from the parabola oscillator 1. .
상기 미설명 부호 R1,R2는 저항, VR1은 반고정 저항이다.Reference numerals R1 and R2 denote resistors, and VR1 denotes semi-fixed resistors.
이와 같이 구성된 종래 영상표시기기의 화면 왜곡보정장치의 동작에 대하여 설명하면 다음과 같다.The operation of the screen distortion correction apparatus of the conventional video display device configured as described above will be described below.
도면 제2도의 (a)와 같은 수직동기 신호가 파라볼라 발진부(1)에 입력되면, 상기 파라볼라 발진부(1)에서는 입력된 수직 동기신호에 따라 동기되어 발진된 도면 제2도의 (b)와 같은 수직 파라볼라 파형을 저항(R1)을 통해 증폭부(2)의 부단자(-)에 출력시킨다.When the vertical synchronous signal as shown in FIG. 2A is input to the parabolic oscillator 1, the parabolic oscillator 1 is oscillated in synchronization with the input vertical synchronous signal to generate the vertical synchronous signal as shown in FIG. The parabola waveform is output to the negative terminal (-) of the amplifier 2 through the resistor R1.
이때, 상기 증폭부(2)의 정단자(+)에는 기준 전위가 입력되면서, 상기 증폭부(2)에 연결된 저항(R1)(R2) 및 반고정 저항(VR1)의 일정 비에 따라 도면 제2도의 (b)에 도시된 바와 같이 일정전압(V1)(V2)의 이득을 변화시킬 수 있도록 증폭시켜 편향 보정회로에 수직파라볼라 파형을 출력시키면 도면 제2도의 (c)(d)에 도시된 바와 같이 모니터 및 TV등의 화면 보정이 이루어지게 되는 것이다.At this time, while the reference potential is input to the positive terminal (+) of the amplifier 2, the drawing according to a predetermined ratio of the resistor (R1) (R2) and the semi-fixed resistor (VR1) connected to the amplifier (2) As shown in (b) of FIG. 2, if the gain of the constant voltage (V1) (V2) is amplified so that the vertical parabola waveform is output to the deflection correction circuit, it is shown in (c) (d) of FIG. As described above, screen correction of a monitor and a TV is performed.
그러나, 종래 영상표시기기의 화면 왜곡보정 장치는 좌우 대칭되는 수직파라볼라 파형을 증폭시켜 편향 보정회로에 인가시키기 때문에 모니터 및 TV 등의 화면 상하부 코너 부분의 국부적인 왜곡보정은 할 수 없게 되어 최근 모니터 및 TV의 대형화 및 평면화에 따른 왜곡보정은 할 수 없으며, 이에 따라 고품질의 제품을 만들 수 없는 문제점이 있었다.However, the conventional screen distortion correction apparatus of the video display device amplifies the vertical parabola waveform symmetrically and applies it to the deflection correction circuit, so that local distortion correction of the upper and lower corners of the screen such as a monitor and a TV cannot be performed. Distortion correction due to the large size and flattening of the TV is not possible, and thus there is a problem in that a high quality product cannot be made.
따라서, 본 발명은 이와 같은 문제점을 해결하기 위해 모니터 및 TV등의 화면 코너 각부분을 나눈 상태에서 별도의 이득을 가진 왜곡 보정파형을 인가시킬 수 있도록 하므로서, 대형화 및 평면화에 따른 모니터 및 TV 등의 화면에서 부분적으로 발새오디는 화면의 상하코너 왜곡 현상을 보정시킬 수 있도록 하여 화면의 어떠한 왜곡보정도 행할 수 있게 되어 고품질의 제품을 만들 수 있도록 한 것이다.Therefore, in order to solve the problem, the present invention enables to apply a distortion correction waveform having a separate gain while dividing each corner of a screen corner such as a monitor and a TV. Partial audio on the screen allows the top and bottom corner distortion of the screen to be corrected so that any distortion of the screen can be corrected to create a high quality product.
상기 목적달성을 위한 본 발명 영상표시기기의 화면 상하부 코너 왜곡보정장치의 구성 및 동작에 대하여 첨부된 도면 제3도를 참조하여 설명하면 다음과 같다.The configuration and operation of the upper and lower corner distortion correction apparatus of the image display device of the present invention for achieving the above object will be described with reference to FIG. 3.
먼저, 입력되는 수직동기신호에 따라 발진되어 수직파라볼라 파형을 출력시키는 파라볼라 발진부(11)와, 상기 파라볼라 발진부(11)에서 출력되는 수직 파라볼라 파형의 일정부분을 제거시키는 클리퍼(Clipper)부(12)와, 상기 클리퍼부(12)에 의해 일정부분이 제거된 수직파라볼라 파형을 차동증폭출력시키는 차동증폭부(13)와, 수직동기신호가 입력되면 저항(R15) 및 콘텐더(C12)의 시정수에 따라 일정 펄스파형을 출력시키는 타이머부(14)와, 상기 타이머부(14)에서 출력시킨 일정 펄스파형의 신호레벨에 따라 화면 각각의 상부 및 하부와 상하부 직류조정전압단(P1)(P2)(P3)에 인가되는 직류조정전압을 선택하도록 스위칭 동작하여 증폭부(16)의 증폭도를 조정시키는 스위칭부(15)와, 상기 스위칭부(15)의 스위칭 동작에 따라 선택된 각각의 상부 및 하부와 상하부 직류 조정전압단(P1)(P2)(P3)에 따라 조정된 증폭도에 의해 일정펄스파형을 증폭출력시키는 증폭부(16)와, 차동증폭부(13)에서 차동 증폭되어 출력된 수직파라볼라 파형과 상기 증폭부(16)에서 출력시킨 일정펄스파형이 입력됨에 따라 화면의 상하코너 각부분의 왜곡을 보정시키도록 보정된 수직파라볼라 파형을 출력시키는 에미터 폴로워(Emitter Follwer)(17)로 구성된다.First, a parabolic oscillator 11 oscillating according to an input vertical synchronization signal to output a vertical parabola waveform, and a clipper unit 12 for removing a predetermined portion of a vertical parabola waveform output from the parabola oscillator 11 And a differential amplifier 13 for differentially amplifying and outputting a vertical parabola waveform from which a predetermined portion is removed by the clipper unit 12, and a time constant of the resistor R15 and the contender C12 when a vertical synchronous signal is input. The upper and lower and upper and lower DC regulated voltage stages P1 and P2 of the screens according to the signal level of the constant pulse waveform output from the timer unit 14 and the timer unit 14 for outputting a constant pulse waveform. A switching unit 15 for adjusting the amplification degree of the amplifying unit 16 by switching to select a DC regulation voltage applied to P3, and respective upper and lower portions selected according to the switching operation of the switching unit 15; Upper and lower direct current An amplifier 16 for amplifying and outputting a constant pulse waveform by the amplification degree adjusted according to the adjustment voltage stages P1, P2, and P3; and a vertical parabola waveform differentially amplified and output from the differential amplifier 13; An emitter follower 17 is configured to output a vertical parabola waveform corrected to correct distortion of upper and lower corner portions of the screen as a predetermined pulse waveform output from the amplifier 16 is input.
그리고, 상기 클리퍼부(12)는 일정전원(+B)을 분할시키는 저항(R11)(R12)과, 상기 저항(R11)(R12)에 의해 분할된 일정전원(+B)을 평활시키는 콘텐서(C11)와, 상기 콘덴서(C11)에 의해 평활된 일정전원(+B)에 따라 파라볼라 발진부(11)에서 발진되어 출력되는 수직 파라볼라 파형의 하부를 클리퍼 시키는 다이오드(D11)로 구성되며, 상기 차동 증폭부(13)는 차동증폭기를 형성시킨 트랜지스터(Q1)(Q2)(Q3)와, 일정전원(+B)의 바이어스를 인가시키도록 저항(R23)(R24)이 차동증폭기를 형성한 상기 트랜지스터(Q1)의 베이스에 분할되어 연결 구성되며, 차동증폭기를 형성한 상기 트랜지스터(Q2)(Q3)의 베이스에는 저항(R25) 및 제너 다이오드(ZD1)와 저항(R27)이 연결 구성되어 일정전원(+B)의 바이어스를 인가시키고, 상기 트랜지스터(Q1)(Q2)의 에미터 및 콜렉터에는 저항(R13)(R14)이 연결구성되어 차동증폭기의 증폭도를 결정하고, 상기 트랜지스터(Q2)(Q3)의 베이스에는 저항(R26) 및 콘덴서(C14)가 병렬 접속되어 연결 구성된다.The clipper part 12 has a resistor R11 (R12) for dividing the constant power supply (+ B) and a capacitor for smoothing the constant power supply (+ B) divided by the resistors (R11) (R12). (C11) and a diode (D11) for clipping the lower portion of the vertical parabola waveform oscillated and output from the parabolic oscillator (11) according to the constant power (+ B) smoothed by the condenser (C11), the differential The amplifier 13 includes the transistors Q1, Q2 and Q3 having the differential amplifiers formed thereon, and the transistors of which the resistors R23 and R24 form the differential amplifiers to apply a bias of a constant power supply (+ B). A resistor R25, a Zener diode ZD1, and a resistor R27 are connected to a base of the transistors Q2 and Q3, which are divided and connected to the base of Q1, and form a differential amplifier. A bias of + B is applied, and resistors R13 and R14 are connected to the emitter and the collector of the transistors Q1 and Q2. The amplification degree of the differential amplifier is determined, and a resistor R26 and a capacitor C14 are connected in parallel to the bases of the transistors Q2 and Q3.
또한, 상기 스위칭부(15)는 타이머부(14)에서 출력시킨 일정펄스 파형의 신호 레벨에 따라 상부 및 하부 직류조정전압단(P1)(P2)에 인가되는 직류조정전압을 선택하도록 스위칭 동작하는 스위치(SW)와, 상기 스위치(SW)의 스위칭 동작에 따라 선택되어 상부 및 하부 직류 조정전압단(P1)(P2)에 인가되는 직류조정전압의 변화분에 따른 증폭도를 결정하여 일정펄스파형의 수직 반주기 직류분을 변경시키도록 연결 구성된 저항(R16)(R17)(R19)과, 상하부 직류조정 전압단(P3)에 인가되는 직류조정전압의 변화분에 따른 증폭도를 결정하여 일정펄스파형의 수직 상하부 직류분을 변경시키도록 상기 저항(R19)과 연결된 저항(R18)으로 구성되며, 상기 에미터 폴로워(17)는 트랜지스터(Q4)의 베이스 및 에미터에 연결 구성된 저항(R20)(R21)으로 이루어진 것이다.In addition, the switching unit 15 performs a switching operation to select the DC regulation voltage applied to the upper and lower DC regulation voltage terminals P1 and P2 according to the signal level of the constant pulse waveform output from the timer unit 14. The amplification degree according to the change of the DC adjustment voltage applied to the switch SW and the upper and lower DC regulated voltage terminals P1 and P2 selected according to the switching operation of the switch SW is determined to have a constant pulse waveform. A predetermined pulse waveform vertical is determined by determining the amplification degree according to the change of the DC regulating voltage applied to the resistors R16, R17, and R19 configured to change the vertical half-period DC component and the upper and lower DC regulating voltage terminals P3. The resistor R18 is connected to the resistor R19 to change the upper and lower direct current components, and the emitter follower 17 is configured to connect the resistors R20 and R21 connected to the base and the emitter of the transistor Q4. It is made up of.
상기 미설명 부호 R22, R28은 저항, C13은 콘덴서이다.Reference numerals R22 and R28 denote resistors and C13 denotes a capacitor.
이와 같이 구성된 본 발명 영상표시기기의 화면 상하부 코너 왜곡 보정장치의 동작에 대하여 설명하면 다음과 같다.The operation of the upper and lower corner distortion correction apparatus of the screen of the present invention configured as described above will be described below.
먼저, 도면 제4도의 (a)에 도시된 바와 같이 수직 동기신호가 파라볼라 발진부(11)에 입력되면, 상기 파라볼라 발진부(11)에서는 입력된 수직동기신호에 의해 동기되어 발진시킨 수직 파라볼라 파형을 저항(R22)을 통해 출력시킨다.First, when a vertical synchronizing signal is input to the parabola oscillator 11 as shown in FIG. 4A, the parabola oscillator 11 resists the vertical parabola waveform which is oscillated in synchronization with the input vertical synchronizing signal. Output via (R22).
이때, 상기 파라볼라 발진부(11)에서 출력시킨 수직 파라볼라 파형은 도면 제4도의 (d)에서와 같이 클리퍼부(12)에 의해 하부가 제거된다.At this time, the vertical parabola waveform output from the parabolic oscillator 11 is removed by the clipper unit 12 as shown in FIG.
즉, 상기 클리퍼부(12)에 구성된 저항(R11)(R12)에 의해 입력되는 일정전원(+B)이 분할되어 콘덴서(C11)에 의해 평활되면, 상기 평활된 일정전원(+B)에 따라 클리퍼부(12)에 구성된 다이오드(D11)에서는 상기 파라볼라 발진부(11)에서 출력시킨 수직 파라볼라 파형의 하부를 제거시키게 되는 것이다.That is, when the constant power supply (+ B) input by the resistors R11 and R12 configured in the clipper portion 12 is divided and smoothed by the capacitor C11, the smoothed constant power supply (+ B) is performed. In the diode D11 configured in the clipper part 12, the lower portion of the vertical parabola waveform output from the parabolic oscillator 11 is removed.
그리고, 상기 하부가 제거된 수직 파라볼라 파형은 콘덴서(C13)에 의해 평활되어 차동증폭부(13)에 입력되고, 상기 차동증폭부(13)에 구성되어 차동증폭기를 이루는 트랜지스터(Q1)(Q2)(Q3)의 베이스에는 분할된 저항(R23)(R24)과 저항(R25) 및 제너 다이오드(ZD1)와 저항(R27)이 연결되므로서, 상기 트랜지스터(Q1)(Q2)(Q3)의 베이스에는 일정전원(+B)의 바이어스가 인가된다.The vertical parabolic waveform from which the lower part is removed is smoothed by the capacitor C13 and input to the differential amplifier 13, and the transistors Q1 and Q2 configured to the differential amplifier 13 to form a differential amplifier. The divided resistors R23 and R24 and the resistor R25 and the Zener diode ZD1 and the resistor R27 are connected to the base of the Q3, so that the bases of the transistors Q1, Q2 and Q3 are connected to the base of the transistors Q1, Q2 and Q3. A bias of a constant power supply (+ B) is applied.
따라서, 상기 차동증폭부(13)에서는 트랜지스터(Q1)(Q2)(Q3)의 베이스에 인가된 일정전원(+B)의 바이어스에 따라 상기 하부가 제거되어 입력된 수직 파라볼라 파형을 차동증폭하여 에미터 폴로워(17)에 구성된 저항(R20)을 통해 트랜지스터(Q4)의 베이스에 출력시키게 되는 것이다.Accordingly, the differential amplifier 13 differentially amplifies the input vertical parabola waveform by removing the lower portion according to the bias of the constant power supply (+ B) applied to the bases of the transistors Q1, Q2, and Q3. Through the resistor R20 configured in the follower 17, the output is output to the base of the transistor Q4.
여기서, 상기 차동증폭부(13)의 증폭도는 트랜지스터(Q1)(Q2)의 에미터 및 콜렉터에 연결된 저항(R14)(R13)에 의해 정해지며, 상기 트랜지스터(Q2)(Q3)의 베이스에는 저항(R26) 및 콘덴서(C14)가 병렬 접속되어 직류 및 교류의 일정전압(+B)을 피드백시키게 된다.Here, the amplification degree of the differential amplifier 13 is determined by the resistors R14 and R13 connected to the emitter and the collector of the transistors Q1 and Q2, and the resistors are provided at the base of the transistors Q2 and Q3. The R26 and the capacitor C14 are connected in parallel to feed back a constant voltage (+ B) of direct current and alternating current.
한편 상기도면 제4도의 (a)와 같은 수직동기신호가 타이머부(14)에 입력되면, 상기 타이머부(14)에서는 일정전원(+B)에 연결된 저항(R15) 및 콘덴서(C12)의 시정수에 따라 도면 제4도의 (b)와 같은 일정펄스 파형을 스위칭부(15)에 구성된 스위치(SW)에 출력시키게 되고, 상기 스위치(SW)에서는 직류조정전압이 인가되는 상부 및 하부 직류조정 전압단(P1)(P2)을 선택하도록 스위칭 동작을 실시하므로서, 상기 스위칭되어 선택된 각각의 상부 및 하부 직류조정전압단(P1)(P2)에서 흐르는 직류조정전압의 변화분에 의해 상기 타이머부(14)에서 출력시킨 일정 펄스파형이 변화되면서 증폭부(16)의 부단자(-)에 입력되는 것이다.On the other hand, when the vertical synchronization signal as shown in (a) of FIG. 4 is input to the timer unit 14, the timer unit 14 corrects the resistor R15 and the capacitor C12 connected to the constant power source (+ B). According to the number, a constant pulse waveform as shown in (b) of FIG. 4 is outputted to the switch SW configured in the switching unit 15, and the upper and lower DC regulation voltages to which a DC regulation voltage is applied in the switch SW. By performing a switching operation to select stages P1 and P2, the timer unit 14 is changed by the change of the DC regulation voltage flowing in each of the switched and selected upper and lower DC regulation voltage stages P1 and P2. The constant pulse waveform outputted from) changes while being input to the negative terminal (-) of the amplifier 16.
즉, 상기 스위치(SW)의 스위칭에 의해 선택된 각각의 상부 및 하부 직류조정 전압단(P1)(P2)에 연결된 저항(R16)(R17)과 상기 증폭부(16)에서 피드백되는 저항(R17)에 의해 상기 증폭부(16)의 증폭도가 결정되는 것이다.That is, the resistors R16 and R17 connected to the upper and lower DC regulated voltage terminals P1 and P2 selected by the switching of the switch SW and the resistor R17 fed back from the amplifier 16 are provided. By this, the amplification degree of the amplifier 16 is determined.
따라서, 상기 증폭부(16)의 증폭도가 결정됨에 따라 상기 증폭부(16)에서 증폭출력된 하이 또는 로우 신호레벨의 일정 펄스파형은 각각의 상부 및 하부 직류조정 전압단(P1)(P2)에 인가된 직류조정전압의 변화분에 따라 제4도의 (b)와 같이 상기 일정펄스파형의 상부 및 하부의 반주기 직류전압이 조정된다.Accordingly, as the amplification degree of the amplifying unit 16 is determined, a predetermined pulse waveform of a high or low signal level amplified by the amplifying unit 16 is applied to each of the upper and lower DC voltage adjusting stages P1 and P2. According to the change of the applied DC adjustment voltage, the half-cycle DC voltage of the upper and lower portions of the constant pulse waveform is adjusted as shown in FIG.
이때. 상기 스위칭부(15)에 구성된 상하부 직류조정전압단(P3)에 직류조정전압의 변화분을 인가시키게 되면, 상기 타이머부(14)에서 출력시킨 일정펄스파형의 한주기 직류전압이 도면 제4도의 (b)와 같이 조정된다.At this time. When a change in the DC regulation voltage is applied to the upper and lower DC regulation voltage terminals P3 configured in the switching unit 15, the one-cycle DC voltage of the constant pulse waveform output from the timer unit 14 is shown in FIG. is adjusted as in (b).
그러므로, 상기 스위칭부(15)에 구성된 각각의 상부 및 하부와 상하부 직류조정전압단(P1)(P2)(P3)에 변화되어 인가된 직류조정전압에 의해 도면 제4도의 (b)에서와 같이 반주기 및 한주기 동안 직류전압이 조정된 일정 펄스파형이 증폭부(16)에서 증폭출력되어 저항(R23)을 통해 에미터 폴로워(17)에 입력되는 것이다.Therefore, as shown in (b) of FIG. 4, the upper and lower and upper and lower direct current regulating voltage stages P1, P2, and P3 configured in the switching unit 15 are changed and applied as shown in FIG. The constant pulse waveform in which the DC voltage is adjusted for half and one cycle is amplified by the amplifier 16 and input to the emitter follower 17 through the resistor R23.
따라서, 저항(R20)(R21) 및 트랜지스터(Q4)로 구성된 상기 에미터 폴로워(17)에서는 차동증폭부(13)에서 차동증폭하여 출력시킨 도면 제4도의 (d)와 같은 수직 파라볼라 파형과 상기 증폭부(16)에서 증폭되어 출력된 도면 제4도의 (c)와 같은 일정 펄스파형을 연관시키므로서, 도면 제4도의 (e)와 같이 증폭도가 변화된 수직 파라볼라 파형을 편향 보정회로에 출력시키게 된다.Accordingly, in the emitter follower 17 including the resistors R20 and R21 and the transistor Q4, a vertical parabola waveform as shown in (d) of FIG. 4 which is differentially amplified and output by the differential amplifier 13 is output. By associating a constant pulse waveform as shown in (c) of FIG. 4 as amplified by the amplifying unit 16 and outputting the same, the vertical parabola waveform having the amplification degree as shown in (e) of FIG. 4 is outputted to the deflection correction circuit. do.
즉, 상기 에미터 폴로워(17)에서 증폭도가 변화되어 출력된 수직파라볼라 파형에 따라 도면 제5도의 (a)(b)(c)에서 보는 바와 같이 화면의 코너부분을 국부적으로 개별조정하므로서, 화면의 상하부 코너의 왜곡을 보정시킬 수 있는 것이다.That is, as shown in (a) (b) (c) of FIG. 5 according to the vertical parabola waveform outputted by changing the amplification degree in the emitter follower 17, while locally adjusting the corner portions of the screen, The distortion of the upper and lower corners of the screen can be corrected.
이상에서 설명한 바와 같이 본 발명은 모니터 및 TV 등의 화면 코너 각 부분을 나눈 상태에서 별도의 이득을 가진 왜곡 보정파형을 인가시킬 수 있도록 하므로서, 대형화 및 평면화에 따른 모니터 및 TV 등의 화면에서 부분적으로 발생되는 화면의 상하코너 왜곡 현상을 보정시킬 수 있도록 하여 화면의 어떠한 왜곡보정도 행할 수 있게 되어 고품질의 제품을 만들 수 있는 효과가 있는 것이다.As described above, the present invention allows to apply a distortion correction waveform having a separate gain while dividing each corner of a screen corner such as a monitor and a TV. It is possible to correct any distortion of the upper and lower corners of the generated screen, so that any distortion of the screen can be corrected, thereby producing a high quality product.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950030435A KR0160236B1 (en) | 1995-09-18 | 1995-09-18 | Picture distortion correction apparatus in image displayer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950030435A KR0160236B1 (en) | 1995-09-18 | 1995-09-18 | Picture distortion correction apparatus in image displayer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970019374A KR970019374A (en) | 1997-04-30 |
KR0160236B1 true KR0160236B1 (en) | 1999-01-15 |
Family
ID=19427068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950030435A KR0160236B1 (en) | 1995-09-18 | 1995-09-18 | Picture distortion correction apparatus in image displayer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0160236B1 (en) |
-
1995
- 1995-09-18 KR KR1019950030435A patent/KR0160236B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970019374A (en) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2716495B2 (en) | Deflection circuit for picture tube | |
KR0160236B1 (en) | Picture distortion correction apparatus in image displayer | |
US4622589A (en) | Television receiver on-screen character display | |
US5780978A (en) | Vertical focusing circuit | |
JP2500668Y2 (en) | Operation voltage / horizontal deflection current generation circuit for image reproduction device | |
KR100201997B1 (en) | Apparatus for controlling horizontal raster of crt | |
KR920008995Y1 (en) | Limit circuit | |
JPH067631Y2 (en) | Video signal processing circuit | |
KR200183058Y1 (en) | Circuit for separating vertical blanking signal osd | |
KR200158543Y1 (en) | Compensation circuit of picture size for monitor | |
JP3231216B2 (en) | Display device | |
KR19980020968A (en) | Luminance adjusting device of video display equipment | |
JP3191986B2 (en) | Deflection circuit | |
KR0137063Y1 (en) | Pincushion distortion correcting circuit fo display apparatus | |
JP3517003B2 (en) | White peak control circuit | |
KR0140639Y1 (en) | Picture brightness control circuit of horizontal mode | |
JP3223485B2 (en) | Deflection circuit | |
JP3000607U (en) | Vertical deflection circuit for CRT | |
KR960006079B1 (en) | Digital convergence controlling device of projection tv | |
KR20010054367A (en) | Compensating circuit of a size regulation circuit in a monitor | |
JPH077630A (en) | Deflection circuit for wide television receiver | |
JPH11136593A (en) | Information display device | |
JP3318679B2 (en) | Deflection circuit | |
KR0145460B1 (en) | Trapezoid compensating circuit of a monitor | |
JPH06113241A (en) | Driving circuit for liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |