KR100224112B1 - Apparatus and method for reading and writing data in fifo having different imput/output data rate - Google Patents

Apparatus and method for reading and writing data in fifo having different imput/output data rate Download PDF

Info

Publication number
KR100224112B1
KR100224112B1 KR1019970009305A KR19970009305A KR100224112B1 KR 100224112 B1 KR100224112 B1 KR 100224112B1 KR 1019970009305 A KR1019970009305 A KR 1019970009305A KR 19970009305 A KR19970009305 A KR 19970009305A KR 100224112 B1 KR100224112 B1 KR 100224112B1
Authority
KR
South Korea
Prior art keywords
data
read
write
reading
writing
Prior art date
Application number
KR1019970009305A
Other languages
Korean (ko)
Other versions
KR19980073779A (en
Inventor
장세인
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970009305A priority Critical patent/KR100224112B1/en
Publication of KR19980073779A publication Critical patent/KR19980073779A/en
Application granted granted Critical
Publication of KR100224112B1 publication Critical patent/KR100224112B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/104Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105ATM switching elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/112Switch control, e.g. arbitration
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

상이한 입출력 속도를 갖는 시스템의 피포 쓰기 및 읽기 방법이, 전원 온시 셀크기-(쓰기 주파수/읽기 주파수)*셀 크기로 중첩 카운터 값을 설정하는 단계와, 셀의 지작임을 나타는 신호를 첫 번째 한 클럭 동안 발생하고 한 셀 크기의 데이터를 피포에 쓰는 피포 쓰기 단계와, 피포에 쓰여진 한 셀 중에서 기록된 바이트 수가 중첩 카운터의 값이 되었을 때부터 피포에 쓰여진 데이터를 읽는 피포 읽기 단계로 이루어져, 피포에 데이터의 쓰기 및 읽기를 병렬로 수행한다.The writing and reading methods of systems with different input / output speeds include setting the overlap counter value with the cell size-(write frequency / read frequency) * cell size at power-on, and the signal indicating that the cell is the first one. Phipo writing step that occurs during the clock and writes data of one cell size to Papi, and Pippo reading step to read data written in Pippo from the time when the number of bytes written out of Pippo becomes the value of the overlap counter. Write and read data in parallel.

Description

상이한 입출력속도를 갖는 장치의 피포 쓰기 및 읽기방법{APPARATUS AND METHOD FOR READING AND WRITING DATA IN FIFO HAVING DIFFERENT IMPUT/OUTPUT DATA RATE}FIELD OF METHOD FOR READING AND WRITING DATA IN FIFO HAVING DIFFERENT IMPUT / OUTPUT DATA RATE}

본 발명은 피포에 데이터를 기록 및 재생하는 방법에 관한 것으로, 특히 사로 다른 입출력 속도를 갖는 장치들에 의해 데이터를 기록 및 재생할 수 있는 방법에 관한 것이다.The present invention relates to a method for recording and reproducing data on a blister, and more particularly, to a method for recording and reproducing data by devices having different input / output speeds.

비동기 전송모드 교환기(Asychronous Transfer Mode switch)의 가입자 정합장치에서 피포(First In First Out) 메모리 운용시, 일반적인 피포 운용 방법이 도 1에 도시되어 있다. 상기 도 1을 참조하면, 피포의 하프 풀(half full)이 아닐 경우에 1a와 같은 라이트 클럭에 의해 1b와 같이 데이터 쓰기 동작을 시작하고, 피포에서 앰프티(empty) 신호가 비활성화되었을 때 1d와 같은 리드 클럭에 의해 1e와 같이 데이터의 읽기 동작을 시작하게 된다.In the case of first in first out memory operation in a subscriber matching device of an asynchronous transfer mode switch, a general operation method of a packet is shown in FIG. 1. Referring to FIG. 1, when it is not half full of the PPO, the data write operation is started as in the case of 1B by a write clock such as 1A, and when 1D and the empty signal are deactivated in PIPO. By the same read clock, data read operation is started as in 1e.

위와 같은 방법으로 클럭 단위의 쓰기와 읽기 동작을 하는 피포를 서로 상이한 주파수로 읽기와 쓰기 동작을 수행할 경우에 피포 풀 또는 앰프티 상태가 발생되어 비정상적인 동작을 수행하게 된다. 특히 저속으로 쓰기 동작이 이루어지고 동시에 고속으로 읽기 동작이 수행되는 경우, 도 1의 A점에서 저속의 쓰기 동작이 고속의 읽기 동작에 추월당하게 된다. 이런 경우 셀 단위로 동작 및 전송되는 ATM 교환기의 가입자 정합장치에서는 피포의 데이터 고갈 현상이 발생되게 되어 심각한 오동작을 발생할 수 있다.In the same way as above, when the read and write operations are performed at different frequencies, the Popo pool or the amplifier state is generated and abnormal operation is performed. In particular, when the write operation is performed at a low speed and the read operation is performed at the same time, the low speed write operation is overtaken by the high speed read operation at the point A of FIG. 1. In this case, the subscriber matching device of the ATM switch that is operated and transmitted on a cell-by-cell basis may cause data depletion of the packet, which may cause serious malfunction.

이를 방지하기 위한 종래의 방법이 도 2에 도시되어 있다. 상기 도 2를 참조하면, 2a와 같은 저속의 쓰기 클럭에 의해 2b와 같이 피포에 데이터의 기록이 종료된 후, 2c와 같은 고속의 읽기 클럭을 공급하여 2d와 같이 피포에 저장된 데이터를 읽는다. 상기와 같이 종래의 방법은 쓰기 동작과 읽기 동작을 분리하여 데이터 전송 및 처리에 대한 오류를 방지한다. 그러나 상기와 같은 종래의 피포 운용방법은 쓰기와 읽기가 직렬로 이루어지기 때문에 데이터의 전송 및 처리 시간이 많이 요구되어 가입자 정합장치의 성능이 크게 떨어지는 문제점이 있었다.A conventional method for preventing this is shown in FIG. Referring to FIG. 2, after the writing of data to the PPO is completed by the low-speed write clock such as 2A, the high-speed read clock such as 2c is supplied to read the data stored in the PPO as 2d. As described above, the conventional method separates the write operation from the read operation to prevent errors in data transmission and processing. However, the conventional operation method of the above-described encapsulation has a problem in that the performance of the subscriber matching device is greatly reduced because the data transmission and processing time are required because the writing and reading are serially performed.

따라서 본 발명의 목적은 서로 다른 속도로 피포의 데이터를 억세스하는 시스템에서 데이터 억세스 동작을 병렬로 처리하여 데이터의 전송시간을 빠르게 할 수 있는 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for speeding up a data transmission time by processing data access operations in parallel in a system for accessing data of PIB at different speeds.

본 발명의 다른 목적은 서로 다른 주파수로 피포를 운용하는 장치에서 고속의 읽기 동작 시간이 저속의 쓰기 동작 시간에 최적으로 중첩되어 병렬로 수행하여 저속의 쓰기 동작이 고속의 읽기 동작에 추월당하지 않도록 할 수 있는 방법을 제공함에 있다.It is another object of the present invention to ensure that high speed read operation time is superimposed on low speed write operation time in parallel in a device that operates PIP at different frequencies so that the low speed write operation is not overtaken by the high speed read operation. It is to provide a way to.

상기 목적을 달성하기 위한 본 발명은 서로 다른 주파수로 데이터로를 쓰고 읽는 피포의 억세스방법이, 한 셀의 바이트수-(쓰기주파수/읽기주파수)*한셀의 바이트수로 중첩 카운터 값을 설정하며, 상기 중첩카운터의 값을 분석하여 상기 피포에 데이터 쓰기 및 읽기를 병렬로 수행하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an access method of writing and reading data in different frequencies, and sets an overlap counter value in bytes of one cell- (write frequency / read frequency) * bytes of one cell. By analyzing the value of the overlap counter it is characterized in that to write and read data in parallel to the covered.

도 1은 일반적인 피포의 억세스 동작을 도시하는 도면1 is a diagram illustrating an access operation of a general cover

도 2는 종래의 피포 동작 특성을 설명하기 위한 도면2 is a view for explaining the conventional film operation characteristics

도 3은 본 발명의 실시예에 따라 피포를 운용하기 위한 장치의 구성을 도시하는 도면3 is a diagram illustrating a configuration of an apparatus for operating a blister in accordance with an embodiment of the present invention.

도 4는 본 발명의 실시예에 따라 피포를 동작시키기 위한 특성을 도시하는 도면4 illustrates properties for operating a blister in accordance with an embodiment of the invention.

도 5는 본 발명의 실시예에 따라 피포에 데이터를 라이트하는 동작을 도시하는 흐름도Fig. 5 is a flowchart showing an operation of writing data to a packet according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따라 피포에 라이트된 데이터를 리드하는 동작을 도시하는 흐름도Fig. 6 is a flowchart showing an operation of reading data written to a PPO according to an embodiment of the present invention.

본 발명의 실시예는 서로 다른 주파수로 피포에 데이터를 쓰고 읽는 장치에서 피포를 효율적으로 운용하는 방법을 제시하며, 여기서는 저속의 쓰기와 고속의 읽기 동작을 수행하는 경우로 가정한다. 본 발명의 실시예에서는 이런 억세스 동작 중에 데이터 고갈 현상을 없애고 동시에 쓰기와 읽기 두 동작 시간의 중첩을 최대화하여 상호 병렬 수행시켜 전송 및 처리 효율을 최대화하며, 상용 동기(synchronous) 피포를 통하여 설명한다.An embodiment of the present invention proposes a method of efficiently operating a packet in a device that writes and reads data to and from a different frequency, and assumes a case of performing a low-speed write and a high-speed read operation. The embodiment of the present invention eliminates data exhaustion during such access operation, maximizes transmission and processing efficiency by maximizing the overlap of write and read operation time at the same time, and maximizes transmission and processing efficiency.

도 3은 본 발명의 실시예에 따른 피포 운용장치의 구성을 도시하는 도면으로서, 1은 피포 운용장치로서 입력부3과 출력부4를 구비한다. 그리고 피포2는 상용 동기 피포가 될 수 있다. 도 4는 본 발명의 실시예에 따라 상기 피포2의 읽기 및 쓰기 동작 시간을 도시하는 도면이다. 상기 도 3에서 피포2와 연결되는 각 단자의 명칭은 하기 표 1과 같다.3 is a view showing the configuration of a bag operating apparatus according to an embodiment of the present invention, 1 is an input unit 3 and an output unit 4 as a bag operating apparatus. And canopy 2 can be a commercial synchronous canopy. FIG. 4 is a diagram illustrating read and write operation times of the PPO 2 according to an embodiment of the present invention. In FIG. 3, names of the terminals connected to the PPO 2 are shown in Table 1 below.

신호명Signal name 기능function WRCLKWRCLK write clockwrite clock WRENWREN write enablewrite enable PENPEN programming enableprogramming enable HFHF half fullhalf full FRSTFRST FIFO resetFIFO reset WSOCWSOC write data start of cellwrite data start of cell WDWD write datawrite data

RDCLKRDCLK read clockread clock RDENRDEN read enableread enable AE/AFAE / AF almost empty / almost full flagalmost empty / almost full flag RSOCRSOC read data start of cellread data start of cell RDRD read dataread data IRIR input readyinput ready

상기 도 3을 참조하면, 피포2(동기화 피포)는 고수위(high water maker)와 저수위(low water maker)를 프로그래밍이 가능하게 되어있다. 본 발명의 실시예에서는 이 기능을 이용하여 적용되는 환경의 쓰기 및 읽기 주파수에 따라 피포 운용장치1이 전원 온 되었을 때, 상기 피포2의 쓰기 동작과 읽기 동작이 최대한 중첩될 수 있는 카운트(count) 만큼 프로그래밍하여 사용하며, 이때의 카운터 값은 하기 수학식 1에 의하여 구해진 값을 프로그램한다.Referring to FIG. 3, the coater 2 (synchronization coater) is programmable to a high water maker and a low water maker. According to an embodiment of the present invention, when the Popo operating device 1 is powered on according to the write and read frequency of the environment to be applied using this function, a count in which the write and read operations of the Popo 2 can overlap as much as possible. The program is used as much as possible, and the counter value at this time programs the value obtained by Equation 1 below.

Figure pat00001
Figure pat00001

상기 수학식 1에서 Cp는 프로그래밍 카운터 값(programming counter value)이고, Cn은 1 셀의 바이트 수이며, F1은 쓰기 주파수이고, F2는 읽기 주파수를 의미한다.In Equation 1, Cp is a programming counter value, Cn is the number of bytes in one cell, F1 is a write frequency, and F2 is a read frequency.

도 5는 본 발명의 실시예에 따라 피포2에 데이터를 쓰는 동작을 도시하는 흐름도이고, 도 6은 본 발명의 실시예에 따라 피포2에서 데이터를 읽는 동작을 도시하는 흐름도이다.FIG. 5 is a flowchart illustrating an operation of writing data to PIPO 2 according to an embodiment of the present invention, and FIG. 6 is a flowchart illustrating an operation of reading data from PIPO 2 according to an embodiment of the present invention.

먼저 상기 도 5를 참조하여 피포2에 데이터 쓰기 동작을 살펴보면, 511단계에서 PRST가 0에서 1로 변환되면, 513단계에서 IR을 검사한다. 이때 상기 IR신호가 1이 되는 것을 감지하면, 515단계에서 1클럭 주기 동안에서 상기 PEN신호와 WREN신호를 0로 세트하고 기록 데이터 WD(0:6)를 상기 수학식 1에서 구해진 값으로 출력한다. 이후 517단계에서 PEN신호 및 WREN신호를 1로 세트한다. 이후 519단계에서 HF신호와 AE/AF신호를 검사하여 동시에 1이 되는 경우에는 523단계에서 상기 기록데이타 WD(0:8)을 출력하고, WSOC를 첫 번째 한 클럭 동안 1로 발생시키고 WREN을 0로 세팅시킨다. 그러나 상기 519단계에서 HF신호와 AE/AF신호를 검사하여 동시에 1이 되지 않는 경우에는 521단계에서 상기 FE가 1일 될 때 까지 대기한다. 따라서 상기 피포2에서 데이터를 쓰는 경우, 상기 519단계-523단계를 반복 수행하면서 1 셀 만큼 쓴 후 다시 처음의 동작을 반복 수행한다.First, referring to FIG. 5, the data write operation to the PPO 2 is performed. When the PRST is converted from 0 to 1 in step 511, the IR is checked in step 513. If the IR signal is detected to be 1, in step 515, the PEN signal and the WREN signal are set to 0 for one clock period, and the write data WD (0: 6) is output as the value obtained from Equation 1. . Thereafter, in step 517, the PEN signal and the WREN signal are set to one. In step 519, when the HF signal and the AE / AF signal are examined and become 1 at the same time, the recording data WD (0: 8) is output in step 523, the WSOC is generated as 1 during the first one clock, and the WREN is 0. Set to. However, if the HF signal and the AE / AF signal are examined at step 519 and not at the same time, the wait is performed until the FE becomes 1 at step 521. Therefore, in the case of writing data in the PII, the first operation is repeated again after writing as many as one cell while repeating steps 519 to 523.

두 번째로 상기 도 6을 참조하여 피포에 씌여진 데이터를 읽는 동작을 살펴보면, 611단계에서 기록된 바이트 수가 중첩 카운터의 값이 되었음을 나타내는 상기 HF신호를 검사하며, HF신호가 1인 경우에는 613단계에서 피포2에 저장된 1셀의 데이터를 리드한다. 그리고 다시 615단계에서 상기 HF신호를 검사하여 1인 경우에는 617단계에서 다시 피포2에 저장된 1셀의 데이터를 더 읽으며, 619단계에서 HF신호를 다시 검사한다. 상기와 같이 수행되는 611단계-621단계의 피포2에 저장된 데이터를 읽는 동작에서는 상기 HF신호가 1이면 피포2에 저장된 데이터를 연속하여 읽어 출력하며, 상기 HF신호가 0이면 상기 피포2에 씌여진 데이터를 읽지 않고 상기 HF신호가 1이 될 때 까지 대기한다.Next, referring to FIG. 6, the operation of reading data written in the PPO is examined. In step 611, the HF signal indicating that the number of bytes written has become the value of the overlap counter is examined, and if the HF signal is 1, step 613. Reads data from one cell stored in PPO2. In step 615, the HF signal is examined again, and in the case of 1, in step 617, data of one cell stored in the PPO 2 is read again, and in step 619, the HF signal is again examined. In the operation of reading the data stored in the PPO 2 in steps 611 to 621 performed as described above, if the HF signal is 1, the data stored in the P FI 2 is continuously read and output. If the HF signal is 0, the PPO 2 is written. It waits until the HF signal becomes 1 without reading data.

상기한 바와 같이 본 발명의 실시예에 따라 입력부3이 상기 피포2에 데이터 쓰기 및 읽기 동작을 수행하는 과정을 살펴보면, 상기 피포2에 데이터를 쓰는 동작은 상기 HF신호와 AE/AF 신호를 검사하여 동시에 1이 되었을 경우에 기록하고자하는 데이터 WD(0:8)을 출력하고, WSOC를 첫 번째 클럭 동안 1로 발생시키고 WREN을 0로 세팅시켜 피포2가 데이터를 저장할 수 있도록 제어한다. 상기와 같이 데이터를 기록하는 동작은 한 개의 셀 크기 만큼 피포2에 데이터를 쓴 후 다시 위와 같은 동작을 반복 수행한다. 상기와 같은 과정을 반복적으로 수행한다. 따라서 서로 상이한 주파수를 사용하는 피포2를 운용하는 경우, 읽기 동작이 쓰기 동작을 추월하지 않도록 상기 피포2에 데이터를 기록한다.As described above, when the input unit 3 performs a data write and read operation on the PPO 2 according to an embodiment of the present invention, the operation of writing the data to the PPO 2 may be performed by examining the HF signal and the AE / AF signal. When it becomes 1 at the same time, it outputs the data WD (0: 8) to be recorded, generates WSOC as 1 during the first clock and sets WREN to 0 to control the data to be saved. As described above, the data recording operation is repeated by repeating the above operation after writing the data in the PII 2 by one cell size. The above process is repeatedly performed. Therefore, in the case of operating the Popo 2 using different frequencies, data is written to the Popo 2 so that the read operation does not overwrite the write operation.

그러면 출력부4에서는 AE/AF신호를 검사하여 0으로 변화될 때 읽기 데이터 RD(0:7) 및 RSOC 비트를 통하여 1 바이트 데이터를 읽어와 RSOC가 1인지를 확인한다. 이때 상기 RSOC가 1이면 1셀의 나머지 데이터를 읽어온다. 그렇지 않으면 읽은 데이터 바이트를 폐기하고, 다시 1바이트의 데이터 및 RSOC를 읽어와 위와 같은 동작을 반복 수행한다. 상기와 같이 1셀의 데이터를 읽은 다음, 다시 AE/AF를 검사하여 상기 AE/AF가 1이면 0가 될 때 까지 검사 동작을 반복하고, 0가 되면 처음의 동작을 반복한다. 따라서 서로 상이한 주파수를 사용하는 피포2를 운용하는 경우, 쓰기 동작이 읽기 동작을 추월(overwrite)하지 않도록 피포2에 씌여진 데이터의 읽기 동작을 제어한다.Then, the output unit 4 checks the AE / AF signal and reads one byte of data through the read data RD (0: 7) and the RSOC bit when it changes to 0 to check whether the RSOC is one. At this time, if the RSOC is 1, the remaining data of one cell is read. Otherwise, the read data byte is discarded and 1 byte of data and RSOC are read again and the above operation is repeated. After reading data of one cell as described above, the AE / AF is checked again, and if the AE / AF is 1, the test operation is repeated until 0, and if the value is 0, the first operation is repeated. Therefore, in the case of operating the Popo 2 using different frequencies, the read operation of the data written in the Popo 2 is controlled so that the write operation does not overwrite the read operation.

따라서 상기한 바와 같이 서로 상이한 주파수를 사용하는 피포2를 운용하는 경우, 읽기 동작이 쓰기 동작을 추월하지 않도록 상기 피포2에 데이터를 기록하며, 또한 쓰기 동작이 읽기 동작을 추월하지 않도록 피포2에 씌여진 데이터의 읽기 동작을 제어한다. 이를 위하여 피포2의 쓰기 및 읽기 동작을 수행할 시 읽기 및 쓰기 시간을 최적으로 중첩시켜 병렬로 피포2의 읽기 및 쓰기 동작을 수행할 수 있어 데이터의 전송 및 처리 시간을 최적화할 수 있다.Therefore, in the case of operating the Pico 2 using different frequencies as described above, the data is written to the Ppo 2 so that the read operation does not overwrite the write operation, and the write operation is written on the Ppo 2 so that the write operation does not overtake the read operation. Controls reading of binary data. For this purpose, the read and write time can be optimally superimposed when performing the write and read operations of the PIPO 2 to perform the read and write operations of the PIPO 2 in parallel, thereby optimizing the data transmission and processing time.

도 4는 본 발명의 실시예에 따라 입출력이 서로 상이한 동작 주파수에서 효율적인 동작이 가능하도록 하는 피포 운용장치에서 피포2의 쓰기 및 읽기 동작 시간을 설명하기 위한 도면이다. 상기 도 4에서 입력 주파수가 19.44MHz이고 출력주파수가 33MHz일 경우, 그리고 1셀의 크기가 53바이트라면, 상기 수학식 1에 의해 전송 효율을 계산해보면 53-(19.4/33)*53=32가 된다. 따라서 (32/53)*100=54%의 전송 효율이 증가된다.FIG. 4 is a diagram illustrating a write and read operation time of a PPO 2 in a PIP operation apparatus in which an input / output enables efficient operation at different operating frequencies according to an embodiment of the present invention. In FIG. 4, if the input frequency is 19.44 MHz and the output frequency is 33 MHz, and the size of one cell is 53 bytes, when the transmission efficiency is calculated by Equation 1, 53- (19.4 / 33) * 53 = 32 do. Therefore, the transmission efficiency of (32/53) * 100 = 54% is increased.

상기한 바와 같이 입력과 출력의 동작 주파수가 상이한 환경에서 피포를 사용하여 하드웨어를 설계하는 경우, 특히 저속의 피포 쓰기와 고속의 피포 읽기 동작 간에 발생될 수 있는 데이터의 앰프티 현상을 제거하고, 동시에 쓰기와 읽기 두 동작 시간의 중첩을 최대화하여 상호 병렬 수행시켜 전송 효율을 최적화할 수 있다. 특히 비동기 전송모드 교환기의 가입자 정합장치에서 본 발명의 실시예에 따른 피포 동작 방법을 적용하는 경우에는 가입자 셀 지연을 최소화시킬 수 있는 있다.As described above, in the case of designing the hardware by using Pappo in an environment where the operating frequency of the input and the output are different, in particular, the amplification of data that may occur between the low speed Ppo writing and the fast Ppo reading operation is eliminated, and The overlap between the write and read operation times can be maximized to optimize parallel transfer efficiency. Particularly, in case of applying the method of operating a packet according to an embodiment of the present invention, a subscriber matching device of an asynchronous transmission mode switch can minimize subscriber cell delay.

Claims (2)

상이한 입출력 속도를 갖는 시스템의 피포 쓰기 및 읽기 방법에 있어서,In the writing and reading methods of systems having different input / output speeds, 전원 온시 셀크기-(쓰기 주파수/읽기 주파수)*셀 크기로 중첩 카운터 값을 설정하는 단계와,Setting an overlap counter value with the cell size-(write frequency / read frequency) * cell size at power on; 상기 셀의 지작임을 나타는 신호를 첫 번째 한 클럭 동안 발생하고 상기 한 셀 크기의 데이터를 피포에 쓰는 피포 쓰기 단계와,A write writing step of generating a signal indicating that the cell is the first one clock and writing data of one cell size to the drawing; 상기 피포에 쓰여진 한 셀 중에서 기록된 바이트 수가 상기 중첩 카운터의 값이 되었을 때부터 상기 피포에 쓰여진 데이터를 읽는 피포 읽기 단계로 이루어져,A reading step of reading data written in the drawing, from the time when the number of bytes written in one cell written in the drawing becomes the value of the overlapping counter, 상기 피포에 데이터의 쓰기 및 읽기를 병렬로 수행함을 특징으로 하는 피포의 쓰기 및 읽기 제어방법.Write and read control method of the capo characterized in that the writing and reading of the data in parallel to the capo. 제1항에 있어서, 상기 피포 읽기 단계가,The method of claim 1, wherein the reading of the encapsulation step comprises: 1바이트의 데이터를 읽어 상기 1바이트가 상기 셀의 시작임을 나타내는 신호인 경우에 나머지 데이터들을 읽어오며, 그렇지 않으면 읽은 데이터를 폐기하는 것을 반복 수행함을 특징으로 하는 특징으로 하는 피포의 쓰기 및 읽기 제어방법.If the data of one byte is a signal indicating that the first byte is the start of the cell, the remaining data is read; otherwise, the read and write control method is characterized in that the discarding of the read data is repeated. .
KR1019970009305A 1997-03-19 1997-03-19 Apparatus and method for reading and writing data in fifo having different imput/output data rate KR100224112B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970009305A KR100224112B1 (en) 1997-03-19 1997-03-19 Apparatus and method for reading and writing data in fifo having different imput/output data rate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970009305A KR100224112B1 (en) 1997-03-19 1997-03-19 Apparatus and method for reading and writing data in fifo having different imput/output data rate

Publications (2)

Publication Number Publication Date
KR19980073779A KR19980073779A (en) 1998-11-05
KR100224112B1 true KR100224112B1 (en) 1999-10-15

Family

ID=19500084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009305A KR100224112B1 (en) 1997-03-19 1997-03-19 Apparatus and method for reading and writing data in fifo having different imput/output data rate

Country Status (1)

Country Link
KR (1) KR100224112B1 (en)

Also Published As

Publication number Publication date
KR19980073779A (en) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100224112B1 (en) Apparatus and method for reading and writing data in fifo having different imput/output data rate
US7577878B2 (en) Method for storing or transferring data using time sequencing
CN108600042A (en) WiFi test method and device for electronic equipment, storage medium and test equipment
US5777995A (en) Translator chip for a wideband network
KR100419256B1 (en) Apparatus and Method for Cell Interface of different Clock Rate System
JP2002204284A (en) Circuit for generating aos test signal conforming to ccsds
KR100232492B1 (en) Apparatus for interface compensation between devices having different operation frequencies for atm
JP3183956B2 (en) Buffer memory circuit
KR200183055Y1 (en) Fifo control device
JP2800808B2 (en) Spreading code phase shift circuit
JP3199038B2 (en) ATM cell pipeline processing method and apparatus
JP3562371B2 (en) ATM cell processing system, processing method, and recording medium
JPH09274599A (en) Buffer memory device
KR100188940B1 (en) Double stac control apparatus using single memory and data transfer method
JPH0432922A (en) Interface control circuit
JP2923892B1 (en) ATM cell insertion system and method
JP3917736B2 (en) Integrated circuit
JP3221429B2 (en) OAM processing device for ATM cells
JPS6057745A (en) Interface circuit
JPH0458355A (en) Interface control circuit
US20020171452A1 (en) Circuits, architectures, and methods for generating a periodic signal in a memory
JPH1051469A (en) Atm switch
JPH10341258A (en) Multiplex converter
JP2002124950A (en) Memory control circuit
JPH05109262A (en) Memory circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080604

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee