KR100223859B1 - 디지탈 티브이 수신기 - Google Patents

디지탈 티브이 수신기 Download PDF

Info

Publication number
KR100223859B1
KR100223859B1 KR1019960027960A KR19960027960A KR100223859B1 KR 100223859 B1 KR100223859 B1 KR 100223859B1 KR 1019960027960 A KR1019960027960 A KR 1019960027960A KR 19960027960 A KR19960027960 A KR 19960027960A KR 100223859 B1 KR100223859 B1 KR 100223859B1
Authority
KR
South Korea
Prior art keywords
memory
digital
receiver
transport
control
Prior art date
Application number
KR1019960027960A
Other languages
English (en)
Other versions
KR980013293A (ko
Inventor
김대진
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960027960A priority Critical patent/KR100223859B1/ko
Publication of KR980013293A publication Critical patent/KR980013293A/ko
Application granted granted Critical
Publication of KR100223859B1 publication Critical patent/KR100223859B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 발명은 디지탈 TV에 관한것으로 특히, ATV(Advanced Television)에서 하나의 메모리로 통합한 디지탈 TV 수신기에 관한것이다.
종래기술에 따른 디지탈 TV 수신기에서 호스트 프로세서, 트랜스포트 디코더, 비디오 디코더, 비디오 디스플레이 디코더의 각 칩들은 서로 처리속도가 다르기 때문에 각각의 메모리를 사용하므로 이에 따른 비경제성과 메모리 사용효율이 떨어지는 문제점이 발생된다.
본 발명에 따른 디지탈 TV 수신기의 특징은 복조수단, 전송 디코딩수단, 영상 디코딩수단, 영상 디스플레이 처리수단 및 제어수단으로 구성된 디지탈 티브이 수신기에 있어서,영상신호를 수신하여 원하는 화면으로 출력하는데 필요한 저장수단과, 상기 각 수단과 상기 저장수단간의 데이타 엑세스 제어 및 데이타 처리속도를 제어하는 메모리 제어수단으로 구성되어 각 기능별로 필요했던 메모리를 메모리 제어부의 제어하에 하나의 메모리로 통합하여 사용하므로 메모리 영역을 효율적으로 사용할 수 있고 이에 따른 부수적인 인터넷 구현이나 게임등이 실현가능한 효과가 있다.

Description

디지탈 티브이(TV) 수신기
본 발명은 디지탈 TV에 관한것으로 특히, ATV(Advanced Television)에서 하나의 메모리로 통합한 디지탈 TV 수신기에 관한것이다.
이하, 첨부된 도면을 참조하여 종래기술에 따른 디지탈 TV 수신기를 설명하면 다음과 같다.
도1은 종래기술에 따른 디지탈 TV 수신기의 구성을 보여주는 블록도로써, 안테나를 통해 송신된 아날로그 신호를 수신하여 디지탈 신호로 변환 출력하는 수신부(11)와, 상기 수신부(11)에서 출력되는 신호를 디코딩하여 오디오 신호와 비디오 신호를 각각 출력하는 트랜스포트(12)와, 상기 트랜스포트(12)로 입력된 디지탈 신호를 일시 저장하고, 엑세스하는 트랜스포트 램(13)과, 상기 트랜스포트(12) 및 전체 시스템을 제어하는 호스트 프로세서(14)와, 상기 호스트 프로세서(14)의 동작에 필요한 프로그램 코드와 데이타를 저장하고, 엑세스하는 흐스트 롬(15) 및 호스트 램(16)과, 상기 트랜스포트(12)에 출력된 오디오 신호를 디코딩하여 증폭기(17)와 스피커로 출력하는 오디오 디코더(18)와, 상기 트랜스포트(12)에 출력된 비디오 신호를 디코딩하여 출력하는 비디오 디코더(19)와, 상기 비디오 디코더(19)의 디코딩 동작에 필요한 데이타를 저장 및 엑세스하는 비디오 디코더 램(20)과, 상기 비디오 디코더(19)의 디코딩 된 신호를 입력받아 모니터(21)에 디스플레이 하도록 처리하는 비디오 디스플레이 프로세서(VDP)(22)와, 상기 VDP(22)의 디스플레이 동작에 필요한 데이타를 저장 및 엑세스하는 VDP 램(23)으로 구성된다.
이와같이 구성된 종래기술에 따른 디지탈 TV 수신기의 동작을 살펴보면 수신부(11) 안테나를 통해 송신된 아날로그 신호를 수신하여 상기 트랜스포트(12)는 트랜스포트 램(13)을 이용하여 디지탈 신호로 변환 출력하면 상기 수신부(11)에서 출력되는 신호를 디코딩하여 오디오 신호와 비디오 신호를 각각 출력한다.
상기 트랜스포트(12)는 호스트 롬(15) 및 호스트 램(16)을 이용하여 전체 시스템을 동작하는 호스트 프로세서(14)의 제어에 의해 동작된다.
상기 트랜스포트(12)에 출력된 오디오 신호를 오디오 디코더(18)는 디코딩하여 증폭기(17)와 스피커로 출력하고, 상기 트랜스포트(12)에 출력된 비디오 신호를 비디오 디코더(19)는 비디오 디코더 램(20)을 이용하여 디코딩한다.
상기 비디오 디코더(19)의 디코딩된 신호를 입력받은 비디오 디스플레이 프로세서(VDP)(22)는 모니터(21)에 디스플레이 하도록 신호를 처리하여 출력한다.
즉, 상기 램(13)(16)(20)(23)이 호스트 프로세서(14), 트랜스포트(12), 비디오 디코더(19), 비디오 디스플레이 디코더(22)에 각각 연결되어 있다.
종래기술에 따른 디지탈 TV 수신기에서 호스트 프로세서, 트랜스포트 디코더, 비디오 디코더, 비디오 디스플래이 디코더의 각 칩들은 서로 처리속도가 다르고 느리기 때문에 각각의 메모리를 두어야하므로 이에 따른 비경제성과 메모리 사용효율이 떨어지는 문제점이 발생된다.
본 발명은 상기와 같은 종래기술에 따른 문제점을 해결하기 위하여 안출한 것으로 각 기능 칩마다 필요했던 메모리를 메모리 제어부의 제어에 의해 하나의 메모리로 통합하여 이용할 수 있는 디지탈 TV 수신기를 제공하는 데 그 목적이 있다.
도1은 종래기술에 따른 디지탈 TV 수신기의 구성을 보여주는 블록도
도2는 본 발명에 따른 디지탈 TV 수신기의 구성을 보여주는 블록도
도3은 본 발명에 따른 메모리 제어부의 상세 구성도
* 도면의 주요부분에 대한 부호의 설명
210 : 수신부 220 : 트랜스포트
230 : 호스트 프로세서 240 : 호스트 롬
250 : 증폭기 260 : 오디오 디코더
270 : 비디오 디코더 280 : 모니터
290 : VDP 300 : 통합 메모리
310 : 메모리 제어부
본 발명에 따른 디지탈 TV 수신기는 통합된 저장수단과, 메모리 제어수단을 두어 이 저장수단과 각 수단간의 데이타 엑세스 제어 및 데이타 처리속도를 제어하는데 특징이 있다.
이하, 본 발명에 따른 디지탈 TV 수신기를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 디지탈 TV 수신기의 구성을 보여주는 블록도로써, 안테나를 통해 송신된 아날로그 신호를 수신하여 디지탈 신호로 변환 출력하는 수신부(210)와, 상기 수신부(210)에서 출력되는 신호를 디코딩하여 오디오 신호와 비디오 신호를 각각 출력하는 트랜스포트(220)와, 상기 트랜스포트(220) 및 전체 시스템을 제어하는 호스트 프로세서(230)와, 상기 호스트 프로세서(230)의 동작에 필요한 프로그램 코드를 저장하는 호스트 롬(240)과, 상기 트랜스포트(220)에 출력된 오디오 신호를 디코딩하여 증폭기(250)와 스피커로 출력하는 오디오 디코더(260)와, 상기 트랜스포트(220)에 출력된 비디오 신호를 디코딩하여 출력하는 비디오 디코더(270)와, 상기 비디오 디코더(270)의 디코딩된 신호를 입력받아 모니터(280)에 디스플레이 하도록 처리하는 비디오 디스플레이 프로세서(VDP)(290)와, 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)의 각 동작에 필요한 메모리를 통합한 통합 메모리(300)와, 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)와 상기 통합 메모리(300)가 연결되어 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)와 통합 메모리(300)간의 데이타 엑세스 제어 및 데이타 처리속도를 조절하는 메모리 제어부(310)로 구성된다.
상기와 같이 구성된 본 발명에 따른 디지탈 TV 수신기의 동작을 살펴보면 수신부(210)가 안테나를 통해 송신된 아날로그 신호를 수신하여 디지탈 신흐로 변환 출력하면 이를 입력받은 상기 트랜스포트(220)는 상기 메모리 제어부(310)의 제어에 따른 통합 메모리(300)의 이용으로 상기 수신부(2l0)에서 출력되는 신호를 디코딩하여 오디오 신호와 비디오 신호를 각각 출력한다.
또한 상기 트랜스포트(220)는 호스트 롬(240) 및 통합 메모리(300)을 이용하여 전체시스템을 동작하는 호스트 프로세서(230)의 제어에 의해 동작된다.
상기 트랜스포트(220)에서 출력된 오디오 신호는 오디오 디코더(260)가 디코딩하여증폭기(250)와 스피커로 출력하고, 상기 트랜스포트(220)에서 출력된 비디오 신호는비디오 디코더(270)가 메모리 제어부(310)의 제어에 따른 통합 메모리(300)를 이용하여 디코딩한다.
그리고 상기 비디오 디코더(270)의 디코딩된 신흐를 입력받은 비디오 디스플레이 프로세서(VDP)(290)도 역시 상기 메모리 제어부(310)의 제어에 의한 통합 메모리(300)를 이용하여 모니터(280)에 디스플레이 하도록 신호를 처리하여 출력한다.
여기서 상기 통합 메모리(300)의 처리속도는 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)이 요구하는 데이타를 타임 멀티플렉싱해서 읽고 쓸 수 있을 정도로 빠르다고 가정하면 이 통합 메모리(300)의 처리속도와 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)가 데이타를 리드/라이트하는 속도의 차이가 발생된다.
상기 속도의 차는 메모리 제어부(310)를 사용하여 해결하는데 이를 도 3을 참조하여 설명하면 다음과 같다.
상기 메모리 제어부(310)는 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)와의 인터페이스에 각각 버퍼를 달아 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)에서 고속 메모리 제어부(310)에 주는 데이타가 패스트-페이지 모드(fast-page mode)가 아니더라도 고속 메모리 제어부(310)에서 통합 메모리(300)에 주는 데이타는 가능한한 패스트-페이지모드가 되도록 한다.
만약 상기 통합 메모리(300)에 라이트시 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(2잇))는 고속 메모리 제어부(310)의 해당 버퍼에 어드레스와 데이타를 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)의 속도로 쓴다.
그러면 상기 고속 메모리 제어부(310)는 버퍼 상태와 우선순위를 살펴보아 가능한한패스트-페이지 모드로 통합 메모리(300)에 쓴다.
한편, 상기 통합 메모리(300)로부터 리드시 상기 호스트 프로세서(230), 트랜스포트(220), 비디오 디코더(270) 및 VDP(290)에서는 고속 메모리 제어부(310)의 해당 버퍼에 리드할 어드레스를 준다.
그런면 고속 메모리 제어부(310)는 버퍼상태와 우선순위를 살펴보아 가능한한 패스트-페이지 모드로 상기 통합 메모리(300)로부터 데이타를 읽어다가 고속으로 해당 버퍼에 적어 놓은 다음 해당 칩에 레디(READY)신호와 함꼐 데이타를 보낸다.
그러므로 상기 통합 메모리(300)는 호스트 프로세서(230), 트랜스포트(220), 비디오디코더(270) 및 VDP(290)이 각각 사용하는 메모리 영역을 동적으로 할당해 사용된다.
예를 들어 SD(Standard Definition)을 디코딩할 경우에는 비디오 디코딩 메모리와VDP 메모리 영역을 조금만 할당하고 호스트에 많은 메모리를 할당해 인터넷이나 게임등의 소프트웨어에 사용할 수 있다.
상기에서 살펴 본 바와 같이 본 발명에 따른 디지탈 TV 수신기는 각 기능별로 필요했던 메모리를 메모리 제어부의 제어하에 하나의 메모리로 통합하여 사용하므로 메모리 영역을 효율적으로 사용할 수 있고 이에 따른 부수적인 인터넷 구현이나 게임등이 실현가능한 효과가 있다.

Claims (3)

  1. 복조수단, 전송 디코딩수단, 영상 디코딩수단, 영상 디스플레이 처리수단 및 제어수단으로 구성된 디지탈 티브이 수신기에 있어서, 영상신호를 수신하여 원하는 화면으로 출력하는데 필요한 저장수단과 상기 각 수단과 상기 저장수단간의 데이타 엑세스 제어 및 데이타 처리속도를 제어 메모리 제어수단으로 구성됨을 특징으로 하는 디지탈 티브이 수신기.
  2. 제1항에 있어서, 메모리 제어수단은 상기 수단별과의 인터페이스에 각각 버퍼를 달아 상기 통합 메모리와의 데이타 처리속도를 제어함을 특징으로 하는 디지탈 티브이 수신기.
  3. 제1항에 있어서, 저장수단은 각 수단별로 필요한 메모리를 통합한것임을 특징으로 하는 디지탈 티브이 수신기.
KR1019960027960A 1996-07-11 1996-07-11 디지탈 티브이 수신기 KR100223859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960027960A KR100223859B1 (ko) 1996-07-11 1996-07-11 디지탈 티브이 수신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027960A KR100223859B1 (ko) 1996-07-11 1996-07-11 디지탈 티브이 수신기

Publications (2)

Publication Number Publication Date
KR980013293A KR980013293A (ko) 1998-04-30
KR100223859B1 true KR100223859B1 (ko) 1999-10-15

Family

ID=19466003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027960A KR100223859B1 (ko) 1996-07-11 1996-07-11 디지탈 티브이 수신기

Country Status (1)

Country Link
KR (1) KR100223859B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058096A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 디지털 티브이의 통합 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058096A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 디지털 티브이의 통합 메모리 장치

Also Published As

Publication number Publication date
KR980013293A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
EP0714213B1 (en) MPEG2 transport decoder
US6297794B1 (en) Method of switching video sources and computer system employing this method
RU95106681A (ru) Система для обработки компонент программ (варианты), схема адресации и устройство для транспортного процессора
TWI459816B (zh) 視訊緩衝器管理技術
US6680754B1 (en) Digital broadcasting receiving realizing picture-in-picture function using a plurality of decoders
GB2364609A (en) Providing removably connected extension boards in a multimedia system
US20110316862A1 (en) Multi-Processor
US6366325B1 (en) Single port video capture circuit and method
US7433411B2 (en) Receiver, CPU and decoder with improved signal decoding
KR100223859B1 (ko) 디지탈 티브이 수신기
KR100304887B1 (ko) 오디오신호처리장치
WO1998044745A1 (en) Apparatus and method for simultaneous video decompression
JP4132319B2 (ja) 集積回路装置及び集積化方法
US20070041587A1 (en) Digital audio broadcasting modem interface system for receiving multi-channel and its working method
KR100382655B1 (ko) 프로그램 저장 방법 및 이에 적합한 저장 장치
US20070130608A1 (en) Method and apparatus for overlaying broadcast video with application graphic in DTV
KR100469278B1 (ko) Ｄｔｖ 시스템의 디코더 ａｓｉｃ
KR20040032208A (ko) 인터넷 ｄｖｄ 모니터
KR20060112540A (ko) 텔레비젼 수상기에서의 섬네일 이미지 처리 장치 및 방법
JP3161344B2 (ja) 復号化装置
KR20020080261A (ko) 데이터 처리 장치
KR100191721B1 (ko) 쓰리디오 엠투 시스템의 어플리케이션 프로그램 구동 마이크로 카드 장치
US20010004752A1 (en) Communication interface between processors and semiconductor integrated circuit apparatus
KR100206986B1 (ko) 유에스비(usb)용 카메라 인터페이스
KR970008635B1 (ko) 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee