KR100223806B1 - 웨이퍼 네이밍 패턴방법 - Google Patents

Abstract

본 발명은 웨이퍼 패턴방법에 관한 것으로 특히 웨이퍼 고유번호 식별에 유리하도록 한 웨이퍼 패턴방법에 관한 것이다.

이를 위한 본 발명의 웨이퍼 패턴방법은 웨이퍼 고유번호를 네이밍 함에 있어서, 웨이퍼 고유번호의 문형이 서로 다른 4개 이상의 방향에서 난반사가 일어나도록 패터닝 하는 것을 특징으로 하는 웨이퍼 네이밍 패턴방법이다.

이 발명에 의하면 많은 각도에서 난반사가 일어나 여러 각도에서 문자판독이 가능하여 웨이퍼 훼손을 줄일 수 있는 효과가 있다.

Description

웨이퍼 네이밍 패턴방법

본 발명은 웨이퍼 네임의 패터닝 방법에 관한 것으로, 특히 웨이퍼 고유번호 식별에 유리하도록 한 웨이퍼 네임의 패터닝 방법에 관한 것이다.

웨이퍼의 재료는 지구상의 가장 풍부한 원소중의 하나인 실리콘을 주로 사용하고 있다.

이러한 실리콘 웨이퍼 생산의 첫단계는 규소로 부터 고순도의 실리콘을 추출하는 일이다.

몇 PPB(Part Per Billion, 10억분의 일) 이하의 순도를 가지는 실리콘을 전자급 혹은 반도체급이라 한다.

고순도 실리콘을 추출하는데에는 수소환원과 실리콘 함유가스의 열분해 등 2가지 방법이 있다.

수소환원은 사염화 규소나 삼염화 사일렌을 사용한다.

즉 사염화 실리콘은 SiCl₄+ 2H₂→ 4HCl + Si 식에 의해서, 삼염화 사일렌은 2SiHCl₃+ 2H₂→ 6HCl + 2Si식에 의해서 실리콘을 추출하는데 이때 추출된 실리콘은 다결정 실리콘(Si)이다.

다결정 물질은 마치 아무렇게나 쌓여 있는 벽돌더미처럼 단위셀이 모인 것이고 단결정 물질은 질서있게 쌓은 벽돌처럼 정확하게 반복된 형태로 모든 셀이 배열되어 있다.

상기 다결정 실리콘으로 부터 단결정 실리콘을 제조하는 과정을 단결정 성장이라하며 성장방법에는 CZ(Czochralski)와 플로팅죤(Floating-Zone) 방법이 있다. 상기 성장된 단결정 실리콘을 잘라낸 것을 실리콘 웨이퍼(Wafer)라 한다.

상기 단결정 성장시 불순물을 첨가하여 n형 및 P형 실리콘 웨이퍼를 제조할 수 있다.

상기와 같은 웨이퍼를 이용하여 소자의 제조공정이 끝난후에 소자의 작동여부를 알기 위해서 조사를 하는데 이것을 웨이퍼 선별(Die Sort, Electricaly Sort)이라고 한다. 이 시험을 통해 동작을 못하는 칩은 점이 찍히게 된다.

이하 웨이퍼 패턴방법을 첨부된 도면을 참고하여 설명하면 다음과 같다.

도1은 일반적인 반도체 웨이퍼 평면도이다.

도1에서 소자 제조공정이 끝난 웨이퍼는 개개의 칩(Die)(11)으로 나누어 겉을 싸고 패키지로 연결을 하는데 상기 칩(Die)(11)은 웨이퍼 표면위에 같은 패턴이 완성되었을 때, 개별 반도체 소자일 수도 있고, IC일 수도 있다.

상기 웨이퍼를 개개의 칩(11)으로 나누기 위해 톱질하는 영역을 스크라이브 라인(Scribe Line)(12)이라 한다.

웨이퍼에는 특이한 패턴의 칩이 몇개 있는데 이것을 엔지니어링 테스트 다이(Engineering Test Die)(13)라 한다.

이는 정상적인 칩과 같은 공정으로 형성된 특별한 테스트 소자로 트랜지스터, 다이오드, 저항 및 커패시터는 너무 작아서, 공정중에 테스트하기 어려우므로 이 엔진니어링 테스트 다이는 공정중의 품질관리를 위해 크게 만들어지며 완성된 웨이퍼의 패턴이 여러 공정의 질을 보여주기 때문에 수율을 높이는데도 기여를 한다.

각 웨이퍼는 에즈 다이(Edge Die)(14)라 하는 미완성의 칩을 가지는데 이들은 가장자리 부분에 위치하며 미완성이기 때문에 결국 웨이퍼의 손실이 된다.

작은 웨이퍼에 큰 칩을 넣는다면 웨이퍼의 손실률도 그만큼 커지므로 보다 큰 직경의 웨이퍼를 생산하는 요인이 된다.

상기 웨이퍼의 위치기준이 되는 부분으로 플랫죤(Flat Zone)(15)이 있으며 상기 스크라이브 라인(12)중의 하나는 플랫죤(15)에 수직이 되도록 형서되어야 한다.

도2a, 도2b는 종래의 웨이퍼(Wafet) 평면도이다.

도2a에서 웨이퍼(21)의 플랫죤(Flat Zone)(22)에 웨이퍼 고유번호(23)가 표시되어 있다.

도2b에서 상기 웨이퍼 고유번호(23)를 확대한 것이다.

웨이퍼 고유번호(23)를 나타내기 위한 웨이퍼 네이밍 패턴(Wafet Naming Pattern)으로 다수개의 길다란 슬릿형태(24)를 사용하고 있다.

도3a, 도3b는 종래의 웨이퍼 네이밍 패턴(Wafer Naming Pattern)의 사시도이다. 도3에서 상기 도2b의 웨이퍼 고유번호(23)를 나타내기 위한 웨이퍼 네이밍 패턴으로 사용한 다수개의 길다란 슬릿형태(24)중 하나의 길다란 슬릿형태를 사시도로 나타낸 것이다.

도2, 도3에서와 같이 종래에는 웨이퍼 고유번호(23)를 나타내기 위해서 다수개의 길다란 슬릿형태(24)를 사용하였는데 이 길다란 슬릿형태(24)의 웨이퍼 네이밍 패턴은 제 1, 제 2, 제 3 면(25, 26, 27)에서만 즉 측면에서만 난반사(Scattering)가 일어나 해당 면으로만 웨이퍼 고유번호(23)의 판독이 가능하다.

상기 제 3 면(27)은 실제 차지하는 영역이 미소하므로 웨이퍼 고유번호(23)를 판독하는데 미치는 영향이 적으므로 주로 제 1, 제 2 면(25, 26)에 의해서 판독을 행한다.

종래 기술에서 난반사가 일어나는 해당 면이 적기 때문에 발생하는 문제점은 다음과 같다.

첫재, 웨이퍼 가공중 쌓이는 필름에 의해 웨이퍼 고유문자의 판독이 어렵다.

종래의 웨이퍼 네이밍 패턴인 길다란 슬릿형태의 문자위에 산화막(Oxide), 다결정 실리콘(Poly Silicon), 금속(Metal) 등의 필름이 웨이퍼 가공중 계속 쌓이게 되면 난반사가 일어나는 방향에서만 고유문자(23)를 판독할 수 있으므로 문자의 식별이 어렵게 되며 심지어 보이지 않는 경우도 있다.

둘째, 상기 첫번째와 같이 판독이 어려우므로 판독을 하기 위해서 인위적으로 돌리는 현상이 일어나 웨이퍼 손상의 위험이 크다.

본 발명은 종래의 이와 같은 문제점을 해결하기 위한 것으로, 최소한 서로 다른 4개의 방향에 난반사가 일어나도록 하여 보다 쉽게 문자판독이 가능하게 하는 웨이퍼 네이밍 패턴방법을 제공하는데 그 목적이 있다.

도1은 일반적인 반도체 웨이퍼 평면도

도2a, 도2b는 종래의 웨이퍼 평면도

도3a, 도3b는 종래의 웨이퍼 네이밍 패턴의 사시도

도4a, 도4b는 본 발명의 제 1 실시예 웨이퍼 평면도

도5는 본 발명의 제 1 실시예 웨이퍼 네이밍 패턴의 사시도

도6a, 도6b는 본발명의 제 2 실시예 웨이퍼 평면도

도7은 본 발명의 제 2 실시예 웨이퍼 네이밍 패턴의 사시도

* 도면의 주요부분에 대한 부호의 설명

41 : 웨이퍼 42 : 플랫죤

43 : 웨이퍼 고유번호

본 발명의 웨이퍼 네이밍 패턴방법은 웨이퍼 고유번호를 네이밍 함에 있어서, 상기 웨이퍼 고유번호의 문형이 서로 다른 4개 이상의 방향에서 난반사가 일어나도록 패터닝 하는 것을 특징으로 하는 웨이퍼 네이밍 패턴방법이다.

상기와 같은 본 발명의 웨이퍼 네임의 패터닝 방법에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도4a, 도4b는 본 발명의 제 1 실시예 웨이퍼(Wafer) 평면도이다.

도4a에서 웨이퍼(41)의 플랫죤(Flat Zone)(42)에 웨이퍼 고유번호(43)가 표시되어 있다.

도4b에서 상기 웨이퍼 고유번호(43)를 확대한 것이다.

상기 웨이퍼 고유번호(43)를 나타내기 위한 본 발명의 웨이퍼 네이밍 패턴은 다수개의 마름모 모양(44)을 사용하여 전체적인 문자를 형성한 것이다.

이때, 문형이 서양장기판 무늬의 형태를 갖는다.

도5는 본 발명의 제 1 실시예 웨이퍼 네이밍 패턴 사시도이다.

도5에서 상기 도4b의 웨이퍼 고유번호(43)를 나타내기 위한 웨이퍼 네이밍 패턴으로 사용한 다수개의 마름모꼴 형태(44)중 몇개의 마름모꼴 형태를 사시도로 나타낸 것이다.

도4, 도5에서와 같이 본 발명의 제 1 실시예에서는 웨이퍼 고유번호(43)를 나타내기 위해서는 다수개의 마름모 모양(44)을 사용하였는데 이 마름모 모양(44)의 웨이퍼 네이밍 패턴은 난반사(Scattering) 영역이 기존의 길다란 슬릿형태 보다 2배이기 때문에 여러 각도에서 문자판독이 유리한다.

마름모 모양을 사각형 모양으로 해도 같은 결과가 나온다.

도6a, 도6b는 본 발명의 제 2 실시예 웨이퍼(Wafer) 평면도이다.

도6a에서 웨이퍼(51)는 플랫죤(Flat Zone)(52)에 웨이퍼 고유번호(53)가 표시되어 있다. 도6b에서 상기 웨이퍼 고유번호(53)를 확대한 것이다.

상기 웨이퍼 고유번호(53)를 나타내기 위한 웨이퍼 네이밍 패턴으로 다수개의 지그형 모양(54)을 사용한다.

도7은 본 발명의 제 2 실시예 웨이퍼 네이밍 패턴의 사시도이다.

도7에서 상기 도6b의 웨이퍼 고유번호(53)를 나타내기 위한 웨이퍼 네이밍 패턴으로 사용한 다수개의 지그형 형태(44)중 몇개의 지그형 형태를 사시도로 나타낸 것이다.

도6 및 도7에서와 같이 본 발명의 제 2 실시예에서는 웨이퍼 고유번호(53)를 나타내기 위해서는 다수개의 지그모양(54)을 사용하였는데 이 지그형 모양(54)의 웨이퍼 네이밍 패턴은 난반사(Scattering) 영역이 제 1 실시예 보다 더 많아지며 보다 많은 각도에서 문자 판독이 가능하다.

본 발명의 제 1, 제 2 실시예에 따르면 여러 각도에서 문자판독이 가능하므로 웨이퍼 네이밍위에 산화막(Oxide), 다결정 실리콘(Poly Silicon), 금속(Metal) 등의 필름이 웨이퍼 가공중 계속 쌓여도 웨이퍼 고유번호 판독을 쉽게 할 수 있다.

이로 인해 인위적으로 웨이퍼를 방향돌림 할 필요가 없어 이로 인한 웨이퍼 훼손을 줄일 수 있는 효과가 있다.

Claims (4)

1. (정정) 웨이퍼 고유번호를 네이밍 함에 있어서, 난반사를 일으키는 면이 4개 이상이 되도록 웨이퍼 고유번호의 문형을 패터닝 하는 것을 특징으로 하는 웨이퍼 네이밍 패턴방법.
2. 제1항에 있어서, 웨이퍼 고유번호의 문형을 마름모 모양으로 하는 것을 특징으로 하는 웨이퍼 네이밍 패턴방법.
3. 제1항에 있어서, 웨이퍼 고유번호의 문형을 사각형 모양으로 하는 것을 특징으로 하는 웨이퍼 네이밍 패턴방법.
4. 제1항에 있어서, 웨이퍼 고유번호의 문형을 지그형 모양으로 하는 것을 특징으로 하는 웨이퍼 네이밍 패턴방법.