KR100223739B1 - Fabricating method of storage electrode for semiconductor device - Google Patents

Fabricating method of storage electrode for semiconductor device Download PDF

Info

Publication number
KR100223739B1
KR100223739B1 KR1019950064402A KR19950064402A KR100223739B1 KR 100223739 B1 KR100223739 B1 KR 100223739B1 KR 1019950064402 A KR1019950064402 A KR 1019950064402A KR 19950064402 A KR19950064402 A KR 19950064402A KR 100223739 B1 KR100223739 B1 KR 100223739B1
Authority
KR
South Korea
Prior art keywords
doped
polysilicon film
forming
storage electrode
charge storage
Prior art date
Application number
KR1019950064402A
Other languages
Korean (ko)
Other versions
KR970054212A (en
Inventor
엄금용
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950064402A priority Critical patent/KR100223739B1/en
Publication of KR970054212A publication Critical patent/KR970054212A/en
Application granted granted Critical
Publication of KR100223739B1 publication Critical patent/KR100223739B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

본 발명은 전하저장전극 콘택홀을 형성하는 단계; 상기 콘택홀 내부에 비도핑된 폴리실리콘막 및 도핑된 폴리실리콘막을 다수번 번갈아 적층하고 최상부에 반구형 폴리실리콘막을 형성하는 단계; 반구형 폴리실리콘막을 식각장벽으로 상기 도핑 및 비도핑된 폴리실리콘막을 건식식각하는 단계; 도핑 및 비도핑된 폴리실리콘막의 식각선택비를 사용하여 상기 도핑 및 비도핑된 폴리실리콘막을 습식식각하는 단계; 및 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법에 관한 것으로, 단차를 유발하지 않으면서 표면적이 큰 전하저장전극을 형성하여 후속 공정의 용이함과 소자의 고집적화에 대응하는 캐패시턴스를 확보하는 효과가 있다.The present invention comprises the steps of forming a charge storage electrode contact hole; Alternately stacking an undoped polysilicon film and a doped polysilicon film in the contact hole a plurality of times and forming a hemispherical polysilicon film on the top; Dry etching the doped and undoped polysilicon films using a hemispherical polysilicon film as an etch barrier; Wet etching the doped and undoped polysilicon layers using an etch selectivity of the doped and undoped polysilicon layers; And a heat treatment step, the method comprising: forming a charge storage electrode having a large surface area without inducing a step, thereby facilitating subsequent processing and high integration of the device; It is effective to secure.

Description

단차 없이 큰 표면적의 전하저장전극을 형성하기 위한 반도체소자 제조방법Method of manufacturing semiconductor device for forming charge storage electrode of large surface area without step difference

제1도는 종래기술에 따라 전하저장전극이 형성된 상태의 단면도.1 is a cross-sectional view of a state in which a charge storage electrode is formed according to the prior art.

제2a도 내지 제2d도는 본 발명의 일실시예에 따른 전하저장전극 형성 공정 단면도.2A to 2D are cross-sectional views of a process of forming a charge storage electrode according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 실리콘기판 22 : 층간산화막21 silicon substrate 22 interlayer oxide film

23a,23b,23c : 비도핑 폴리실리콘막 24a,24b : 도핑된 폴리실리콘막23a, 23b, 23c: undoped polysilicon film 24a, 24b: doped polysilicon film

25 : 반구형 폴리실리콘막25: hemispherical polysilicon film

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 단차 없이 큰 표면적의 전하저장전극을 형성하기 위한 반도체소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for forming a charge storage electrode having a large surface area without a step.

일반적으로, 반도체소자가 점차 고집적화 되어감에 따라 커패시터의 하부 전극인 전하저장전극의 크기가 적어 질 수밖에 없으며, 그로 인해 전하저장전극의 표면적이 적어져 셀당 필요로하는 충분한 커패시턴스(capacitance)를 확보하기 어렵게 된다.In general, as the semiconductor devices are increasingly integrated, the size of the charge storage electrode, which is the lower electrode of the capacitor, is inevitably decreased. As a result, the surface area of the charge storage electrode is reduced, thereby ensuring sufficient capacitance per cell. Becomes difficult.

따라서, 전하저장전극을 3차원적으로 형성하여 고집적화로 인한 좁은 공간에서 큰 표면적을 갖는 전하저장전극 형성 방법이 개발되고 있는 실정이다.Therefore, a method of forming a charge storage electrode having a large surface area in a narrow space due to high integration by forming the charge storage electrode in three dimensions has been developed.

제1도는 종래의 DRAM 전하저장전극 형성 공정도로서, 도면에 도시된 바와같이 트랜지스터 구조를 덮고 있는 층간산화막(12)의 소정부위를 식각하여 실리콘기판(11)이 노출되도록 전하저장전극 콘택홀을 형성한 다음, 전하저장전극용 전도막인 폴리실리콘막(13)을 증착하여 콘택홀이 매립되도록 함으로써 전하저장전극 콘택을 이루게 하였다.FIG. 1 is a diagram illustrating a conventional DRAM charge storage electrode forming process. As shown in the drawing, a predetermined portion of an interlayer oxide layer 12 covering a transistor structure is etched to form a charge storage electrode contact hole so that the silicon substrate 11 is exposed. Then, the polysilicon film 13, which is a conductive film for the charge storage electrode, was deposited to form contact holes, thereby forming a charge storage electrode contact.

이후에 희생산화막을 이용한 실리더형 전하저장전극을 형성하는 등, 표면적을 크게 하기 위하여 여러 공정으로 다양한 모양의 전하저장전극을 형성하는 방법에 적용되고 있으나, 점차 가속화되는 소자의 초고집적화에 대응하기 위해서는 보다 표면적이 극대화된 전하저장전극이 요구되고 있다.Later, it is applied to a method of forming various types of charge storage electrodes in various processes to increase the surface area, such as forming a cylinder type charge storage electrode using a sacrificial oxide film, but to cope with the ultra-high integration of devices which are gradually accelerated. For this purpose, a charge storage electrode having a more surface area is required.

그러나, 상기 제1도와 같은 상태에서 그 상부로 다양한 형태의 3차원 전하저장전극을 형성할 때, 초고집적화에 대응하는 표면적을 형성하기 위해서는 그 만큼 전하저장전극의 높이가 높아질 수밖에 없어 기판의 단차를 심화시킨다.However, when forming various types of three-dimensional charge storage electrodes thereon in the state shown in FIG. 1, in order to form a surface area corresponding to ultra-high integration, the height of the charge storage electrodes is inevitably increased. Deepen

그리고, 단차가 크게 발생하면 후속 공정인 금속배선 공정에서의 포토마스크(Photo Mask) 작업 등의 어려움으로 브릿지와 같은 문제점이 발생하게 된다.In addition, if a large step occurs, problems such as a bridge may occur due to difficulties such as photo mask work in a metal wiring process, which is a subsequent process.

따라서, 본 발명은 단차를 유발하지 않으면서 표면적이 큰 전하저장전극을 형성하기 위한 반도체소자 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device for forming a charge storage electrode having a large surface area without causing a step.

상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은, 반도체기판상에 절연막을 형성하는 제1단계; 상기 절연막을 선택적으로 식각하여 그 내부에 전하저장전극을 형성하기 위한 콘택홀을 형성하는 제2단계; 상기 콘택홀 밖으로 벗어나지 않도록 그 내부에, 비도핑된 폴리실리콘막과 도핑된 폴리실리콘막을 번갈아가며 다수번 적층하고 최상부에 반구형 폴리실리콘막을 형성하는 제3단계; 상기 반구형 폴리실리콘막을 식각장벽으로 상기 도핑 및 비도핑된 폴리실리콘막을 건식식각하는 제4단계; 상기 도핑 및 비도핑된 폴리실리콘막이 식각선택비를 갖도록하여 상기 도핑 및 비도핑된 폴리실리콘막을 습식식각하는 제5단계; 및 열처리하여 상기 비도핑 및 도핑된 폴리실리콘막을 전하저장전극으로서 도체화하는 제6단계를 포함하여 이루어짐을 특징으로 한다.A semiconductor device manufacturing method of the present invention for achieving the above object comprises a first step of forming an insulating film on a semiconductor substrate; Selectively etching the insulating film to form a contact hole for forming a charge storage electrode therein; A third step of alternately stacking an undoped polysilicon film and a doped polysilicon film therein so as not to escape the contact hole and forming a hemispherical polysilicon film on the top thereof; A fourth step of dry etching the doped and undoped polysilicon films using the hemispherical polysilicon film as an etch barrier; A fifth step of wet etching the doped and undoped polysilicon layers by allowing the doped and undoped polysilicon layers to have an etch selectivity; And a sixth step of conducting heat treatment to conductor the undoped and doped polysilicon film as a charge storage electrode.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

먼저, 제2a도는 층간산화막(22)를 선택적으로 식각하여 실리콘기판(21)의 일부가 노출되는 전하저장전극 콘택홀을 형성한 상태이다. 도면에 도시되지 않았지만 DRAM의 경우에는 상기 노출되는 실리콘기판이 트랜지스터의 소스 또는 드레인 접합이 되게 된다.First, in FIG. 2A, the interlayer oxide layer 22 is selectively etched to form a charge storage electrode contact hole through which a portion of the silicon substrate 21 is exposed. Although not shown, in the case of DRAM, the exposed silicon substrate is a source or drain junction of the transistor.

이어서, 제2b도와 같이 콘택홀 내부에 비도핑된(undoped) 폴리실리콘막(23a,23b,23c) 및 도핑된(doped) 폴리실리콘막(24a,24b)을 적정 숫자만큼 적층하여 매립하며 이는 콘택홀 높이 및 넓이에 따라 적층 숫자를 조절할 수 있다. 그리고 최종적으로 반구형 폴리실리콘막(25)을 형성한다.Subsequently, as shown in FIG. 2B, the undoped polysilicon films 23a, 23b, and 23c and the doped polysilicon films 24a and 24b are stacked and filled by appropriate numbers, which are contacts. The stacking number can be adjusted according to the hole height and width. Finally, the hemispherical polysilicon film 25 is formed.

이때, 물론 도핑되지 않은 폴리실리콘막(23a,23b,23c), 도핑된 폴리실리콘막(24a,24b) 및 반구형 폴리실리콘막(25)을 콘택홀 내부에만 형성하는 방법은 증착과 식각 공정(콘택 마스크를 사용)이 수반되어야 한다.At this time, of course, the method of forming the undoped polysilicon films 23a, 23b, 23c, the doped polysilicon films 24a, 24b, and the hemispherical polysilicon film 25 only in the contact hole is a deposition and etching process (contact). Use a mask).

이어서, 제2c도와 같이 반구형 폴리실리콘막(25)을 식각장벽으로 폴리실리콘막(23a,23b,23c,24a,24b)을 건식식각한다. 이때 반구형 폴리실리콘막(25)의 골부위는 다른 부위에 비해 상대적으로 매우 얇은 두께를 가지기 때문에, 이 골 부위의 하부영역이 건식식각시 식각되게 된다. 그리고, 반구형 폴리실리콘막(25)이 건식식각시 식각 장벽 역할을 충분히 할 수 있도록 650℃에서 4∼5시간 열처리 한 다음, 건식식각을 수행하는 것이 바람직하다.Next, as shown in FIG. 2C, the polysilicon films 23a, 23b, 23c, 24a, and 24b are dry etched using the hemispherical polysilicon film 25 as an etch barrier. At this time, since the bone region of the hemispherical polysilicon film 25 has a relatively thin thickness compared to other regions, the lower region of the bone region is etched during dry etching. In addition, the hemispherical polysilicon layer 25 may be heat-treated at 650 ° C. for 4 to 5 hours to sufficiently serve as an etching barrier during dry etching, and then dry etching may be performed.

제2d도와 같이 도핑된 폴리실리콘막(24a,24b) 대 비도핑된 폴리실리콘막(23a,23b,23c)의 식각선택비를 30:1로 하여 습식식각하여 콘택홀 내부에 형성되는 전하저장전극을 요철지게 만들어 표면적을 증대시킨다. 이때, 습식식각 용액은 HNO3, HF 및 탈이온수(DI water)가 혼합된 용액을 사용한다.As shown in FIG. 2D, the charge storage electrode is formed in the contact hole by wet etching using the etching selectivity of the doped polysilicon layers 24a and 24b to the undoped polysilicon layers 23a, 23b and 23c as 30: 1. To increase the surface area. At this time, the wet etching solution is a mixture of HNO 3 , HF and DI water.

이후에, 920℃에서 20∼60분간 열처리를 하여 도핑된 폴리실리콘막 내의 불순물이 비도핑된 폴리실리콘막으로 확산되도록 하여 전체 폴리실리콘막을 전도체로 형성하므로써 전하저장전극으로 이용될 수 있도록 한다.Thereafter, heat treatment is performed at 920 ° C. for 20 to 60 minutes to allow impurities in the doped polysilicon film to diffuse into the undoped polysilicon film so that the entire polysilicon film can be used as a charge storage electrode.

그리고, 비도핑된 폴리실리콘막을 도핑된 폴리실리콘막보다 콘택홀 내부에 먼저 적층하여 불순물이 콘택되는 접합으로 확산되는 것을 방지한다.In addition, the undoped polysilicon film is laminated to the inside of the contact hole before the doped polysilicon film to prevent impurities from diffusing into the contacted contacts.

본 발명은 층간절연막이 식각된 콘택홀 내부에 전하저장전극을 형성한 것에 그 특징이 있으며, 또한, 반구형 폴리실리콘막을 건식식각시 식각장벽으로 사용한 것에 그 특징이 있는 것으로, 단차를 유발하지 않으면서 표면적이 큰 전하저장전극을 형성하여, 후속 공정의 용이함과 소자의 고집적화에 대응하여 큰 커패시턴스를 확보하는 효과가 있다.The present invention is characterized in that the charge storage electrode is formed inside the contact hole where the interlayer insulating film is etched, and the hemispherical polysilicon film is used as an etching barrier during dry etching, without causing a step. By forming a charge storage electrode having a large surface area, there is an effect of securing a large capacitance in response to ease of subsequent processes and high integration of the device.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

Claims (5)

(정정) 반도체소자 제조방법에 있어서, 반도체기판 상에 절연막을 형성하는 제1단계; 상기 절연막을 선택적으로 식각하여 그 내부에 전하저장전극을 형성하기 위한 콘택홀을 형성하는 제2단계; 상기 콘택홀 내부에서 번갈아가며 다수번 적층된, 비도핑된 폴리실리콘막과 도핑된 폴리실리콘막을 형성하는 제3단계; 상기 콘택홀 내부에서 상기 적층막의 최상층 상에 반구형 폴리실리콘막을 형성하는 제4단계; 상기 반구형 폴리실리콘막을 식각장벽으로 상기 도핑 및 비도핑된 폴리실리콘막을 건식식각하는 제5단계; 상기 도핑 및 비도핑된 폴리실리콘막이 식각선택비를 갖도록하여 상기 도핑 및 비도핑된 폴리실리콘막을 습식식각하는 제6단계; 및 열처리하여 상기 비도핑 및 도핑된 폴리실리콘막을 전하저장전극으로서 도체화하는 제7단계를 포함하여 이루어진 반도체소자 제조방법.(Correction) A semiconductor device manufacturing method comprising: a first step of forming an insulating film on a semiconductor substrate; Selectively etching the insulating film to form a contact hole for forming a charge storage electrode therein; A third step of forming an undoped polysilicon film and a doped polysilicon film alternately stacked in the contact hole a plurality of times; A fourth step of forming a hemispherical polysilicon film on the uppermost layer of the laminated film in the contact hole; A fifth step of dry etching the doped and undoped polysilicon layers using the hemispherical polysilicon layer as an etch barrier; A sixth step of wet etching the doped and undoped polysilicon layers by allowing the doped and undoped polysilicon layers to have an etch selectivity; And a seventh step of conducting heat conduction to conductive the undoped and doped polysilicon film as a charge storage electrode. (정정) 제1항에 있어서; 상기 건식식각시 상기 반구형 폴리실리콘막의 식각장벽 역할을 증대시키기 위해 650℃ 정도의 온도에서 4∼5시간 열처리하는 제8단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체소자 제조방법.(Correction) according to claim 1; And an eighth step of heat-treating for 4 to 5 hours at a temperature of about 650 ° C. in order to increase the etching barrier role of the hemispherical polysilicon film during the dry etching. (정정) 제1항 또는 제2항에 있어서; 상기 제6단계의 열처리를 920℃ 정도의 온도에서 20∼60분간 실시하는 것을 특징으로 하는 반도체소자 제조방법.(Correction) The method according to claim 1 or 2; The sixth step of the heat treatment is a semiconductor device manufacturing method, characterized in that for 20 to 60 minutes at a temperature of about 920 ℃. (정정) 제1항 또는 제2항에 있어서; 상기 콘택홀 내부에 상기 비도핑된 폴리실리콘막을 상기 도핑된 폴리실리콘막 보다 먼저 적층하는 것을 특징으로 하는 반도체소자 제조방법.(Correction) The method according to claim 1 or 2; And stacking the undoped polysilicon layer in the contact hole before the doped polysilicon layer. (정정) 제1항 또는 제2항에 있어서; 상기 도핑 및 비도핑된 폴리실리콘막의 습식식각은 HNO3, HF 및 탈이온수(DI water)가 혼합된 용액으로 실시하는 것을 특징으로 하는 반도체소자 제조방법.(Correction) The method according to claim 1 or 2; Wet etching of the doped and undoped polysilicon film is a semiconductor device manufacturing method, characterized in that performed with a mixture of HNO 3 , HF and DI water.
KR1019950064402A 1995-12-29 1995-12-29 Fabricating method of storage electrode for semiconductor device KR100223739B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950064402A KR100223739B1 (en) 1995-12-29 1995-12-29 Fabricating method of storage electrode for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950064402A KR100223739B1 (en) 1995-12-29 1995-12-29 Fabricating method of storage electrode for semiconductor device

Publications (2)

Publication Number Publication Date
KR970054212A KR970054212A (en) 1997-07-31
KR100223739B1 true KR100223739B1 (en) 1999-10-15

Family

ID=19446895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950064402A KR100223739B1 (en) 1995-12-29 1995-12-29 Fabricating method of storage electrode for semiconductor device

Country Status (1)

Country Link
KR (1) KR100223739B1 (en)

Also Published As

Publication number Publication date
KR970054212A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
US4517729A (en) Method for fabricating MOS device with self-aligned contacts
US7179706B2 (en) Permeable capacitor electrode
JP2761685B2 (en) Method for manufacturing semiconductor device
KR0154161B1 (en) Capacitor fabrication method of semiconducor device
KR100198624B1 (en) Fabricating method of semiconductor device
JPH10233392A (en) Manufacture of semiconductor device
KR100223739B1 (en) Fabricating method of storage electrode for semiconductor device
KR0151257B1 (en) Method for manufacturing a semiconductor memory device
KR100252909B1 (en) Method for fabricating capacitor of semiconductor device
KR100244411B1 (en) Method for manufacturing semiconductor device
KR0147636B1 (en) A semiconductor apparatus with wiring structure protecting shallow junction and manufacturing method thereof
KR0166030B1 (en) Capacitor fabrication method of semiconductor device
KR100240588B1 (en) Manufacturing method of capacitor of semiconductor device
KR0169597B1 (en) Method for manufacturing capacitor of semiconductor device
KR100418090B1 (en) Method for manufacturing a semiconductor device
KR940009632B1 (en) Manufacturing method of charge storage electrode with enlarged surface
KR100250749B1 (en) Method for fabricating a storage node of capacitor
KR0158906B1 (en) Manufacture of semiconductor memory device
KR19980037651A (en) Pad of semiconductor memory device and manufacturing method thereof
KR0130545B1 (en) Capacitors manufacturing method of semiconductor conductor device
KR970004322B1 (en) Method for manufacturing a semiconductor capacitor
KR100190188B1 (en) Fabrication method of semiconductor device
KR100190521B1 (en) Multi-layer type capacitor fabrication method of dram device
KR950012031B1 (en) Method of making a capacitor
KR0176267B1 (en) Manufacture of semiconductor storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee