KR100223359B1

KR100223359B1 - A high speed pager

Info

Publication number: KR100223359B1
Application number: KR1019970020183A
Authority: KR
Inventors: 김영한
Original assignee: 민남홍; 미래통신주식회사
Priority date: 1997-05-23
Filing date: 1997-05-23
Publication date: 1999-10-15
Also published as: KR19980084397A

Abstract

본 발명은 수신된 호출신호의 디코딩을 마이크로프로세서에서 소프트웨어적으로 처리하는 고속무선호출수신기를 공개한다. 고속무선호출수신기는 무선호출신호를 수신하여 검파된 호출신호를 출력하는 수신부와, 상기 수신부를 제어하고, 상기 수신기로부터 출력되는 호출신호를 입력하여 전처리하고 전처리된 데이터를 버퍼메모리에 저장시키고 상기 버퍼메모리에 저장된 데이터 중 수신기에 할당된 어드레스와 동일한 어드레스가 있는지를 검출하고, 있는 경우에는 경보신호를 발생하고, 상기 버퍼메모리에 저장된 데이터를 후처리하여 메시지신호를 발생하는 마이크로 프로세서와, 상기 마이크로프로세서의 경보신호에 응답하여 경보를 출력하는 경보출력부와, 상기 마이크로 프로세서의 메시지신호를 입력하여 메시지를 출력하는 메시지출력부를 포함한다.The present invention discloses a high speed wireless page receiver which softwarely processes the decoding of a received call signal in a microprocessor. The high-speed wireless call receiver receives a radio call signal and outputs a detected call signal, and controls the receiver, inputs a call signal output from the receiver, preprocesses and stores the preprocessed data in a buffer memory, and stores the buffer. A microprocessor which detects whether there is an address identical to the address allocated to the receiver among the data stored in the memory, and if so, generates an alarm signal and post-processes the data stored in the buffer memory to generate a message signal; An alarm output unit for outputting an alarm in response to the alarm signal of the; and a message output unit for outputting a message by inputting a message signal of the microprocessor.

Description

High speed wireless call receiver and signal processing method

본 발명은 고속무선호출수신기 및 신호처리방법에 관한 것으로서, 특히 고속무선호출수신기의 하드웨어적인 구성을 간단하게 할 수 있는 고속무선호출수신기 및 신호처리방법에 관한 것이다.The present invention relates to a high speed radio call receiver and a signal processing method, and more particularly, to a high speed radio call receiver and a signal processing method which can simplify the hardware configuration of the high speed radio call receiver.

고속무선호출수신기는 무선을 이용하여 송출된 호출자의 전화번호를 수신하는 장치로서, 최근에는 단순한 호출기능 뿐만 아니라 문자 및 음성메세지의 전송기능이 추가됨으로써 그 기능이 다양화되고 있다. 또한, 무선호출시스템의 데이터 전송속도도 3400bps, 6400bps 등으로 고속화되어감에 따라 내장된 마이크로프로세서의 성능도 강력해지고 있는 실정이다.The high speed wireless call receiver is a device for receiving a telephone number of a caller transmitted by using a radio. In recent years, the function has been diversified by the addition of a simple calling function and a transmission function of text and voice messages. In addition, as the data transmission speed of the wireless call system is also increased to 3400bps, 6400bps, etc., the performance of the embedded microprocessor is also increasing.

일반적으로 고속무선호출수신기, 즉 페이징수신기는 수신부(10), 디코딩 및 제어부(20), 경보출력부(30), 메시지출력부(40), 명령입력부(50)로 구성된다. 수신부(10)는 안테나를 통하여 수신된 고주파신호로부터 호출신호를 검파하고 검파된 호출신호를 출력하고 전력소모를 줄이기 위하여 배터리 절약제어신호에 응답하여 간헐적으로 동작된다. 디코딩 및 제어부(20)는 검파된 호출신호를 디코딩하여 호출신호에 포함된 자체 어드레스를 검출하는 디코더 집적회로(22)와, 시스템전체를 제어하고 호출신호에 포함된 메시지를 처리하기 위한 마이크로 프로세서 집적회로(24)로 구성된다. 경보출력부(30)는 자체 어드레스 검출에 응답하여 진동기를 구동하거나 스피커를 통하여 경보음을 발생한다. 명령입력부(50)는 사용자의 키입력명령을 마이크로 프로세서 집적회로(24)에 전달한다. 마이크로 프로세서 집적회로(24)에서는 디코더 집적회로(22)로부터 전달된 메시지데이터를 입력하여 액정디스플레이부에 메시지를 표시한다.In general, a high-speed wireless call receiver, that is, a paging receiver, includes a receiver 10, a decoding and controller 20, an alarm output unit 30, a message output unit 40, and a command input unit 50. The receiving unit 10 intermittently operates in response to the battery saving control signal to detect the call signal from the high frequency signal received through the antenna, output the detected call signal, and reduce power consumption. The decoding and control unit 20 includes a decoder integrated circuit 22 for decoding the detected call signal to detect its own address included in the call signal, and a microprocessor integrated for controlling the entire system and processing a message included in the call signal. It consists of a circuit 24. The alarm output unit 30 drives the vibrator or generates an alarm sound through the speaker in response to the self address detection. The command input unit 50 transmits a user's key input command to the microprocessor integrated circuit 24. The microprocessor integrated circuit 24 inputs message data transferred from the decoder integrated circuit 22 to display a message on the liquid crystal display.

상술한 바와 같이 기존의 고속무선호출수신기는 디코더 집적회로와 마이크로 프로세서 집적회로를 각각 구비하기 때문에 하드웨어 구성상 복잡하고 설치면적을 많이 차지하는 문제점이 있었다.As described above, the conventional high-speed wireless call receiver has a decoder integrated circuit and a microprocessor integrated circuit, respectively, and thus, there is a problem in that it is complicated in hardware configuration and occupies a large installation area.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 마이크로프로세서에서 소프트웨어적으로 디코딩동작을 수행함으로써 디코더칩을 제거할 수 있는 고속무선호출수신기 및 신호처리방법을 제공하는 데 있다.An object of the present invention is to provide a high-speed wireless call receiver and signal processing method that can remove the decoder chip by performing a decoding operation in a microprocessor in order to solve the problems of the prior art.

상기 목적을 달성하기 위하여 본 발명의 고속무선호출수신기는 무선호출신호를 수신하여 검파된 호출신호를 출력하는 수신부와, 상기 수신부를 제어하고, 상기 수신기로부터 출력되는 호출신호를 입력하여 전처리하고 전처리된 데이터를 버퍼메모리에 저장시키고 상기 버퍼메모리에 저장된 데이터 중 수신기에 할당된 어드레스와 동일한 어드레스가 있는지를 검출하고, 있는 경우에는 경보신호를 발생하고, 상기 버퍼메모리에 저장된 데이터를 후처리하여 메시지신호를 발생하는 마이크로 프로세서와, 상기 마이크로프로세서의 경보신호에 응답하여 경보를 출력하는 경보출력부와, 상기 마이크로 프로세서의 메시지신호를 입력하여 메시지를 출력하는 메시지출력부를 포함한다.In order to achieve the above object, the high-speed wireless call receiver of the present invention receives a radio call signal and outputs a detected call signal, and controls the receiver, and inputs a call signal output from the receiver to preprocess and preprocess. Store data in the buffer memory and detect whether there is an address identical to the address assigned to the receiver among the data stored in the buffer memory, and if there is, generate an alarm signal and post-process the data stored in the buffer memory to generate a message signal. A microprocessor is generated, an alarm output unit for outputting an alarm in response to an alarm signal of the microprocessor, and a message output unit for inputting a message signal of the microprocessor to output a message.

본 발명의 방법은 고속무선호출수신기에 있어서, 마이크로 프로세서에서 고주파수신부를 통해 수신된 데이터를 전처리하여 버퍼메모리에 저장하는 단계; 상기 마이크로프로세서에서 미리 설정된 캡코드와 상기 버퍼메모리에 저장된 데이터 중 캡코드를 비교하여 어드레스 검출동작을 수행하는 단계; 상기 마이크로 프로세서에서 상기 어드레스 검출시에는 경보출력부를 통해 경보를 발생하고 상기 버퍼메모리에 저장된 데이터를 후처리하여 메시지를 출력하는 단계를 포함한다.According to an aspect of the present invention, there is provided a high-speed wireless call receiver comprising: pre-processing data received through a high frequency receiver in a microprocessor and storing the received data in a buffer memory; Performing an address detection operation by comparing a cap code among data stored in the buffer memory with a preset cap code in the microprocessor; When the address is detected by the microprocessor, an alarm is generated through an alarm output unit, and post-processing data stored in the buffer memory to output a message.

도 1은 일반적인 고속무선호출수신기의 구성을 나타낸 블록도.1 is a block diagram showing the configuration of a typical high-speed wireless call receiver.

도 2는 본 발명에 의한 고속무선호출수신기의 구성을 나타낸 블록도.Figure 2 is a block diagram showing the configuration of a high-speed wireless call receiver according to the present invention.

도 3은 본 발명의 고속무선호출수신기의 롬의 맵핑을 나타낸 블록도.Figure 3 is a block diagram showing the mapping of the ROM of the high-speed wireless call receiver of the present invention.

도 4는 본 발명에 의한 고속무선호출수신기의 동작을 나타낸 플로우챠트.Figure 4 is a flow chart showing the operation of the high-speed wireless call receiver according to the present invention.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in more detail the present invention.

도 2는 본 발명에 의한 고속무선호출수신기의 블록구성을 나타낸다. 도 2에서 고속무선호출수신기는 수신부(60), 마이크로 프로세서(70), 경보출력부(80), 메시지출력부(90), 명령입력부(100)를 포함한다.2 shows a block configuration of a high speed radio call receiver according to the present invention. In FIG. 2, the high speed wireless call receiver includes a receiver 60, a microprocessor 70, an alarm output unit 80, a message output unit 90, and a command input unit 100.

수신부(60)는 마이크로 프로세서(70)으로부터 공급되는 수신제어신호(RC)에 응답하여 간헐적으로 동작하여 안테나를 통하여 수신된 고주파신호로부터 호출신호를 검파하고 검파된 호출신호를 출력한다. 수신부(60)는 출력단에 아날로그 디지털 변환기를 포함할 수 있다. 아날로그 디지털 변환기가 없는 경우에는 고주파신호로부터 검파된 호출신호를 출력하고 아날로그 디지털 변환기를 구비한 경우에는 마이크로 프로세서(70)로부터 클럭신호를 공급받아 검파된 호출신호를 디지털 변환하여 디지털 변환된 데이터를 출력한다.The receiver 60 intermittently operates in response to the reception control signal RC supplied from the microprocessor 70, detects a call signal from the high frequency signal received through the antenna, and outputs the detected call signal. The receiver 60 may include an analog to digital converter at an output terminal. If there is no analog-to-digital converter, it outputs the call signal detected from the high frequency signal, and if it is equipped with an analog-to-digital converter, it receives the clock signal from the microprocessor 70 and digitally converts the detected call signal to output the digitally converted data. do.

마이크로 프로세서(70)는 중앙처리부(72), EEPROM 과 같은 불휘발성메모리(74), 램(76), 롬(78) 등을 포함한다. 중앙처리부(72)는 PMU(Power Management Unit)를 내장한 16비트급 이상으로 구성된다. 시스템의 메모리맵핑은 도 3에 도시한 바와 같이 시스템동작프로그램은 롬영역에 전처리소프트웨어(110), 어드레스 검출소프트웨어(112), 후처리소프트웨어(114)로 구분되어 저장된다. 램영역에는 동작중 데이터 처리를 위한 영역(116)과 수신된 데이터를 일시적으로 저장하는 버퍼영역(118)으로 구분된다. 버퍼영역에 저장된 데이터 중 자체 어드레스, 즉 캡코드(capcode)를 포함한다. EEPROM 영역(120)에는 자체 수신기에 할당된 어드레스가 저장된다. 따라서, 중앙처리부(72)에서는 수신되어 버퍼영역(118)에 저장된 수신 어드레스와 EEPROM 영역(120)에 설정된 어드레스를 독출하여 서로 비교함으로써 어드레스 검출동작을 수행한다. 중앙처리부(72)에서의 어드레스 검출은 ALU에서 수행하거나, 레지스터를 이용한 별도의 비교명령에 의해 수행될 수 있다. 따라서, 중앙처리부(72)의 연산동작에 관계없이 매우 간단한 동작에 의해 수행될 수 있다.The microprocessor 70 includes a central processing unit 72, a nonvolatile memory 74 such as an EEPROM, a RAM 76, a ROM 78, and the like. The central processing unit 72 is configured with a 16-bit class or more including a PMU (Power Management Unit). In the memory mapping of the system, as shown in FIG. 3, the system operation program is divided into preprocessing software 110, address detection software 112, and postprocessing software 114 in the ROM area. The RAM area is divided into an area 116 for data processing during operation and a buffer area 118 for temporarily storing received data. The data stored in the buffer area includes its own address, that is, a capcode. The EEPROM area 120 stores the address assigned to its receiver. Therefore, the central processing unit 72 performs the address detection operation by reading the received address stored in the buffer area 118 and the address set in the EEPROM area 120 and comparing them with each other. The address detection in the central processing unit 72 may be performed by the ALU or by a separate comparison command using a register. Therefore, it can be performed by a very simple operation irrespective of the operation operation of the central processing unit 72.

또한, 램에 버퍼영역을 할당하지 않고 중앙처리부(70)내에 별도의 레지스터를 구성하고 이 레지스터에 수신된 데이터를 저장한 다음에 간단한 데이터 비교에 의해 어드레스 검출동작을 수행할 수도 있다.In addition, a separate register may be configured in the central processing unit 70 without allocating a buffer area to the RAM, and the received data may be stored in this register, and then address detection may be performed by simple data comparison.

경보출력부(80)는 자체 어드레스 검출에 응답하여 진동기를 구동하거나 스피커를 통하여 경보음을 발생한다. 메시지출력부(90)는 액정디스플레이로 구성되어 마이크로 프로세서(70)로부터 공급되는 메시지데이터를 표시한다. 명령입력부(100)는 사용자의 키입력명령을 마이크로 프로세서(70)에 전달한다.The alarm output unit 80 drives the vibrator or generates an alarm sound through the speaker in response to the self address detection. The message output unit 90 is composed of a liquid crystal display to display message data supplied from the microprocessor 70. The command input unit 100 transmits a user's key input command to the microprocessor 70.

도 4를 참조하여 본 발명의 작용을 설명하면 다음과 같다.Referring to Figure 4 describes the operation of the present invention.

마이크로 프로세서(70)에서는 일정 시간 간격으로 수신부(60)를 동작시켜서 수신부(60)로부터 검파된 데이터가 입력되는 것을 체크하고(200) 데이터 입력이 있으면 롬(78)의 전처리 소프트웨어를 실행하여 동기검출을 하고 검출된 동기에 따라 디인터리브동작을 수행한 다음에 에러정정동작을 수행한다(202). 중앙처리부(72)에서는 에러정정된 데이터를 램(76)의 버퍼영역(118)에 임시 저장시킨다(204). 중앙처리부(72)에서는 버퍼영역(118)에 저장된 데이터 중에서 어드레스정보와 EEPROM (120)에 세팅된 어드레스정보를 독출하여 양자를 비교하여 어드레스 검출동작을 실행한다(206). 중앙처리기(72)에서는 어드레스 검출동작에 의해 검출된 어드레스가 없으면 200단계로 피드백하고 검출된 어드레스가 있으면 경보신호를 발생하여 경보출력부(80)에 공급하여 경보를 발생시킨다(208). 또한, 중앙처리부(72)에서는 롬(78)의 후처리소프트웨어를 실행하여(210) 버퍼영역(118)에 저장된 메시지 데이터를 독출하고 독출된 메시지 데이터를 표시데이터로 코드변환한 다음에 메시지출력부(90)에 공급하여 액정디스플레이부에 메시지를 표시한다(212).The microprocessor 70 operates the receiver 60 at predetermined time intervals to check that data detected from the receiver 60 is input (200). If there is data input, the microprocessor 70 executes preprocessing software of the ROM 78 to detect synchronously. Then, the deinterleave operation is performed according to the detected synchronization, and then error correction operation is performed (202). The central processing unit 72 temporarily stores the error corrected data in the buffer area 118 of the RAM 76 (204). The central processing unit 72 reads the address information from the data stored in the buffer area 118 and the address information set in the EEPROM 120, compares them, and executes an address detection operation (206). If there is no address detected by the address detecting operation, the CPU 72 feeds back to step 200, and if there is a detected address, an alarm signal is generated and supplied to the alarm output unit 80 to generate an alarm (208). In addition, the central processing unit 72 executes the post-processing software of the ROM 78 (210) to read the message data stored in the buffer area 118, and transcodes the read message data into display data, and then the message output unit. In operation 212, a message is displayed on the liquid crystal display.

이상과 같이 본 발명에서는 고속무선호출수신기에서 마이크로 프로세서에서 소프트웨어적으로 수신된 호출신호를 디코딩함으로써 디코더칩을 제거할 수 있으므로 하드웨어적 구성을 보다 간단하게 할 수 있어서 고속무선호출수신기를 더욱 소형으로 제작할 수 있고 소프트웨어적으로 프로그램의 버전업이 가능하므로 새로운 기능추가가 용이한 잇점이 있다.As described above, in the present invention, since the decoder chip can be removed by decoding the call signal received by the microprocessor from the high speed wireless call receiver, the hardware configuration can be made simpler, so that the high speed wireless call receiver can be made smaller. It is possible to upgrade the program by software and it is easy to add new function.

Claims

A receiver which receives a radio call signal and outputs a detected call signal;

Control the receiving unit, input a call signal output from the receiver, preprocess and store the preprocessed data in a buffer memory, and detect whether there is an address identical to the address assigned to the receiver among the data stored in the buffer memory; The microprocessor may generate an alarm signal and post-process data stored in the buffer memory to generate a message signal.

An alarm output unit configured to output an alarm in response to an alarm signal of the microprocessor; And

And a message output unit configured to output a message by inputting a message signal of the microprocessor.

The high-speed wireless call receiver as claimed in claim 1, wherein the call signal output from the receiver is an analog-digital converted signal.

2. The fast radio call receiver as claimed in claim 1, wherein the preprocessing includes synchronous detection and error correction processing to decode the received call signal.

2. The high speed wireless paging receiver as claimed in claim 1, wherein the microprocessor comprises a central processing unit, a ROM storing a system operation program, a nonvolatile memory storing a set address, and a RAM for storing data during operation.

5. The high speed wireless call receiver as claimed in claim 4, wherein the address detection is performed by comparing an address stored in the nonvolatile memory with an address in the received data in the central processing unit.

The high-speed high-speed wireless call receiver according to claim 1, wherein the call signal output from the receiver is a detected signal and the microprocessor inputs the detected signal to perform analog-to-digital conversion.

In high speed wireless call receiver,

Preprocessing the data received through the high frequency receiver in a microprocessor and storing the data in a buffer memory;

Performing an address detection operation by comparing a cap code among data stored in the buffer memory with a preset cap code in the microprocessor;

And detecting an address through an alarm output unit and post-processing data stored in the buffer memory to output a message when the address is detected by the microprocessor.