KR100221653B1 - Method for soldering semiconductor package - Google Patents

Method for soldering semiconductor package Download PDF

Info

Publication number
KR100221653B1
KR100221653B1 KR1019960057167A KR19960057167A KR100221653B1 KR 100221653 B1 KR100221653 B1 KR 100221653B1 KR 1019960057167 A KR1019960057167 A KR 1019960057167A KR 19960057167 A KR19960057167 A KR 19960057167A KR 100221653 B1 KR100221653 B1 KR 100221653B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
wiring board
printed wiring
external lead
soldering
Prior art date
Application number
KR1019960057167A
Other languages
Korean (ko)
Other versions
KR19980038285A (en
Inventor
장환영
김태혁
박용구
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960057167A priority Critical patent/KR100221653B1/en
Priority to JP12969897A priority patent/JPH10163611A/en
Publication of KR19980038285A publication Critical patent/KR19980038285A/en
Application granted granted Critical
Publication of KR100221653B1 publication Critical patent/KR100221653B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 몸체를 표면 처리시킴으로서 인쇄 배선 기판에 대한 접착 상태가 양호한 반도체 패키지를 인쇄 배선 기판에 실장시키기 위한 솔더링 방법에 관하여 기재하고 있다. 이는, 소정 형상으로 성형된 외부 리드와 밀봉 수지로 성형된 몸체를 구비한 반도체 패키지를 준비하는 단계와, 상기 반도체 패키지의 몸체를 표면 처리하는 단계와, 상기 반도체 패키지의 외부 리드가 전기적으로 접속되는 인쇄 배선 기판을 준비하는 단계와, 상기 인쇄 배선 기판의 소정 영역에 접착제를 도포하는 단계와, 상기 인쇄 배선 기판의 소정 영역에 상기 반도체 패키지를 가접착시키는 단계와, 상기 외부 리드를 상기 인쇄 배선 기판에 납땜시키기 위한 단계로 이루어진 반도체 패키지의 솔더링 방법에 의하여 수행된다. 따라서, 본 발명에 따르면, 솔더링 공정에 의하여 반도체 패키지의 외부 리드를 인쇄 배선 기판의 접점 단자에 고정시키기 전에 접점 단자에 대한 외부 리드의 접점 상태가 어긋나는 것을 방지시키기 위하여 반도체 패키지의 몸체를 인쇄 배선 기판에 가접착시킬 때 반도체 패키지의 몸체에 분포되는 릴리싱 성분 및 오염 물질에 의하여 인쇄 배선 기판에 대한 반도체 패키지의 몸체의 가접착 상태가 불량하게 되는 것을 방지시킴으로서 반도체 패키지의 성능 및 신뢰도를 향상시킬 수 있다.The present invention describes a soldering method for mounting a semiconductor package having a good adhesion state to a printed wiring board by surface-treating the body of the semiconductor package. The method may include preparing a semiconductor package having an external lead molded into a predetermined shape and a body molded from a sealing resin, surface treating the body of the semiconductor package, and electrically connecting the external lead of the semiconductor package. Preparing a printed wiring board, applying an adhesive to a predetermined area of the printed wiring board, temporarily attaching the semiconductor package to a predetermined area of the printed wiring board, and attaching the external lead to the printed wiring board. It is performed by a soldering method of a semiconductor package consisting of a step for soldering on. Therefore, according to the present invention, the body of the semiconductor package is printed wiring board to prevent the contact state of the external lead to the contact terminal before the external lead of the semiconductor package is fixed to the contact terminal of the printed wiring board by the soldering process. It is possible to improve the performance and reliability of the semiconductor package by preventing the temporary adhesion state of the body of the semiconductor package to the printed wiring board due to the releasing components and contaminants distributed on the body of the semiconductor package when temporarily bonding to the printed circuit board. have.

Description

반도체 패키지의 솔더링 방법 { Method for soldering semiconductor package }Soldering method of semiconductor package {Method for soldering semiconductor package}

본 발명은 반도체 패키지의 외부 리드를 외부 단자에 전기적으로 연결시키기 위한 솔더링 방법에 관한 것으로, 특히 표면 처리 공정에 의하여 반도체 패키지를 인쇄 배선 기판에 견고한 가접착 상태로 유지시킬 수 있는 반도체 패키지의 솔더링 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a soldering method for electrically connecting an external lead of a semiconductor package to an external terminal, and more particularly, to a soldering method of a semiconductor package capable of keeping the semiconductor package firmly attached to a printed wiring board by a surface treatment process. It is about.

일반적으로, 반도체 패키지는 에폭시 몰딩 콤파운드 등과 같은 밀봉 수지를 사용하여서 리드 프레임에 장착되는 반도체칩을 외부 환경으로부터 보호할 뿐만 아니라 기판에의 실장이 용이하도록 조립된 소자로서, 도 1에 도시되어 있는 바와 같이, 복수개의 본딩 패드(111)가 표면에 형성된 반도체칩(110)과, 상기반도체칩(110)이 장착되는 다이 패드(121)와 도전성 와이어(10)에 의하여 상기 본딩 패드(111)에 전기적으로 연결되는 내부 리드(122)와 상기 내부 리드(122)로부터 외부로 연장되어서 기판에의 실장이 용이한 형상으로 성형된 외부 리드(123)로 이루어진 리드 프레임과, 상기 반도체칩(110) 및 이의 전기적 연결 부위를 밀봉시키는 밀봉 수지(130)로 이루어져 있다.In general, a semiconductor package is a device assembled to facilitate mounting on a substrate as well as protecting a semiconductor chip mounted on a lead frame from an external environment by using a sealing resin such as an epoxy molding compound. Likewise, the plurality of bonding pads 111 are formed on the surface of the semiconductor chip 110, the die pads 121 on which the semiconductor chips 110 are mounted, and the conductive wires 10 are electrically connected to the bonding pads 111. A lead frame including an inner lead 122 connected to the outer lead and an outer lead 123 extending outward from the inner lead 122 to be easily mounted on a substrate, and the semiconductor chip 110 and its It is made of a sealing resin 130 for sealing the electrical connection portion.

이때, 이러한 반도체 패키지를 제조하기 위한 공정은 반도체 웨이퍼를 소정 크기로 절단하여서 복수개의 본딩 패드(111)가 일면에 형성된 반도체칩(110)을 준비하는 소윙 공정과, 상기 반도체칩(110)을 리드 프레임의 다이 패드(121)에 부착시키는 다이 본딩 공정과, 상기 반도체칩(110)의 본딩 패드(111)와 리드 프레임의 내부 리드(122)를 전기적으로 연결시키는 와이어 본딩 공정과, 상기 반도체칩(110)을 외부 환경으로부터 보호하기 위하여 밀봉 수지(130)로 봉합하는 몰딩 공정과, 상기 리드 프레임의 외부 리드(123)를 인쇄 배선 기판에 용이하게 실장시킬 수 있도록 소정 형상으로 형성시키는 포밍 공정 등으로 이루어진다.In this case, a process for manufacturing such a semiconductor package is a sawing process of cutting the semiconductor wafer to a predetermined size to prepare a semiconductor chip 110 having a plurality of bonding pads 111 formed on one surface thereof, and the semiconductor chip 110 is read. A die bonding step of attaching the die pad 121 of the frame, a wire bonding step of electrically connecting the bonding pad 111 of the semiconductor chip 110 and the internal lead 122 of the lead frame, and the semiconductor chip ( Molding process of sealing 110 with sealing resin 130 to protect it from the external environment, and forming process of forming the external lead 123 of the lead frame into a predetermined shape so that it can be easily mounted on a printed wiring board. Is done.

상기된 바와 같은 제조 공정 결과 형성된 반도체 패키지는 인쇄 배선 기판에 실장하는 방식에 따라서 홀삽입 실장용 패키지 및 표면 실장용 패키지로 구분되고 또한 인쇄 배선 기판에 실장되는 외부 리드의 형상에 따라서 DIP(dual in line package), SIP(single in line package), PGA(pin grid array package), SOP(small outline package), LCC(leadless chip carrier) 등으로 구분된다.The semiconductor package formed as a result of the manufacturing process as described above is classified into a hole insertion package and a surface mounting package according to a method of mounting on a printed wiring board, and also according to the shape of an external lead mounted on the printed wiring board. Line package (SIP), single in line package (SIP), pin grid array package (PGA), small outline package (SOP), leadless chip carrier (LCC), and the like.

한편, 도 2에 도시되어 있는 바와 같이, 인쇄 배선 기판(210)의 표면에는 반도체 패키지(100)의 외부 리드(123)가 실장되는 랜딩 패턴(landing pattern)(211)이 형성 되어 있고 상기 랜딩 패턴(211)은 도시되어 있지 않은 소정 형상의 회로 패턴에 전기적으로 연결되어 있다. 따라서, 반도체 패키지를 인쇄 배선 기판에 실장시키기 위하여 반도체 패키지(100)의 외부 리드(123)를 상기 랜딩 패턴(211)에 위치시킨 후 납땜 시키는 솔더링 공정을 수행한다.Meanwhile, as shown in FIG. 2, a landing pattern 211 on which the external lead 123 of the semiconductor package 100 is mounted is formed on a surface of the printed wiring board 210 and the landing pattern is formed. Reference numeral 211 is electrically connected to a circuit pattern having a predetermined shape (not shown). Therefore, in order to mount the semiconductor package on the printed wiring board, a soldering process is performed in which the external lead 123 of the semiconductor package 100 is placed on the landing pattern 211 and then soldered.

그러나, 솔더링 공정의 수행시 외부로부터의 충격 등에 의하여 상기 외부 리드의 위치가 상기 랜딩 패턴으로 벗어나는 경우에 인쇄 배선 기판에 대한 반도체 패키지의 실장 특성이 저하되므로 이를 방지시키기 위하여 솔더링 공정의 수행전에 접착제를 사용하여서 상기 반도체 패키지의 몸체를 상기 인쇄 배선 기판에 접착시킨다. 그러나, 상기 몸체를 구성하는 에폭시 몰딩 수지에 함유된 왁스 등과 같은 릴리싱 성분(releasing agent) 및 오염 물질 등이 존재함으로서 인쇄 배선 기판에 대한 반도체 패키지의 접착 상태가 저하된다.However, when the position of the external lead deviates to the landing pattern due to an impact from the outside during the soldering process, the mounting characteristics of the semiconductor package with respect to the printed wiring board are deteriorated. To bond the body of the semiconductor package to the printed wiring board. However, the presence of a releasing agent and contaminants such as wax and the like contained in the epoxy molding resin constituting the body reduces the adhesion state of the semiconductor package to the printed wiring board.

예를 들면, 에폭시 몰딩 수지에는 폴리에틸렌계 왁스가 함유되어 있다. 이러한 폴리에틸렌계 왁스는 화학적으로 매우 안정되어 솔벤트류에 전혀 용해되지 않고 또한 디플레시 공정에 사용되는 KOH 용액에 의해서도 제거되지 않는다. 이러한 특성을 갖는 폴리에틸렌계 왁스는 용융 점도에 따라서 반도체 패키지의 표면에 균일하게 도포되는 효과가 변하게 되며 그 결과 반도체 패키지의 표면이 미끄러운 현상이 나타날 수 있다.For example, the epoxy molding resin contains polyethylene wax. These polyethylene waxes are chemically very stable and do not dissolve in solvents at all, nor are they removed by the KOH solution used in the deflation process. Polyethylene wax having such a property is uniformly applied to the surface of the semiconductor package according to the melt viscosity changes, as a result, the surface of the semiconductor package may appear a slippery phenomenon.

즉, 상기된 바와 같이 릴리싱 성분 및 오염 물질이 반도체 패키지의 표면에 널리 분포되어 있거나 또는 많은 양이 분포되어 있는 경우에 솔더링 공정의 수행시 접착제의 접착 특성이 악화되므로 인쇄 배선 기판에 대한 반도체 패키지의 접착 상태 및 접착력 세기가 저하되며 그 결과 솔더링 공정의 수행시 반도체 패키지의 외부 리드가 인쇄 배선 기판의 원하는 접점 부위에 결합되지 못함으로서 반도체 패키지의 실장 특성을 저하시킬 뿐만 아니라 반도체 패키지의 성능 및 신뢰도를 저하시키는 문제점이 야기된다.That is, as described above, when the releasing component and the contaminant are widely distributed on the surface of the semiconductor package or a large amount is distributed, the adhesive property of the adhesive deteriorates when the soldering process is performed. The adhesion state and the strength of adhesive strength of the semiconductor package are lowered. As a result, the external lead of the semiconductor package is not bonded to the desired contact point of the printed wiring board when the soldering process is performed. The problem of lowering is caused.

따라서, 상기된 바와 같은 종래의 문제점을 해소시키기 위한 본 발명의 기술적 과제는 반도체 패키지의 밀봉 수지에 함유되어 있는 릴리싱 성분 및 오염 물질의 분포 상태 및 분포량에 의하여 반도체 패키지의 실장 특성이 저하되는 것을 방지시킬 수 있을 뿐만 아니라 반도체 패키지의 성능 및 신뢰도를 향상시키기 위하여 인쇄 배선 기판에 대한 반도체 패키지의 가접착 상태를 양호하게 유지시킬 수 있도록 솔더링 공정의 수행 전에 반도체 패키지의 몸체를 표면 처리시킴으로서 반도체 패키지의 외부 리드를 인쇄 배선 기판의 원하는 랜딩 패턴에 위치시켜 전기적으로 양호하게 접속시킬 수 있는 반도체 패키지의 솔더링 방법을 제공하는 데 있다.Therefore, the technical problem of the present invention for solving the conventional problems as described above is that the mounting characteristics of the semiconductor package is deteriorated by the distribution state and the distribution amount of the releasing component and the contaminant contained in the sealing resin of the semiconductor package. The surface of the semiconductor package may be surface treated before performing the soldering process to prevent the solder package from being prevented and to improve the performance and reliability of the semiconductor package. The present invention provides a soldering method for a semiconductor package that can be externally connected to a desired landing pattern of a printed wiring board to be electrically connected well.

도 1은 일반적인 반도체 패키지를 도시한 단면도,1 is a cross-sectional view showing a general semiconductor package,

도 2는 반도체 패키지가 실장되는 랜딩 패턴이 형성된 인쇄 배선 기판을 도시한 평면도,2 is a plan view illustrating a printed wiring board having a landing pattern in which a semiconductor package is mounted;

도 3은 본 발명에 따른 반도체 패키지의 솔더링 방법을 나타낸 흐름도이다.3 is a flowchart illustrating a soldering method of a semiconductor package according to the present invention.

상기된 기술적 과제를 달성하기 위한 일실시예에 따르면, 본 발명은 소정 형상으로 성형된 외부 리드와 밀봉 수지로 성형된 몸체를 구비한 반도체 패키지를 준비하는 단계와, 상기 반도체 패키지의 몸체를 표면 처리하는 단계와, 상기 반도체 패키지의 외부 리드가 전기적으로 접속되는 랜딩 패턴이 형성된 인쇄 배선 기판을 준비하는 단계와, 상기 인쇄 배선 기판의 소정 영역에 접착제를 도포하는 단계와, 상기 인쇄 배선 기판의 소정 영역에 상기 반도체 패키지를 가접착시키는 단계와,상기 외부 리드를 상기 인쇄 배선 기판의 랜딩 패턴에 납땜시키기 위한 솔더링 단계를 포함하며, 상기 제2단계의 표면 처리는 밀봉 수지에 함유된 릴리싱 성분 및 오염 물질을 제거하는 것을 특징으로 하는 반도체 패키지의 솔더링 방법을 제공한다.According to an embodiment for achieving the above technical problem, the present invention is to prepare a semiconductor package having a body formed of an external lead and a sealing resin molded into a predetermined shape, and the surface of the body of the semiconductor package And preparing a printed wiring board having a landing pattern to which an external lead of the semiconductor package is electrically connected, applying an adhesive to a predetermined region of the printed wiring board, and predetermined region of the printed wiring board. And temporarily soldering the semiconductor package to the semiconductor package, and soldering the solder to the landing pattern of the printed wiring board, wherein the surface treatment of the second step includes a releasing component and contamination contained in the sealing resin. It provides a method of soldering a semiconductor package, characterized in that to remove the material.

본 발명의 일실시예에 따르면, 상기 반도체 패키지에 대한 표면 처리 단계는 반도체 패키지의 몸체에 전기적, 화학적 또는 열적 에너지를 가함으로서 수행되는 것을 특징으로 한다.According to one embodiment of the invention, the surface treatment step for the semiconductor package is characterized in that it is carried out by applying electrical, chemical or thermal energy to the body of the semiconductor package.

본 발명의 일실시예에 따르면, 상기 반도체 패키지에 대한 표면 처리 단계는 플라즈마 처리 또는 레이저 처리 등에 의하여 수행되는 것을 특징으로 한다.According to one embodiment of the invention, the surface treatment step for the semiconductor package is characterized in that it is performed by a plasma treatment or laser treatment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 반도체 패키지의 솔더링 방법을 나타낸 흐름도이다.3 is a flowchart illustrating a soldering method of a semiconductor package according to the present invention.

즉, 본 발명의 실시예에 따른 반도체 패키지의 솔더링 방법은 소정 형상으로 성형된 외부 리드와 밀봉 수지로 성형된 몸체를 구비한 반도체 패키지를 준비하는 제1단계와, 상기 반도체 패키지의 몸체를 표면 처리하는 제2단계와, 상기 반도체 패키지의 외부 리드가 전기적으로 접속되는 랜딩 패턴을 구비한 인쇄 배선 기판을 준비하는 제3단계와, 상기 인쇄 배선 기판의 소정 영역에 접착제를 도포하는 제4단계와, 상기 인쇄 배선 기판의 소정 영역에 상기 반도체 패키지를 가접착시키는 제5단계와, 상기 외부 리드를 상기 인쇄 배선 기판의 랜딩 패턴에 납땜시키기 위한 제6단계로 이루어진다.That is, the soldering method of the semiconductor package according to the embodiment of the present invention comprises the first step of preparing a semiconductor package having a body formed of an external lead and a sealing resin molded into a predetermined shape, and the surface of the body of the semiconductor package And a third step of preparing a printed wiring board having a landing pattern to which an external lead of the semiconductor package is electrically connected, a fourth step of applying an adhesive to a predetermined area of the printed wiring board; And a fifth step of temporarily attaching the semiconductor package to a predetermined region of the printed wiring board, and a sixth step of soldering the external lead to the landing pattern of the printed wiring board.

먼저, 상기 제1단계는 다이 본딩 공정, 와이어 본딩 공정, 몰딩 공정 및 성형 공정 등에 의하여 수행된다. 즉, 소정 형상의 미세 패턴이 형성되어 있는 실리콘 웨이퍼를 다이아몬드 톱날 등과 같은 절단 공구를 사용하여 소정 크기로 절단시킴으로서 복수개의 반도체 칩을 준비한다. 그리고, 다이 본딩 공정에 의하여 준비된 반도체칩을 리드 프레임의 다이 패드에 부착시키며 이를 수행하기 위하여 에폭시 수지 또는 폴리이미드 수지에 은성분 또는 글래스 파우더가 혼합된 접착제를 사용한다.First, the first step is performed by a die bonding process, a wire bonding process, a molding process and a molding process. That is, a plurality of semiconductor chips are prepared by cutting a silicon wafer on which a fine pattern of a predetermined shape is formed into a predetermined size using a cutting tool such as a diamond saw blade. Then, the semiconductor chip prepared by the die bonding process is attached to the die pad of the lead frame, and in order to perform this, an adhesive in which a silver component or glass powder is mixed with an epoxy resin or a polyimide resin is used.

또한, 와이어 본딩 공정에 의하여 상기 반도체칩의 표면에 구비된 본딩 패드와 리드 프레임의 내부 리드를 도전성 와이어를 사용하여 전기적으로 연결시키고 이를 수행하기 위하여 열압착법 또는 초음파법 또는 이들의 혼합 방법을 사용한다. 그리고, 에폭시 몰딩 수지 등과 같은 밀봉 수지를 사용하여서 상기 반도체칩 및 전기적 연결 부위를 외부 환경으로부터 보호한다. 이 후에, 반도체 패키지를 인쇄 배선 기판에 용이하게 실장시킬 수 있도록 상기 밀봉 수지의 외부에 노출된 외부 리드를 소정의 형상으로 형성시킨다.In addition, a thermal bonding method, an ultrasonic method, or a mixing method thereof is used to electrically connect the bonding pads provided on the surface of the semiconductor chip and the internal lead of the lead frame by a wire bonding process, and to conduct the same. do. In addition, a sealing resin such as an epoxy molding resin is used to protect the semiconductor chip and the electrical connection portion from the external environment. Thereafter, the external lead exposed to the outside of the sealing resin is formed into a predetermined shape so that the semiconductor package can be easily mounted on the printed wiring board.

상기된 바와 같은 제1단계의 수행 결과 준비된 반도체 패키지의 몸체에 전기적, 화학적 또는 열적 에너지를 적용시킴으로서 밀봉 수지에 함유된 릴리싱 성분 및 오염 물질을 제거한다. 즉, 반도체 패키지를 플라즈마 분위기하의 밀폐된 공간에 장착시킴으로서 상기 반도체 패키지의 몸체에 전기적 에너지가 작용되며 그 결과 상기 릴리싱 성분 및 오염 물질이 제거된다. 또한, 반도체 패키지를 1:1:1 TRICHLOROETHANE 등과 같은 화학 약품이 저장되어 있는 탱크에 넣은 후 상기 화학약품의 화학 반응 결과 발생되는 화학적 에너지에 의하여 반도체 패키지의 몸체로부터 릴리싱 성분 및 오염 물질을 제거한다. 이와는 달리, 반도체 패키지의 몸체에 레이저를 적용시킴으로서 발생되는 열적 에너지에 의하여 릴리싱 성분 및 오염 물질을 제거한다.As a result of performing the first step as described above, by applying electrical, chemical or thermal energy to the body of the prepared semiconductor package, the releasing components and contaminants contained in the sealing resin are removed. That is, by mounting the semiconductor package in an enclosed space in a plasma atmosphere, electrical energy is applied to the body of the semiconductor package, and as a result, the releasing component and contaminants are removed. In addition, the semiconductor package is placed in a tank in which a chemical agent such as 1: 1: 1 TRICHLOROETHANE is stored, and the releasing component and contaminants are removed from the body of the semiconductor package by chemical energy generated as a result of the chemical reaction of the chemical. . Alternatively, the releasing components and contaminants are removed by thermal energy generated by applying a laser to the body of the semiconductor package.

상기된 바와 같이, 릴리싱 성분 및 오염 물질을 제거하는 표면 처리가 완료된 반도체 패키지는 로딩 수단의 작동에 의하여 랜딩 패턴 및 이에 전기적으로 연결된 소정 형상의 회로 패턴이 형성된 인쇄 배선 기판에 장착시킨다. 이때, 상기 인쇄 배선 기판상의 소정 영역에 반도체 패키지를 가접착시키기 위한 접착제가 도포되어 있다. 따라서, 상기 로딩 수단의 작동에 의하여 반도체 패키지의 외부 리드를 상기 랜딩 패턴상에 위치시킨 후 접착제를 경화시킴으로서 반도체 패키지를 인쇄 배선 기판에 가접착 상태로 유지시킨다.As described above, the semiconductor package having completed the surface treatment for removing the releasing component and the contaminant is mounted on the printed wiring board on which the landing pattern and the circuit pattern of a predetermined shape electrically connected thereto are formed by the operation of the loading means. At this time, the adhesive agent for temporarily bonding a semiconductor package to the predetermined area | region on the said printed wiring board is apply | coated. Accordingly, the semiconductor package is temporarily attached to the printed wiring board by placing the external lead of the semiconductor package on the landing pattern by the operation of the loading means and then curing the adhesive.

이 후에, 상기 인쇄 배선 기판에 가접착 상태로 유지된 반도체 패키지의 외부 리드를 솔더링 공정에 의하여 상기 인쇄 배선 기판의 랜딩 패턴에 납땜시킨다. 여기에서, 본 발명의 바람직한 실시예에 따르면, 상기 솔더링 공정이 용이하게 수행될 수 있도록 상기 외부 리드의 표면에는 주석 도금 또는 납 도금이 실시되어 있다.Thereafter, the external lead of the semiconductor package held in the temporary bonding state to the printed wiring board is soldered to the landing pattern of the printed wiring board by a soldering process. Here, according to a preferred embodiment of the present invention, the surface of the outer lead is tin-plated or lead-plated to facilitate the soldering process.

이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 청구된 청구 범위의 요지 및 사상을 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.Above, the foregoing merely illustrates a preferred embodiment of the present invention and those skilled in the art can make modifications and changes to the present invention without changing the spirit and spirit of the claimed claims.

따라서, 본 발명에 따르면, 솔더링 공정에 의하여 반도체 패키지의 외부 리드를 인쇄 배선 기판의 접점 단자에 고정시키기 전에 접점 단자에 대한 외부 리드의 접점 상태가 어긋나는 것을 방지시키기 위하여 반도체 패키지를 인쇄 배선 기판에 가접착시키기 전에 반도체 패키지의 몸체에 전기적, 화학적 또는 열적 에너지를 적용시킴으로서 밀봉 수지에 함유된 릴리싱 성분 및 오염 물질에 의하여 인쇄 배선 기판에 대한 반도체 패키지의 가접착 상태가 불량하게 되는 것을 방지시킴으로서 반도체 패키지의 성능 및 신뢰도를 향상시킬 수 있다.Therefore, according to the present invention, the semiconductor package is applied to the printed wiring board in order to prevent the contact state of the external lead to the contact terminal from shifting before the external lead of the semiconductor package is fixed to the contact terminal of the printed wiring board by the soldering process. Applying electrical, chemical or thermal energy to the body of the semiconductor package prior to bonding, thereby preventing the temporary adhesion of the semiconductor package to the printed wiring board due to the releasing components and contaminants contained in the sealing resin, thereby preventing the semiconductor package from deteriorating. It can improve the performance and reliability.

Claims (5)

소정 형상으로 성형된 외부 리드와 밀봉 수지로 성형된 몸체를 구비한 반도체 패키지를 준비하는 제1단계와;A first step of preparing a semiconductor package having an outer lead molded into a predetermined shape and a body molded from a sealing resin; 상기 반도체 패키지의 몸체를 표면 처리하는 제2단계와;A second step of surface treating the body of the semiconductor package; 상기 반도체 패키지의 외부 리드가 전기적으로 접속되는 인쇄 배선 기판을 준비하는 제3단계와;A third step of preparing a printed wiring board to which external leads of the semiconductor package are electrically connected; 상기 인쇄 배선 기판의 소정 영역에 접착제를 도포하는 제4단계와;A fourth step of applying an adhesive to a predetermined area of the printed wiring board; 상기 인쇄 배선 기판의 소정 영역에 상기 반도체 패키지를 접착시키는 제5단계와;Attaching the semiconductor package to a predetermined region of the printed wiring board; 상기 외부 리드를 상기 인쇄 배선 기판에 납땜시키기 위한 제6단계;A sixth step of soldering the external lead to the printed wiring board; 를 포함하며, 상기 제2단계의 표면 처리는 밀봉 수지에 함유된 릴리싱 성분 및 오염 물질을 제거하는 것을 특징으로 하는 반도체 패키지의 솔더링 방법.And the surface treatment of the second step removes the releasing component and contaminants contained in the sealing resin. 제1항에 있어서, 상기 외부 리드의 표면에는 도금이 되어 있는 것을 특징으로 하는 반도체 패키지의 솔더링 방법.The soldering method of a semiconductor package according to claim 1, wherein the surface of the external lead is plated. 제1항에 있어서, 상기 제2단계는 반도체 패키지의 몸체에 플라즈마를 적용시킴으로서 수행되는 것을 특징으로 하는 반도체 패키지의 솔더링 방법.The soldering method of claim 1, wherein the second step is performed by applying a plasma to the body of the semiconductor package. 제1항에 있어서, 상기 제2단계는 반도체 패키지의 몸체에 레이저를 적용시킴으로서 수행되는 것을 특징으로 하는 반도체 패키지의 솔더링 방법.The soldering method of claim 1, wherein the second step is performed by applying a laser to the body of the semiconductor package. 제1항에 있어서, 상기 제2단계는 화학적 에너지에 의하여 수행되는 것을 특징으로 하는 반도체 패키지의 솔더링 방법.The soldering method of claim 1, wherein the second step is performed by chemical energy.
KR1019960057167A 1996-11-25 1996-11-25 Method for soldering semiconductor package KR100221653B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960057167A KR100221653B1 (en) 1996-11-25 1996-11-25 Method for soldering semiconductor package
JP12969897A JPH10163611A (en) 1996-11-25 1997-05-20 Soldering method for electrically connecting semiconductor chip package to printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057167A KR100221653B1 (en) 1996-11-25 1996-11-25 Method for soldering semiconductor package

Publications (2)

Publication Number Publication Date
KR19980038285A KR19980038285A (en) 1998-08-05
KR100221653B1 true KR100221653B1 (en) 1999-09-15

Family

ID=19483436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057167A KR100221653B1 (en) 1996-11-25 1996-11-25 Method for soldering semiconductor package

Country Status (2)

Country Link
JP (1) JPH10163611A (en)
KR (1) KR100221653B1 (en)

Also Published As

Publication number Publication date
KR19980038285A (en) 1998-08-05
JPH10163611A (en) 1998-06-19

Similar Documents

Publication Publication Date Title
US6188127B1 (en) Semiconductor packing stack module and method of producing the same
JP2949490B2 (en) Semiconductor package manufacturing method
KR100220154B1 (en) Method manufacture of semiconductor package
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US20080138934A1 (en) Method of manufacturing multi-stack package
KR20030078854A (en) Semiconductor device
US7087459B2 (en) Method for packaging a multi-chip module of a semiconductor device
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR20100069545A (en) Terminal integrated type metal-based package module and terminal integrated type packaging method for metal-based package module
KR100221653B1 (en) Method for soldering semiconductor package
KR20080074468A (en) Surface mounting method of semi-conduct chip using the ultrasonic wave
KR19990065532A (en) Manufacturing method of COB type semiconductor package
JP2008153491A (en) Method for manufacturing semiconductor device
KR100209267B1 (en) Forming method of heat sink part in bga package
KR100388287B1 (en) back grinding method of wafer and semiconductor package thereof and its manufacturing method
US20030214019A1 (en) Packaging system for semiconductor devices
KR100369397B1 (en) Ball grid array semiconductor package using flexible circuit board
KR0127034B1 (en) Semiconductor package and the manufacture method
KR100390946B1 (en) Method of packaging a semiconductor device
KR0134816Y1 (en) Multiside package
KR0142840B1 (en) Coatniy method of diepad surgace pckage
KR101081735B1 (en) Method for manufacturing a flip chip package using LOC die bonder and flip chip package thereof
KR100818079B1 (en) A method for manufacturing of ball grid array package
JPH11195743A (en) Semiconductor device and manufacture thereof
JP2000012608A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee