KR100220492B1 - Clip lead package - Google Patents
Clip lead package Download PDFInfo
- Publication number
- KR100220492B1 KR100220492B1 KR1019960062633A KR19960062633A KR100220492B1 KR 100220492 B1 KR100220492 B1 KR 100220492B1 KR 1019960062633 A KR1019960062633 A KR 1019960062633A KR 19960062633 A KR19960062633 A KR 19960062633A KR 100220492 B1 KR100220492 B1 KR 100220492B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode pads
- dam
- electrically connected
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
본 발명은 클립 리드 패키지에 관한 것으로, 복수 개의 본딩 패드를 갖는 반도체 칩; 상기 복수 개의 본딩 패드에 각기 대응되어 전기적 연결된 복수 개의 제1전극 패드, 가장자리 부분을 따라 형성되어 있으며 상기 복수 개의 제 1전극 패드와 각기 대응되어 회로 배선에 의해 전기적 연결된 복수 개의 제 2전극 패드를 갖으며, 상기 제 1 및 제 2전극 패드들이 상부 면에 형성되어 있고, 상기 반도체 칩의 하부 면과 상부 면이 접착된 기판; 상기 기판의 가장자리 부분에 형성된 복수개의 제 2전극 패드에 각기 대응되어 상기 제 2전극 패드들의 각 상부 면, 기판의 측면 및 하부 면을 클램핑하는 한편, 전기적 연결된 복수 개의 리드; 상기 각 리드들간 및 그 상부 면에 형성된 유기 용재가 함유된 봉지 부분; 상기 제 1전극 패드와 봉지 부분을 차단하는 수단; 및 상기 반도체 칩, 기판의 상부 면, 기판 상부 면에 존재하는 리드의 일부 부분 및 봉지 부분을 내재·봉지 하는 패키지 몸체;를 포함하는 것을 특징으로 하는 클립 리드 패키지를 제공함으로써, 기판의 실제 사용 영역을 극대화하고, 제 1전극 패드를 오염시키는 댐 형성 재료의 유기 용재를 차단함으로써 패키지의 신뢰성을 개선할 수 있는 한편, 제 2전극 패드와 전기적 연결된 리드의 상부 면 전체에 봉지 부분이 형성되어 있기 때문에 리드와 기판간의 접합 신뢰성을 개선할 수 있는 것을 특징으로 한다.The present invention relates to a clip lead package, comprising: a semiconductor chip having a plurality of bonding pads; A plurality of first electrode pads electrically connected to the plurality of bonding pads, the plurality of first electrode pads being formed along edge portions, respectively, and having a plurality of second electrode pads corresponding to the plurality of first electrode pads and electrically connected to each other by circuit wiring. A substrate having the first and second electrode pads formed on an upper surface thereof, and having a lower surface and an upper surface bonded thereto; A plurality of leads electrically connected to a plurality of second electrode pads formed at edge portions of the substrate to clamp each of the upper surfaces of the second electrode pads, the side surfaces, and the lower surfaces of the substrate; An encapsulation portion containing an organic solvent formed between the leads and on an upper surface thereof; Means for blocking the first electrode pad and the encapsulation portion; And a package body which encloses and seals the semiconductor chip, an upper surface of the substrate, a portion of the lead and an encapsulation portion present on the upper surface of the substrate, thereby providing a clip lead package. To improve the reliability of the package by blocking the organic material of the dam-forming material that contaminates the first electrode pad, and the encapsulation portion is formed on the entire upper surface of the lead electrically connected to the second electrode pad. It is characterized in that the bonding reliability between the lead and the substrate can be improved.
Description
본 발명은 클립 리드 패키지에 관한 것으로, 더욱 상세하게는 기판 상부 면의 가장자일에 형성되는 봉지 댐의 댐 형성 재료의 유기 용제가 기판 상부 면을 오염시키는 것을 방지하기 위하여 기판 상부 면의 가장자리를 따라서 아래로 단차지게 단차부가 형성된 클립 리드 패키지에 관한 것이다.The present invention relates to a clip lead package, and more particularly, along the edge of the substrate upper surface to prevent the organic solvent of the dam-forming material of the encapsulation dam formed on the edge of the substrate upper surface to contaminate the substrate upper surface. It relates to a clip lead package having a stepped portion stepped down.
클립 리드 패키지는 다층 기판 상에 적어도 하나 이상의 반도체 칩이 실장된 구조로써, 인쇄회로기판과 같은 외부 전자 장치에 종국적으로 실장됨에 있어서, 기판의 외곽을 따라 클램핑되는 클립 형상의 리드가 사용된 구조이다. 이와 같은 클립 리드 패키지는 다층 기판의 크기에 무관하게 적용되는 장점이 있는데, 이는 기판의 크기가 커지더라도 단순히 클립 리드를 클램핑하는 동일한 공정만이 요구되기 때문이다. 또한, 클립 리드 패키지는 동일한 기판을 사용하는 BGA 또는PGA 패키지에 비하여 기판의 상하 면을 관통하는 비아(via)가 요구되지 않는 장점이 있다. 더욱이, 이와 같은 구조를 갖는 클립 리드 패키지는 멀티칩 모듈(multichip module)을 구현하는 일 방편으로 활발히 기술 개발이 이루어지고 있다.The clip lead package is a structure in which at least one semiconductor chip is mounted on a multi-layer substrate, and in the case of being ultimately mounted in an external electronic device such as a printed circuit board, a clip-shaped lead that is clamped along the outside of the substrate is used. . Such a clip lead package has an advantage of being applied regardless of the size of the multilayer substrate, since only the same process of clamping the clip lead is required even if the size of the substrate becomes large. In addition, the clip lead package has an advantage that a via penetrating the upper and lower surfaces of the substrate is not required compared to the BGA or PGA package using the same substrate. Moreover, the clip lead package having such a structure has been actively developed as a way to implement a multichip module.
제1도는 종래 기술에 의한 클립 리드 패키지를 일부 절개하여 나타내는 사시도.1 is a perspective view showing a partially cut clip lead package according to the prior art.
제2도는 제1도의 Ⅱ-Ⅱ선을 따라 자른 단면도.2 is a cross-sectional view taken along the line II-II of FIG.
제3도는 제2도의 『A』부분을 확대하여 나타내는 단면도.FIG. 3 is an enlarged cross-sectional view of part “A” of FIG. 2.
제1도 내지 제3도를 참조하며, 종래 기술에 의한 클립 리드 패키지(100)는 기판(20)의 상부 면과 반도체 칩(10)의 하부 면이 접착제(3)에 의하여 접착되어 있으며, 반도체 칩(10)의 가장자리 부분에 형성된 복수개의 본딩 패드(12)가 각기 대응된 기판(20)의 상부 면에 형성된 복수 개의 제 1전극 패드(22)와 본딩 와이어(50)에 의해 전기적 연결되어 있다. 그리고, 패키지(100)는 제 1전극 패드들(22)이 각기 대응된 기판(20)의 가장자리 부분에 형성된 제 2전극 패드들(24)과 각기 대응된 회로 배선(26)에 의해 전기적 연결되어 있으며, 그 제2전극 패드들(24)은 각기 대응된 클립 형상의 리드들(40)과 전기적 연결되어 있으며, 리드들(40)은 제 2전극 패드(24)의 상부 면, 기판(20)의 측면 및 하부 면에 클램핑되어 있다. 또한 패키지(100)는 리드들(40)의 상부 면을 포함하며, 회로 배선(26)의 일정 부분까지 댐 형성 재료(daming materials)에 의해 봉지 댐(60)이 형성되어 있으며, 그봉지 댐(60), 반도체 칩(10), 기판(20)의 상부 면 및 본딩 와이어(50)를 포함하는 전기적 연결 부분이 액상의 수지에 의해 포팅(potting)되어 봉지됨으로써, 패키지 몸체(70)가 형성되어 있다. 댐 형성 및 포팅은 통상적인 주사 방법(dispensing)을 사용한다. 마지막으로, 패키지(100)는 리드(40)가 기판(20)의 측면 및 하부 면을 클램핑하는 부분이 봉지 댐(60) 및 패키지 몸체(70)에 대하여 돌출된 구조를 갖는다.1 to 3, in the clip lead package 100 according to the related art, the upper surface of the substrate 20 and the lower surface of the semiconductor chip 10 are bonded by an adhesive 3, and the semiconductor The plurality of bonding pads 12 formed at the edge of the chip 10 are electrically connected to each other by the bonding wires 50 and the plurality of first electrode pads 22 formed on the upper surface of the corresponding substrate 20. . In addition, the package 100 is electrically connected to the first electrode pads 22 by the circuit wiring 26 corresponding to the second electrode pads 24 formed on the edge of the substrate 20. The second electrode pads 24 are electrically connected to the corresponding clip-shaped leads 40, respectively, and the leads 40 are formed on the upper surface of the second electrode pad 24 and the substrate 20. It is clamped to the side and bottom surface of the. In addition, the package 100 includes an upper surface of the leads 40, and an encapsulation dam 60 is formed by dam forming materials to a portion of the circuit wiring 26. 60, the electrical connection portion including the semiconductor chip 10, the upper surface of the substrate 20, and the bonding wire 50 is potted and sealed by a liquid resin to form a package body 70. have. Dam formation and potting use conventional dispensing. Finally, the package 100 has a structure in which a portion of the lid 40 clamping the side and bottom surfaces of the substrate 20 protrudes with respect to the encapsulation dam 60 and the package body 70.
결과적으로, 패키지(100)는 반도체 칩(10)의 본딩 패드들(12), 제 1전극 패드(22), 회로 배선(26), 제 2전극 패드(24) 및 리드들(40)이 각기 대응되어 전기적 연결된 상태이다.As a result, the package 100 may include the bonding pads 12, the first electrode pad 22, the circuit wiring 26, the second electrode pad 24, and the leads 40 of the semiconductor chip 10, respectively. Corresponds to the electrical connection.
기판(20)에 대하여 좀 더 상세히 설명하면, 기판(20)의 반도체 칩(10)과 접착되는 부분과 이격된 부분에 복수 개의 제 1전극 패드들(22)이 각기 이격형성되어 있으며, 가장자리 부분에 제 1전극 패드들(24)과 각기 대응되어 회로 배선(26)에 의해 전기적 연결된 제 2전극 패드들(24)이 형성된 구조를 갖는다.In more detail with respect to the substrate 20, the plurality of first electrode pads 22 are respectively spaced apart from portions bonded to the semiconductor chip 10 of the substrate 20. The second electrode pads 24 are formed to correspond to the first electrode pads 24 at edge portions thereof, and the second electrode pads 24 are electrically connected to each other by the circuit wiring 26.
그리고, 기판(20)의 제 2전극 패드(24)와 전기적 연결된 리드(40)에 대하여 좀 더 상세히 설명하면, 리드(40)는 일체로 형성된 이중 구조를 갖는 클립 형상으로써, 그의 한 겹이 제 2전극 패드(24)의 상부 면, 기판(20)의 측면 및 하부 면을 클램핑하고 있으며, 그 다른 겹의 리드(40)는 인쇄회로기판과 같은 외부 전자 장치에 적합하게 실장될 수 있도록 수회 절곡된 형상을 갖는다.In more detail with respect to the lead 40 electrically connected to the second electrode pad 24 of the substrate 20, the lead 40 is a clip shape having a dual structure formed integrally with one layer thereof. The upper surface of the two-electrode pad 24, the side surface and the lower surface of the substrate 20 are clamped, and the other layers of the leads 40 are bent several times so that they can be mounted to an external electronic device such as a printed circuit board. Has a shape.
참고 번호 42인 땜납은 적어도 리드(40) 또는 제 2전극 패드(24)의 표면에 형성된 솔더 도금막이 I.R 리플로우와 같은 융착 방법에 의하여 고착된 것으로, 리드(40)와 대응된 제 2전극 패드(24)간의 기계적전기적 결합력을 증대시키고 있다. 왜냐 하면, 리드(40)가 기판(20)을 단순히 클램핑하는 것으로 전기적 연결하는 경우에 있어서는 외력에 의하여 클램핑 불량이 발생될 수 있으며, 그로 인해 리드(40)와 제 2전극 패드(24)간의 불완전 전기적 연결과 같은 전기적 고장(electrical failure)이 발생되기 때문이다.Solder with reference numeral 42 is a solder plated film formed on at least the surface of the lead 40 or the second electrode pad 24 is fixed by a fusion method such as IR reflow, and the second electrode pad corresponding to the lead 40 is fixed. (24) mechanical It is increasing the electrical coupling force. This is because, in the case where the lead 40 is electrically connected by simply clamping the substrate 20, a clamping failure may occur due to an external force, which causes incomplete coupling between the lead 40 and the second electrode pad 24. This is because electrical failure such as electrical connection occurs.
이와 같은 구조를 갖는 클립 리드 패키지(100)는 기판의 제 2전극 패드와 클립 리드의 일 부분을 포함하는 전기적 연결 부분을 보호하도록 리드들(40)간의 공간을 메워주는 한편, 포팅함에 있어서 포팅액의 흘러 넘침(overflowing)을 방지하는 봉지 댐(60)의 높이가 적어도 기판(20)을 클램핑하는 리드(40)의 기판(20) 상부 면을 기준으로 하는 높이(480㎛)의 약 2∼3배(960∼1440㎛) 정도의 높이를 가져야 완전한 역할을 할 수 있다. 왜냐 하면, 댐 형성 재료의 점성이 매우 크기 때문에 리드(40)의 상부 면에만 봉지 댐(60)을 형성할 경우에 불완전한 봉지 댐(60)이 형성되어, 패키지 몸체를 형성하는 과정에서 액상의 수지가 새는 불량이 발생될 수 있기 때문이다. 따라서, 전술된 봉지 댐(60)은 약 ½ 정도가 기판(20) 상부 면을 덮도록 형성되어야 완전한 댐 역할을 할 수 있는 것이다.The clip lead package 100 having such a structure fills the space between the leads 40 to protect the electrical connection part including the second electrode pad of the substrate and a portion of the clip lead, and also, in the potting liquid The height of the encapsulation dam 60, which prevents overflow of the substrate, is at least about 2 to 3 of a height (480 μm) based on at least the upper surface of the substrate 20 of the lid 40 clamping the substrate 20. It should have a height of about 960 ~ 1440㎛ to play a full role. Because the dam-forming material is very viscous, in the case of forming the encapsulation dam 60 only on the upper surface of the lid 40, an incomplete encapsulation dam 60 is formed, thereby forming a liquid resin in the process of forming the package body. This is because a leak may occur. Therefore, the encapsulation dam 60 described above may be formed to cover the upper surface of the substrate 20 to serve as a complete dam.
즉, 댐 형성 재료는 회로 배선(26)의 상부 면을 덮게되고, 그 댐 형성 재료로부터 저(低) 분자량의 유기 용재(solvent) 등이 베어 나옴(bleeding)으로써, 결국 기판의 제 1전극 패드(22) 주변까지 침범하게 된다. 따라서, 유기 용재에 의해 오염된 제 1전극 패드(22)는 반도체 칩(10)의 본딩 패드(12)와 전기적 연결성을 저하시켜 전체적인 패키지(100)의 신뢰성이 저하된다.That is, the dam forming material covers the upper surface of the circuit wiring 26, and the low molecular weight organic solvent and the like are bleeded from the dam forming material, resulting in the first electrode pad of the substrate. (22) Invasion to the periphery. Therefore, the first electrode pad 22 contaminated by the organic solvent lowers the electrical connection with the bonding pad 12 of the semiconductor chip 10, thereby reducing the reliability of the overall package 100.
결국, 패키지(100)의 신뢰성을 저하시키지 않기 위해서는 제 2전극 패드(24)로부터 제 1전극 패드(22)간의 간격을 넓게 형성하여야 하기 때문에 기판의 실제 사용 영역이 협소해진다. 따라서, 패키지가 인쇄회로기판과 같은 외부 전자 장치에 실장됨에 있어서, 전술된 단점을 극복하기 위해서 더 크기가 큰 기판을 사용하게 됨으로써, 고밀도 실장에 불리한 단점이 있다.As a result, in order not to reduce the reliability of the package 100, the space between the second electrode pads 24 and the first electrode pads 22 must be widened, so that the actual use area of the substrate becomes narrow. Thus, when the package is mounted on an external electronic device such as a printed circuit board, a larger substrate is used to overcome the above-mentioned disadvantages, which is disadvantageous in high density mounting.
따라서, 본 발명의 목적은 댐 형성 재료가 기판의 제 1전극 패드 주변을 덮지 않도록 함으로써, 전기적 연결성을 개선하는 한편, 기판의 실제 사용 영역을 더욱 효과적으로 이용할 수 있는 클립 리드 패키지를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a clip lead package that can improve the electrical connectivity and more effectively utilize the actual use area of the substrate by preventing the dam forming material from covering around the first electrode pad of the substrate.
제1도는 종래 기술에 의한 클립 리드 패키지를 일부 절개하여 나타내는 사시도.1 is a perspective view showing a partially cut clip lead package according to the prior art.
제2도는 제1도의 Ⅱ-Ⅱ선을 따라 자른 단면도.2 is a cross-sectional view taken along the line II-II of FIG.
제3도는 제2도의 『A』부분을 확대하여 나타내는 단면도.FIG. 3 is an enlarged cross-sectional view of part “A” of FIG. 2.
제4도는 본 발명에 의한 클립 리드 패키지를 일부 절개하여 나타내는 사시도.4 is a perspective view showing a cut part of the clip lead package according to the present invention.
제5도는 제1도의Ⅴ-Ⅴ선을 따라 자른 단면도.5 is a cross-sectional view taken along the line VV of FIG.
제6도는 제5도의 『B』부분을 확대하여 나타내는 단면도.FIG. 6 is an enlarged cross-sectional view of part “B” of FIG. 5.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
110 : 반도체 칩 112 : 본딩 패드110: semiconductor chip 112: bonding pad
120 : 인쇄회로기판 122 : 제 1전극 패드120: printed circuit board 122: first electrode pad
124 : 제 2전극 패드 126 : 회로 배선124: second electrode pad 126: circuit wiring
128 : 계단 면 130 : 접착제128: step surface 130: adhesive
140 : 리드 150 : 본딩 와이어140: lead 150: bonding wire
160 : 봉지 댐 170 : 패키지 몸체160: bag dam 170: package body
200 : 클립 리드 패키지200: clip lead package
상기 목적을 달성하기 위하여, 본 발명은 복수 개의 본딩 패드를 갖는 반도체 칩; 상부 면에 반도체 칩이 접착되고, 상기 상부 면의 가장자리를 따라서 아래로 단차져 형성된 차단 벽과 계단 면을 갖는 기판으로서, 상기 상부 면에 상기 복수 개의 본딩 패드에 각기 전기적 연결된 복수 개의 제 1전극 패드가 형성되어 있고, 상기 복수 개의 제 1전극 패드와 각기 회로 배선에 의해 전기적으로 연결된 복수 개의 제 2전극 패드가 상기 계단 면에 형성된 기판; 상기 제 2전극 패드들의 각 상부 면, 기판의 측면 및 하부 면을 클램핑하여 상기 제 2전극 패드와 전기적으로 연결된 복수 개의 클립 리드; 상기 제 2전극 패드에 접속된 리드들을 포함한 상기 계단 면을 따라서 댐 형성 재료로 소정의 높이로 형성된 봉지 댐; 및 상기 봉지 댐 안쪽의 상기 반도체 칩과, 상기 반도체 칩과 제 1전극 패드들의 전기적 연결부분을 액상의 수지로 내재봉지하여 형성된 패키지 몸체;를 포함하며, 상기 차단벽은 상기 봉지 댐을 형성하는 댐 형성 재료가 상기 제 1전극 패드들을 침범하는 것을 방지하는 것을 특징으로 하는 클립 리드 패키지를 제공한다.In order to achieve the above object, the present invention is a semiconductor chip having a plurality of bonding pads; A semiconductor chip is bonded to an upper surface, and has a blocking wall and a stepped surface formed stepped down along an edge of the upper surface, the plurality of first electrode pads electrically connected to the plurality of bonding pads on the upper surface, respectively. A substrate having a plurality of first electrode pads and a plurality of second electrode pads electrically connected to each other by circuit wiring; A plurality of clip leads electrically connected to the second electrode pads by clamping upper and lower surfaces of the second electrode pads and the side and bottom surfaces of the substrate; An encapsulation dam formed of a dam forming material at a predetermined height along the step surface including leads connected to the second electrode pad; And a liquid resin containing the semiconductor chip inside the encapsulation dam and the electrical connection between the semiconductor chip and the first electrode pads. And a package body formed by encapsulation, wherein the blocking wall prevents the dam forming material forming the encapsulation dam from invading the first electrode pads.
이하 참조 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제4도는 본 발명에 의한 클립 리드 패키지를 일부 절개하여 나타내는 사시도.4 is a perspective view showing a cut part of the clip lead package according to the present invention.
제5도는 제1도의Ⅴ-Ⅴ선을 따라 자른 단면도.5 is a cross-sectional view taken along the line VV of FIG.
제6도는 제5도의 『B』부분을 확대하여 나타내는 단면도.FIG. 6 is an enlarged cross-sectional view of part “B” of FIG. 5.
제4도 내지 제6도를 참조하면, 본 발명에 의한 클립 리드 패키지(200)는 댐 형성 재료의 유기 용제가 기판(120) 상부 면을 오염시키는 방지하기 위하여 봉지 댐(160)이 형성되는 기판(120) 상부 면의 가장자리를 따라서 아래로 단차지게 단차부가 형성된 기판을 제공한다. 여기서, 단차부의 바닥면은 계단 면(128)이라 하고, 단차 면을 차단 벽(127)이라 하자.4 to 6, the clip lead package 200 according to the present invention includes a substrate in which an encapsulation dam 160 is formed to prevent the organic solvent of the dam forming material from contaminating the upper surface of the substrate 120. 120 provides a substrate having a stepped portion stepped down along the edge of the top surface. Here, the bottom surface of the stepped portion is referred to as the step surface 128, and the stepped surface is referred to as the blocking wall 127.
반도체 칩(110)은 기판(120) 상부 면의 중심 부분에 접착제(130)에 의해 접착되고, 반도체 칩(110)의 가장자리 부분에 형성된 복수 개의 본딩 패드(112)는 그들에 각기 대응되는 기판(120)의 상부 면에 형성된 복수 개의 제 1전극 패드(122)와 본딩 와이어(150)에 의해 전기적으로 연결되어 있다. 제 1전극 패드(122)와 각기 회로 배선(126)에 의해 전기적으로 연결된 복수 개의 제 2전극 패드(124)가 계단 면(128)에 형성되어 있다. 클립 형상의 리드(140)들은 각기 대응된 제 2전극 패드(124)의 상부 면, 기판(120)의 측면 및 하부 면 클램핑함으로써 전기적 연결되어 있다. 기판(120)의 계단 면(128) 상에 존재하는 제 2전극 패드(124)와 전기적 연결된 리드들(140)의 상부 면에만 댐 형성 재료(daming materials)에 의해 소정의 높이로 봉지 댐(160)이 형성되어 있다. 봉지 댐(160)을 포함한 봉지 댐(160) 안쪽의 반도체 칩(110), 기판(120)의 상부 면 및 본딩 와이어(150)를 포함하는 전기적 연결 부분이 액상의 수지에 의해 포팅(potting)되어 봉지됨으로써, 패키지 몸체(170)가 형성되어 있다. 댐 형성 및 포팅은 통상적인 주사 방법(dispensing)을 사용한다. 마지막으로, 패키지(200)는 리드(140)가 기판(120)의 측면 및 하부 면을 클램핑하는 부분이 봉지 댐(160) 및 패키지 몸체(170)에 대하여 돌출된 구조를 갖는다.The semiconductor chip 110 is adhered to the center portion of the upper surface of the substrate 120 by the adhesive 130, and the plurality of bonding pads 112 formed at the edge portion of the semiconductor chip 110 correspond to the substrates corresponding to them. The plurality of first electrode pads 122 formed on the upper surface of the 120 and the bonding wire 150 are electrically connected to each other. A plurality of second electrode pads 124 electrically connected to the first electrode pad 122 and the circuit wiring 126 are formed on the step surface 128. Clip-shaped leads 140 are electrically connected to each other by clamping an upper surface of a corresponding second electrode pad 124, a side surface of the substrate 120, and a lower surface thereof. The encapsulation dam 160 is formed to a predetermined height by dam-forming materials only on the upper surface of the leads 140 electrically connected to the second electrode pad 124 existing on the step surface 128 of the substrate 120. ) Is formed. The electrical connection portion including the semiconductor chip 110, the upper surface of the substrate 120, and the bonding wire 150 inside the encapsulation dam 160 including the encapsulation dam 160 is potted by a liquid resin. By encapsulation, the package body 170 is formed. Dam formation and potting use conventional dispensing. Finally, the package 200 has a structure in which a portion of the lid 140 clamping the side and bottom surfaces of the substrate 120 protrudes with respect to the encapsulation dam 160 and the package body 170.
이때, 차단 벽(127)은 봉지 댐(160)을 형성하는 댐 형성 재료의 유기 용제가 기판(120)의 상부 면을 오염시키는 것을 방지하는 댐의 역할을 한다.At this time, the blocking wall 127 serves as a dam to prevent the organic solvent of the dam forming material forming the encapsulation dam 160 from contaminating the upper surface of the substrate 120.
결과적으로, 패키지(200)는 반도체 칩(110)의 본딩 패드들(112), 제 1전극 패드들(122), 회로 배선(126), 제 2전극 패드들(124) 및 리드들(140)이 각기 대응되어 전기적 연결된 상태이다.As a result, the package 200 may include bonding pads 112, first electrode pads 122, circuit wiring 126, second electrode pads 124, and leads 140 of the semiconductor chip 110. Each of these is in an electrically connected state.
기판(120)의 제 2전극 패드(124)와 전기적 연결된 리드(140)에 대하여 좀 더 상세히 설명하면, 리드(140)는 일체로 형성된 이중 구조를 갖는 클립 형상으로써, 그의 한 겹이 제 2전극 패드(124)의 상부 면, 기판(120)의 측면 및 하부 면을 클램핑하고 있으며, 그 다른 겹의 리드(140)는 인쇄회로기판과 같은 외부 전자 장치에 적합하게 실장될 수 있도록 수회 절곡된 형상을 갖는다.The lead 140 electrically connected to the second electrode pad 124 of the substrate 120 will be described in more detail. The lead 140 is a clip shape having a dual structure formed integrally with one layer of the second electrode. The upper surface of the pad 124, the side surface and the lower surface of the substrate 120 is clamped, and the other layers of the lead 140 are bent several times to be mounted on an external electronic device such as a printed circuit board. Has
참고 번호 142인 땜납은 적어도 리드(140) 또는 제 2전극 패드(124)의 표면에 형성된 솔더 도금막이 I.R 리플로우와 같은 융착 방법에 의하여 고착된 것으로, 리드(140)와 대응된 제 2전극 패드(124)간의 기계적전기적 결합력을 증대시키고 있다. 왜냐 하면, 리드(140)가 기판(120)을 단순히 클램핑하는 것으로 전기적 연결하는 경우에 있어서는 외력에 의하여 클램핑 불량이 발생될 수 있으며, 그로 인해 리드(140)와 제 2전극 패드(124)간의 불완전 전기적 연결과 같은 전지적 고장(electrical failure)이 발생되기 때문이다.Solder with reference numeral 142 is a solder plated film formed on at least the surface of the lead 140 or the second electrode pad 124 is fixed by a fusion method such as IR reflow, the second electrode pad corresponding to the lead 140 Liver mechanical It is increasing the electrical coupling force. This is because, in the case where the lead 140 electrically connects the substrate 120 by simply clamping, a clamping failure may occur due to an external force, and thus an incomplete connection between the lead 140 and the second electrode pad 124 may occur. This is because electrical failure such as electrical connection occurs.
기판(120)에 대하여 좀 더 상세히 설명하면, 기판(120)은 그 가장자리 부분이 일정한 두께, 예컨대 기판(120)의 약 ½ 정도를 제거하여 계단 면(128)과 차단벽(127)을 형성하고, 그 계단 면(128)의 상부 면에 제 2전극 패드(124)가 형성되어 있다.In more detail with respect to the substrate 120, the substrate 120 is formed by the edge portion of the substrate 120 to remove the constant thickness, for example about ½ of the substrate 120 to form the step surface 128 and the barrier wall 127 The second electrode pad 124 is formed on the upper surface of the step surface 128.
그리고, 계단 면(128)과 차단 벽(127)을 형성한 이유는, 봉지 댐(160)의 높이(960∼1440㎛)를 줄이지 않으면서 기판(120) 상부 면을 댐 형성 재료의 유기 용제로 오염되는 것을 줄이기 위해서 기판(120) 상부 면과 리드(140) 상부 면의 높이차를 최소화하는 하나의 방법이기 때문이다. 이때, 리드(140)가 접속되는 기판(120) 상부 면의 가장자리 부분에 리드(140)의 높이에 해당하는 만큼 낮게 단차를 형성하는 것이 바람직하다.The reason why the step surface 128 and the blocking wall 127 are formed is that the upper surface of the substrate 120 is an organic solvent of the dam forming material without reducing the height (960 to 1440 μm) of the encapsulation dam 160. This is because it is one method of minimizing the height difference between the upper surface of the substrate 120 and the upper surface of the lid 140 to reduce contamination. At this time, it is preferable to form a step as low as the height of the lead 140 on the edge portion of the upper surface of the substrate 120 to which the lead 140 is connected.
본 발명은 전술된 실시 예에 한(限)하여 설명되었지만, 이에 한정되지 않고 기판 상에 실장되는 반도체 칩의 개수, 계단 면의 깊이 및 반도체 칩과 전기적 연결된 기판의 상부 면을 봉지하는 기타 여러 방법에 대하여 본 발명이 속하는 분야의 통상적인 지식을 갖은 자로서는 본 발명을 이용하여 다양한 변형실시 예를 구현할 수 있음은 자명(自明)한 것이다.Although the present invention has been described with reference to the above-described embodiments, the present invention is not limited thereto, and the number of semiconductor chips mounted on the substrate, the depth of the stepped surfaces, and various other methods of encapsulating the upper surface of the substrate electrically connected to the semiconductor chips are described. As those skilled in the art to which the present invention pertains, various modifications may be made using the present invention. It is obvious that the embodiments can be implemented.
본 발명이 기술적 사상은 기판의 실제 사용 영역을 효과적으로 사용함에 있다. 즉, 댐 형성 재료에 의해 베어 나오는 저 분자량의 유기 용재 등이 제 1전극 패드를 오염시킴으로써 봉지 댐과 제 1전극 패드간의 공간을 더욱 넓게 하여야 함에 의하여 기판의 크기가 증가되는 단점을 기판의 가장자리 부분에 계단 면을 형성함으로써 극복하고 있는 것이다. 따라서, 본 발명에서는 기판의 계단 면을 형성하지 않고, 제 1전극 패드를 유기 용재로부터 차단하는 어떠한 수단도 본 발명의 기술적 사상에 포함된다는 의미이다. 그 일례로는 제 1전극 패드에 요홈 부분을 형성하거나 별도의 댐을 형성함도 가능하나, 가장 바람직한 수단은 본 발명에서 언급된 계단 면인 것이다.The technical idea of the present invention is to effectively use the actual use area of the substrate. That is, a low molecular weight organic solvent, etc., cut out by the dam forming material contaminates the first electrode pad, thereby increasing the space between the encapsulation dam and the first electrode pad, thereby increasing the size of the substrate. It is overcoming by forming a step surface in the. Therefore, in the present invention, it is meant that any means for blocking the first electrode pad from the organic solvent without forming the step surface of the substrate is included in the technical idea of the present invention. For example, it is also possible to form a recess or a separate dam in the first electrode pad, but the most preferable means is the step surface mentioned in the present invention.
본 발명에 의한 구조에 의하면, 기판의 실제 사용 영역을 극대화하는 한편, 제 1전극 패드를 오염시키는 댐 형성 재료의 유기 용재를 차단함으로써 패키지의 신뢰성을 개선할 수 있는 효과가 있다. 또한, 본 발명은 봉지 댐이 기판의 제 2전극 패드와 전기적 연결된 리드의 상부 면 전체에 형성되어 있기 때문에 리드와 기판간의 접합 신뢰성을 개선하는 부가적인 효과도 있다.According to the structure according to the present invention, it is possible to maximize the actual use area of the substrate, and to improve the reliability of the package by blocking the organic solvent of the dam forming material contaminating the first electrode pad. In addition, the present invention also has an additional effect of improving the bonding reliability between the lead and the substrate since the encapsulation dam is formed on the entire upper surface of the lead electrically connected to the second electrode pad of the substrate.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062633A KR100220492B1 (en) | 1996-12-06 | 1996-12-06 | Clip lead package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062633A KR100220492B1 (en) | 1996-12-06 | 1996-12-06 | Clip lead package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980044540A KR19980044540A (en) | 1998-09-05 |
| KR100220492B1 true KR100220492B1 (en) | 1999-09-15 |
Family
ID=19486293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960062633A KR100220492B1 (en) | 1996-12-06 | 1996-12-06 | Clip lead package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100220492B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101331737B1 (en) * | 2011-11-30 | 2013-11-20 | 삼성전기주식회사 | Semiconductor package |
| CN104851833A (en) * | 2014-02-13 | 2015-08-19 | 苹果公司 | Clamping mechanism for processing of a substrate within a substrate carrier |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722322B1 (en) * | 2000-07-06 | 2007-05-28 | 페어차일드코리아반도체 주식회사 | Semiconductor package |
| JP2003198161A (en) * | 2001-12-26 | 2003-07-11 | Mitsubishi Electric Corp | Clip type lead, and main substrate mounting semiconductor device or sub-substrate by clip type lead |
| KR102190390B1 (en) * | 2013-11-07 | 2020-12-11 | 삼성전자주식회사 | Semiconductor package and method of fabricating the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740965A (en) * | 1980-08-26 | 1982-03-06 | Nec Corp | Hybrid integrated circuit device |
| US5466970A (en) * | 1992-08-24 | 1995-11-14 | Thermalloy, Inc. | Hooked spring clip |
-
1996
- 1996-12-06 KR KR1019960062633A patent/KR100220492B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740965A (en) * | 1980-08-26 | 1982-03-06 | Nec Corp | Hybrid integrated circuit device |
| US5466970A (en) * | 1992-08-24 | 1995-11-14 | Thermalloy, Inc. | Hooked spring clip |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101331737B1 (en) * | 2011-11-30 | 2013-11-20 | 삼성전기주식회사 | Semiconductor package |
| CN104851833A (en) * | 2014-02-13 | 2015-08-19 | 苹果公司 | Clamping mechanism for processing of a substrate within a substrate carrier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980044540A (en) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101463075B1 (en) | Heat sink package | |
| US8093692B2 (en) | Semiconductor device packaging including a power semiconductor element | |
| KR950004467A (en) | Semiconductor device and manufacturing method | |
| US20090032977A1 (en) | Semiconductor device | |
| KR950030321A (en) | Semiconductor device, manufacturing method and substrate | |
| KR100825784B1 (en) | Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof | |
| EP3577684B1 (en) | Power semiconductor module | |
| US7417327B2 (en) | IC chip package with cover | |
| US20090224382A1 (en) | Semiconductor package with mold lock vent | |
| KR100220492B1 (en) | Clip lead package | |
| US20040217451A1 (en) | Semiconductor packaging structure | |
| EP0186667B1 (en) | Mounting semi-conductor chips | |
| US20090065949A1 (en) | Semiconductor package and semiconductor module having the same | |
| JPH11243175A (en) | Composite semiconductor device | |
| JPH0317220B2 (en) | ||
| KR100618759B1 (en) | Hybrid module | |
| US6984896B2 (en) | IC chip package | |
| EP0525651B1 (en) | Package structure for one or more IC chips | |
| JP2553665B2 (en) | Semiconductor device | |
| KR19980025890A (en) | Multi-chip package with lead frame | |
| JP2522182B2 (en) | Semiconductor device | |
| KR200173019Y1 (en) | Semiconductor package | |
| JPS61242053A (en) | Semiconductor device | |
| JP2000124401A (en) | Semiconductor device | |
| JPH1154664A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |