KR100219513B1 - Method for forming an wiring layer of a semiconductor device - Google Patents
Method for forming an wiring layer of a semiconductor device Download PDFInfo
- Publication number
- KR100219513B1 KR100219513B1 KR1019960080082A KR19960080082A KR100219513B1 KR 100219513 B1 KR100219513 B1 KR 100219513B1 KR 1019960080082 A KR1019960080082 A KR 1019960080082A KR 19960080082 A KR19960080082 A KR 19960080082A KR 100219513 B1 KR100219513 B1 KR 100219513B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- wiring layer
- contact hole
- thin film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
보이드가 없고 신뢰성있는 배선층을 형성하는 방법에 대해 기재되어 있다. 이 방법은, 반도체기판에 형성된 층간절연막을 부분적으로 식각하여 콘택홀을 형성하는 단계와, 콘택홀이 형성된 결과물의 전면에, 이후에 배선층에 확산되어 배선층의 신뢰성을 향상시킬 수 있는 금속을 포함하는 도전성 박막을 형성하는 단계와, 콘택홀이 형성되지 않은 부분의 도전성 박막의 표면상에, 배선물질의 증착을 방지하는 마스킹막을 선택적으로 형성하는 단계와, 마스킹막이 선택적으로 형성된 결과물 상에 배선물질을 증착하여 콘택홀 내부에만 플럭 모양의 제1 배선층을 형성하는 단계와, 마스킹막을 제거하는 단계, 및 결과물의 전면에 배선물질을 증착하여 제1 배선층과 접촉하는 제2 배선층을 형성하는 단계를 구비하는 것을 특징으로 한다.A method of forming a void free and reliable wiring layer is described. The method includes forming a contact hole by partially etching an interlayer insulating film formed on a semiconductor substrate, and including a metal on the entire surface of the resultant contact hole formed thereon and subsequently diffused into the wiring layer to improve the reliability of the wiring layer. Forming a conductive thin film, selectively forming a masking film on the surface of the conductive thin film in a portion where no contact hole is formed, and preventing a deposition of the wiring material, and forming a wiring material on a resultant on which the masking film is selectively formed. Depositing a first wiring layer having a shape of a floc only inside the contact hole; removing the masking film; and depositing a wiring material on the entire surface of the resultant to form a second wiring layer in contact with the first wiring layer. It is characterized by.
Description
본 발명은 반도체장치의 배선층 형성방법에 관한 것으로, 특히 배선층 증착 후 콘택홀내에 보이드가 형성되는 것을 방지하고 신뢰성있는 배선층을 형성할 수 있는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring layer of a semiconductor device, and more particularly, to a method for preventing voids from forming in a contact hole after wiring layer deposition and for forming a reliable wiring layer.
반도체장치의 제조에 있어서, 금속 배선층을 형성하는 기존의 방법, 예를 들어 스퍼터링(sputtering)과 같은 물리적 기상 증착(Physical Vapor Deposition; PVD) 방식을 이용한 알루미늄 증착방법은 콘택홀의 직경은 줄어들고 깊이가 증가하는 고집적회로에 적용이 어렵다는 단점이 있다.In the manufacture of semiconductor devices, conventional methods of forming metal wiring layers, for example, aluminum deposition using physical vapor deposition (PVD), such as sputtering, have reduced contact hole diameters and increased depth. There is a disadvantage that it is difficult to apply to a high-integrated circuit.
이에 반해, 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정은 깊이가 깊고 사이즈가 작은 콘택홀에 대해서도 우수한 스텝 커버리지(step coverage)를 확보할 수 있다는 장점으로 인해 많은 연구가 진행되고 있는 분야이다. 특히, CVD 공정을 이용한 알루미늄(Al) 배선층의 형성은 텅스텐(W)을 이용하는 공정에 비해 낮은 온도에서 진행할 수 있으며 우수한 비저항값을 얻을 수 있는 장점이 있는 반면, 형성된 알루미늄(Al) 박막의 표면 모폴로지(morphology)는 현재 사용되는 PVD 공정으로 증착한 알루미늄(Al) 배선층보다 불량하며, 콘택홀의 매립(fiiling)이 비교적 어렵다는 단점이 있다. 또한, 콘택홀이 작고 깊어질수록 순수한 알루미늄(Al)만으로는 배선층의 역할을 다할 수 없으므로, 신뢰성의 관점에서 구리(Copper; Cu) 등의 전도성이 우수한 물질을 도핑(doping)하여 사용하여야 한다.In contrast, the chemical vapor deposition (CVD) process is a field in which a lot of research is being conducted due to the advantage of ensuring excellent step coverage even for deep and small contact holes. In particular, the formation of the aluminum (Al) wiring layer using the CVD process can proceed at a lower temperature than the process using tungsten (W) and has the advantage of obtaining excellent resistivity, while the surface morphology of the formed aluminum (Al) thin film (morphology) is worse than the aluminum (Al) wiring layer deposited by the PVD process currently used, and has the disadvantage that the filling of the contact holes is relatively difficult. In addition, as the contact hole becomes smaller and deeper, pure aluminum (Al) alone may not serve as a wiring layer, and therefore, a material having excellent conductivity such as copper (Copper) should be used by doping.
현재 사용되고 있는 노말(normal)(또는 블랭킷(blanket)) CVD 알루미늄(Al) 공정은 콘택홀 매립특성이 불량하다는 단점이 있지만, 선택적(selective) CVD 알루미늄(Al) 공정을 적용할 경우 우수한 콘택홀 매립특성을 확보할 수 있다. 즉, 노말(또는 블랭킷) CVD 공정의 경우 알루미늄의 증착이 콘택홀 내부에서 보다는 표면에서 더 잘 일어나므로, 콘택홀이 완전히 채워지기 전에 입구가 막혀 보이드가 발생하는 문제가 발생한다. 그러나, 콘택홀 내에서는 전도성이 우수한 물질을 증착하고 표면에는 전도성이 낮은 물질로 처리하는 선택적 CVD 알루미늄 공정을 적용할 경우, 콘택홀 내에서만 알루미늄이 증착되므로 보이드가 없는 알루미늄 플럭(plug)을 형성할 수 있다는 장점이 있다.The normal (or blanket) CVD aluminum (Al) process currently used has the disadvantage of poor contact hole embedding characteristics, but excellent contact hole filling when the selective CVD aluminum (Al) process is applied. Can secure the characteristics. That is, in the case of a normal (or blanket) CVD process, since deposition of aluminum occurs better on the surface than inside the contact hole, a problem occurs in that the inlet is blocked before the contact hole is completely filled. However, when a selective CVD aluminum process is applied in which a highly conductive material is deposited in the contact hole and a low conductive material is applied to the surface, aluminum is deposited only in the contact hole, thereby forming a void-free aluminum plug. There is an advantage that it can.
한편, 스퍼터링 공정으로 알루미늄을 증착할 경우, 금속 배선층의 신뢰성을 향상시키기 위해서 구리(Cu)가 소량 함유된 알루미늄 타겟(target)을 사용하고 있다. 반면에, CVD 알루미늄 공정에서는 소량의 구리(Cu)가 함유된 알루미늄 선구물질(precursor)을 사용하거나, CVD 알루미늄 공정으로 콘택홀을 매립시킨 후 구리(Cu) 박막을 형성하고 후속의 어닐링(annealing) 공정을 진행하여 구리(Cu)를 알루미늄 막내로 확산시키는 방법을 사용하고 있다. 그러나, 전자의 경우는 구리와 알루미늄이 가스(gas)상에서 반응하므로 파티클(particle)이 다량 발생하고, 후자의 경우는 구리의 알루미늄 막내로의 확산이 불균일하게 일어난다는 단점이 있다.On the other hand, when aluminum is deposited by a sputtering process, an aluminum target containing a small amount of copper (Cu) is used to improve the reliability of the metal wiring layer. On the other hand, in the CVD aluminum process, an aluminum precursor containing a small amount of copper (Cu) is used, or a contact hole is buried in the CVD aluminum process to form a copper (Cu) thin film, followed by annealing. A process is used to diffuse copper (Cu) into the aluminum film. However, in the former case, since copper and aluminum react in a gas phase, a large amount of particles are generated, and in the latter case, diffusion of copper into the aluminum film occurs unevenly.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 우수한 콘택홀 매립특성을 확보함과 동시에, 증착된 배선층 내부로 구리를 균일한 농도로 확산시킬 수 있는 반도체장치의 배선층 형성방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a wiring layer forming method of a semiconductor device capable of ensuring excellent contact hole filling characteristics and diffusing copper at a uniform concentration into the deposited wiring layer.
도 1 내지 도 7은 본 발명을 이용한 반도체장치의 배선층 형성방법을 설명하기 위한 단면도들이다.1 to 7 are cross-sectional views illustrating a method of forming a wiring layer of a semiconductor device using the present invention.
도 8은 구리막의 표면에 증착된 벤조트리아졸(BTA)의 구조를 나타낸 것이다.8 shows the structure of benzotriazole (BTA) deposited on the surface of a copper film.
도 9는 벤조트리아졸(BTA)의 기본 구조를 나타낸 것이다.9 shows the basic structure of benzotriazole (BTA).
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10.....반도체기판12.....층간절연막10 ..... semiconductor substrate 12 .... interlayer insulating film
14.....장벽층16.....구리(Cu) 박막14 ..... barrier layer 16 .... Cu thin film
18.....포토레지스트 패턴20.....벤조트리아졸(BTA) 박막18 ..... photoresist pattern 20 ..... benzotriazole (BTA) thin film
22, 24....알루미늄(Al) 배선층22, 24 ... Aluminum wiring layer
상기 과제를 이루기 위하여 본 발명에 의한 반도체장치의 배선층 형성방법은, 반도체기판상에 형성된 층간절연막을 부분적으로 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 결과물의 전면에, 이후에 배선층에 확산되어 배선층의 신뢰성을 향상시킬 수 있는 금속을 포함하는 도전성 박막을 형성하는 단계; 상기 콘택홀이 형성되지 않은 부분의 상기 도전성 박막의 표면상에, 배선물질의 증착을 방지하는 마스킹막을 선택적으로 형성하는 단계; 마스킹막이 선택적으로 형성된 결과물 상에 배선물질을 증착하여 상기 콘택홀 내부에만 플럭 모양의 제1 배선층을 형성하는 단계; 상기 마스킹막을 제거하는 단계; 및 결과물의 전면에 배선물질을 증착하여 상기 제1 배선층과 접촉하는 제2 배선층을 형성하는 단계를 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a wiring layer of a semiconductor device, including forming a contact hole by partially etching an interlayer insulating film formed on a semiconductor substrate; Forming a conductive thin film on a front surface of the resultant product in which the contact hole is formed, and then including a metal which is subsequently diffused into the wiring layer to improve the reliability of the wiring layer; Selectively forming a masking film on a surface of the conductive thin film in a portion where the contact hole is not formed to prevent deposition of wiring material; Depositing a wiring material on a resultant on which a masking layer is selectively formed to form a first wiring layer having a shape of a plug only in the contact hole; Removing the masking film; And depositing a wiring material on the entire surface of the resultant to form a second wiring layer in contact with the first wiring layer.
상기 도전성 박막은 구리(Cu) 및 은(Ag)으로 형성하고, 상기 콘택홀을 형성하는 단계후 상기 도전성 박막을 형성하는 단계 전에, 콘택홀이 형성된 결과물의 전면에 상기 반도체기판과 배선층 사이의 상호 반응을 방지하기 위한 장벽층을 형성하는 단계를 더 구비하는 것이 바람직하다. 그리고, 상기 마스킹막은 두 개 이상의 질소로 구성된 고리화합물로서, 예를 들어 벤조트리아졸(Benzotriazole; BTA)계 화합물을 사용하여 형성한다.The conductive thin film is formed of copper (Cu) and silver (Ag), and after forming the contact hole, and before forming the conductive thin film, the contact between the semiconductor substrate and the wiring layer is formed on the entire surface of the resultant formed contact hole. It is preferable to further include forming a barrier layer for preventing the reaction. The masking film is a cyclic compound composed of two or more nitrogens, and is formed using, for example, a benzotriazole (BTA) -based compound.
상기 마스킹막을 형성하는 단계는 화학 기상 증착(CVD) 방법, 침액(Solution Dipping) 방법 및 전기-화학적(Electro-chemical) 방법으로 이루어진 그룹에서 선택된어느 하나를 사용하여 진행되고, 상기 콘택홀이 형성되지 않은 부분의 상기 도전성 박막의 표면상에 마스킹막을 선택적으로 형성하는 단계는 상기 도전성 박막이 형성된 결과물상에 포토레지스트를 도포한 후 노광 및 현상하여 상기 콘택홀의 내부에만 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴이 형성된 결과물 상에 마스킹막을 형성하는 단계, 및 상기 포토레지스트 패턴을 제거하는 단계로 이루어진다.The forming of the masking layer is performed using any one selected from the group consisting of a chemical vapor deposition (CVD) method, a solution dipping method, and an electro-chemical method, and the contact hole is not formed. Selectively forming a masking film on the surface of the conductive thin film of the non-part is a step of forming a photoresist pattern only on the inside of the contact hole by applying a photoresist on the resultant product on which the conductive thin film is formed, followed by exposure and development; Forming a masking film on the resultant formed photoresist pattern, and removing the photoresist pattern.
상기 제1 및 제2 배선층은 알루미늄(Al)을 사용하여 화학 기상 증착(CVD) 또는 물리적 기상 증착(PVD) 방법으로 형성하는 것이 바람직하고, 상기 제2 배선층을 형성하는 단계 후에, 결과물을 열처리하여 상기 도전성 박막에 포함되어 있는 금속을 상기 제1 및 제2 배선층속으로 확산시키는 단계를 더 구비하는 것이 바람직하다.Preferably, the first and second wiring layers are formed by chemical vapor deposition (CVD) or physical vapor deposition (PVD) using aluminum (Al), and after the forming of the second wiring layer, the resultant is heat treated. It is preferable to further include the step of diffusing the metal contained in the conductive thin film into the first and second wiring layer.
본 발명에 따르면, 콘택홀이 형성된 기판상에 구리(Cu) 또는 은(Ag)으로 이루어진 도전성 박막을 형성한 후 콘택홀이 형성된 부위를 제외한 상기 도전성 박막의 표면에 BTA와 같은 마스킹막을 선택적으로 형성한다. 다음에, 배선금속을 증착하면 마스킹막이 없는 부위에만 선택적으로 배선금속이 증착되고, 이후에 상기 마스킹막을 제거하고 전체적으로 배선금속을 다시한번 증착한 후 어닐링을 실시하면, 콘택홀내에 보이드가 형성되는 것을 방지할 수 있다. 또한, 상기 어닐링시 도전성 박막 속의 금속이 상기 배선층으로 도핑되어 들어감으로써 배선층의 신뢰성을 더욱 향상시킬 수 있다.According to the present invention, after forming a conductive thin film made of copper (Cu) or silver (Ag) on a substrate on which a contact hole is formed, a masking film such as BTA is selectively formed on the surface of the conductive thin film except for a portion where the contact hole is formed. do. Next, when the wiring metal is deposited, the wiring metal is selectively deposited only on the portion where the masking film is not provided. After that, the masking film is removed, and the wiring metal is entirely deposited again, followed by annealing, whereby voids are formed in the contact hole. You can prevent it. In addition, since the metal in the conductive thin film is doped into the wiring layer during the annealing, the reliability of the wiring layer may be further improved.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 1 내지 도 7은 본 발명을 이용한 반도체장치의 배선층 형성방법을 설명하기 위한 단면도들이다.1 to 7 are cross-sectional views illustrating a method of forming a wiring layer of a semiconductor device using the present invention.
도 1을 참조하면, 반도체기판(10) 상에 형성된 층간절연층(12)을 부분적으로 식각하여 상기 반도체기판의 소정부분을 노출시키는 콘택홀을 형성한 다음, 결과물의 전면에 장벽물질, 예를 들어 티타늄(Ti), 티타늄질화막(TiN) 또는 그 복합막을 증착하여 배선층과 기판 사이의 상호 확산을 방지하기 위한 장벽층(14)을 형성한다.Referring to FIG. 1, the interlayer insulating layer 12 formed on the semiconductor substrate 10 is partially etched to form a contact hole for exposing a predetermined portion of the semiconductor substrate, and then a barrier material, for example, is formed on the entire surface of the resultant substrate. For example, titanium (Ti), titanium nitride (TiN), or a composite film thereof is deposited to form a barrier layer 14 for preventing mutual diffusion between the wiring layer and the substrate.
도 2를 참조하면, 장벽층이 형성된 결과물의 전면에 PVD 또는 CVD 방법을 사용하여 구리(Cu) 또는 은(silver; Ag)을 증착하여 도전막(16)을 형성한다. 다음에, 도전막이 형성된 반도체기판의 전면에 포토레지스트를 도포한 후 통상의 노광 및 현상공정으로 상기 포토레지스트를 패터닝하여, 그 내벽에 장벽층 및 도전막이 형성되어 있는 상기 콘택홀의 내부에만 포토레지스트 패턴(18)을 형성한다. 상기 포토레지스트 패턴(18)을 형성하기 위한 사진공정시 상기 콘택홀을 형성할 때 사용된 마스크를 그대로 마스크로 사용한다.Referring to FIG. 2, copper (Cu) or silver (Ag) is deposited on the entire surface of the resultant barrier layer by using PVD or CVD to form a conductive layer 16. Next, after the photoresist is applied to the entire surface of the semiconductor substrate on which the conductive film is formed, the photoresist is patterned by a normal exposure and development process, and the photoresist pattern is formed only inside the contact hole where the barrier layer and the conductive film are formed on the inner wall thereof. (18) is formed. In the photolithography process for forming the photoresist pattern 18, a mask used when forming the contact hole is used as a mask.
도 3을 참조하면, 포토레지스트 패턴(18)이 형성된 결과물의 전면에 두 개 이상의 질소로 구성된 고립 화합물, 예를 들어 벤조트리아졸(Benzotriazole; BTA) 박막(20)을 형성한다.Referring to FIG. 3, an isolated compound composed of two or more nitrogens, for example, a benzotriazole (BTA) thin film 20, is formed on the entire surface of the resultant on which the photoresist pattern 18 is formed.
상기 벤조트리아졸(BTA) 박막(20)은 구리(Cu)와 화학적으로 매우 안정된 결합을 형성하며, 물이나 일반적인 취급에 대해 안정한 것으로 알려져 있다. 특히, 상기 BTA는 100℃ 이하에서 증발되지만 구리와 결합할 경우에는 250℃까지 열적으로 안정하다. 그리고, BTA를 처리하는 방법으로는 용액에 담그는 침액법(Solution dipping), 증기상으로 전송하는 방법(Vapor transport), 그리고 전기-화학적인 방법(Electro-chemical method)이 있다. 특히, 용액에 담그는 침액법의 경우 산도(pH)가 3 ∼ 12인 범위내에서 10분정도 처리시 약 35 ∼ 40Å정도 두께의 박막을 얻을 수 있다. 이러한 방법으로 형성된 구리의 표면에 결합된 BTA의 가장 적절한 구조는 도 8에 도시된 바와 같으며, BTA의 기본 구조는 도 9에 도시되어 있다.The benzotriazole (BTA) thin film 20 forms a chemically very stable bond with copper (Cu) and is known to be stable to water or general handling. In particular, the BTA evaporates below 100 ° C. but is thermally stable up to 250 ° C. when combined with copper. The treatment of BTA includes solution dipping, vapor transport, and electro-chemical methods. In particular, in the case of the dipping method immersed in a solution, a thin film having a thickness of about 35 to 40 kPa can be obtained when the acidity (pH) is about 3 to 12 minutes for 10 minutes. The most suitable structure of the BTA bonded to the surface of copper formed in this way is as shown in FIG. 8, and the basic structure of the BTA is shown in FIG. 9.
도 4를 참조하면, 상기 BTA막(20)을 마스크로 사용하여 상기 콘택홀내에 형성되어 있는 포토레지스트 패턴(도 3의 18)을 스트립(strip)함으로써 콘택홀의 내벽에 형성된 도전막(16)의 표면을 노출시킨다.Referring to FIG. 4, the photoresist pattern (18 in FIG. 3) formed in the contact hole is stripped using the BTA film 20 as a mask to form the conductive film 16 formed on the inner wall of the contact hole. Expose the surface.
도 5를 참조하면, BTA막(20)이 부분적으로 형성되어 있는 결과물의 전면에 CVD 방법을 사용하여 알루미늄(Al)을 증착하면 전도성이 우수한 구리로 이루어진 도전막(16)의 표면에서만 알루미늄이 증착되므로, 도시된 바와 같이 콘택홀부위에만 선택적으로 알루미늄 플럭(22)을 형성할 수 있다.Referring to FIG. 5, when aluminum (Al) is deposited on the entire surface of the resultant portion in which the BTA film 20 is partially formed, aluminum is deposited only on the surface of the conductive film 16 made of copper having excellent conductivity. Therefore, as shown in the drawing, the aluminum plug 22 may be selectively formed only at the contact hole portion.
도 6을 참조하면, 약 100℃ 이상의 온도에서 공기를 이용하여 블로우(air blow)함으로써 상기 BTA 박막(도 5의 20)을 제거한다.Referring to FIG. 6, the BTA thin film 20 (FIG. 5) is removed by air blow using air at a temperature of about 100 ° C. or more.
도 7을 참조하면, 결과물의 전면에 CVD 또는 PVD 방법을 사용하여 알루미늄을 증착하여 기판의 표면과 상기 알루미늄 플럭(22)의 상부에 제2 알루미늄막(24)을 형성함으로써 배선층을 형성한 후, 어닐링을 실시하여 상기 도전막(16)의 구리를 알루미늄 박막속으로 확산시켜 배선층의 신뢰성을 향상시킨다.Referring to FIG. 7, after the aluminum is deposited on the entire surface of the resultant using a CVD or PVD method, a wiring layer is formed by forming a second aluminum film 24 on the surface of the substrate and on the aluminum floc 22. Annealing is performed to diffuse the copper of the conductive film 16 into the aluminum thin film to improve the reliability of the wiring layer.
도 8은 구리막의 표면에 증착된 벤조트리아졸(BTA)의 구조를 나타내고, 도 9는 벤조트리아졸(BTA)의 기본 구조를 나타낸 것이다.FIG. 8 shows the structure of benzotriazole (BTA) deposited on the surface of the copper film, and FIG. 9 shows the basic structure of benzotriazole (BTA).
이상 본 발명을 상세히 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.Although the present invention has been described in detail above, the present invention is not limited to the above embodiments, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.
상술한 본 발명에 의한 반도체장치의 배선층 형성방법에 따르면, 콘택홀이 형성된 기판상에 구리(Cu) 또는 은(Ag) 등으로 이루어진 도전성 박막을 형성한 후 콘택홀이 형성된 부위를 제외한 상기 도전성 박막의 표면에 BTA와 같은 마스킹막을 선택적으로 형성한다. 다음에, 배선금속을 증착하면 마스킹막이 없는 부위에만 선택적으로 배선금속이 증착되고, 이후에 상기 마스킹막을 제거하고 전체적으로 배선금속을 다시한번 증착한 후 어닐링을 실시하면, 콘택홀내에 보이드가 형성되는 것을 방지할 수 있으며 어닐링시 상기 도전성 박막 속의 금속이 상기 배선층으로 도핑되어 들어감으로써 배선층의 신뢰성을 더욱 향상시킬 수 있다.According to the method for forming a wiring layer of a semiconductor device according to the present invention described above, a conductive thin film made of copper (Cu), silver (Ag), or the like is formed on a substrate on which a contact hole is formed, and then the conductive thin film except for the portion where the contact hole is formed. A masking film such as BTA is selectively formed on the surface of the film. Next, when the wiring metal is deposited, the wiring metal is selectively deposited only on the portion where the masking film is not provided. After that, the masking film is removed, and the wiring metal is entirely deposited again, followed by annealing, whereby voids are formed in the contact hole. When the annealing is performed, the metal in the conductive thin film is doped into the wiring layer to further improve the reliability of the wiring layer.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080082A KR100219513B1 (en) | 1996-12-31 | 1996-12-31 | Method for forming an wiring layer of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080082A KR100219513B1 (en) | 1996-12-31 | 1996-12-31 | Method for forming an wiring layer of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980060716A KR19980060716A (en) | 1998-10-07 |
| KR100219513B1 true KR100219513B1 (en) | 1999-09-01 |
Family
ID=19493420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960080082A KR100219513B1 (en) | 1996-12-31 | 1996-12-31 | Method for forming an wiring layer of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100219513B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333712B1 (en) * | 1999-06-24 | 2002-04-24 | 박종섭 | A method for forming damascene type metal wire in semiconductor device |
-
1996
- 1996-12-31 KR KR1019960080082A patent/KR100219513B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980060716A (en) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
| US6905958B2 (en) | Protecting metal conductors with sacrificial organic monolayers | |
| TW541659B (en) | Method of fabricating contact plug | |
| KR0147682B1 (en) | Method for manufacturing metal wiring of semiconductor device | |
| US20020036309A1 (en) | Semiconductor device and method for fabricating the same | |
| US6147408A (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| JP2004006669A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR100425458B1 (en) | Method for forming metal interconnections using electroless plating | |
| JP2005033160A (en) | Method of forming copper wiring for semiconductor element | |
| JP4087235B2 (en) | Method for forming copper wiring of semiconductor element | |
| KR100219513B1 (en) | Method for forming an wiring layer of a semiconductor device | |
| JP2000208627A (en) | Production of semiconductor device | |
| JPH07230988A (en) | Method of forming insulating material layer on high-temperature metal layer | |
| KR100221656B1 (en) | Process for forming interconnector | |
| KR100283110B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100399909B1 (en) | Method of forming inter-metal dielectric in a semiconductor device | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| KR100515370B1 (en) | Method of forming plug of semiconductor device | |
| US20040219795A1 (en) | Method to improve breakdown voltage by H2 plasma treat | |
| KR100640162B1 (en) | A method for forming metal wire using difference of gas partial pressure in semiconductor device | |
| JP2007027177A (en) | Method of manufacturing semiconductor device | |
| JP2006179645A (en) | Semiconductor device and its manufacturing method | |
| KR930010080B1 (en) | Metal wiring method of semiconductor device | |
| KR100314742B1 (en) | Method for manufacturing semiconductor device | |
| KR100247643B1 (en) | A reaction chamber for forming metal layer and method for forming metal layer in semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |