KR100218505B1 - 보호 회로를 구비한 액정 표시 장치 - Google Patents

보호 회로를 구비한 액정 표시 장치 Download PDF

Info

Publication number
KR100218505B1
KR100218505B1 KR1019960065785A KR19960065785A KR100218505B1 KR 100218505 B1 KR100218505 B1 KR 100218505B1 KR 1019960065785 A KR1019960065785 A KR 1019960065785A KR 19960065785 A KR19960065785 A KR 19960065785A KR 100218505 B1 KR100218505 B1 KR 100218505B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
circuit
liquid crystal
protection circuit
Prior art date
Application number
KR1019960065785A
Other languages
English (en)
Other versions
KR19980047304A (ko
Inventor
민진식
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960065785A priority Critical patent/KR100218505B1/ko
Publication of KR19980047304A publication Critical patent/KR19980047304A/ko
Application granted granted Critical
Publication of KR100218505B1 publication Critical patent/KR100218505B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 보호 회로를 구비한 액정 표시 장치(LCD : Liquid Crystal Display)에 관한 것으로서,
게이트 온 및 오프 전압 발생회로와 게이트 구동부 사이에 정전기 또는 전원 서지가 발생할 경우에만 전류 경로를 형성하는 보호 회로를 구비하고 있으며, 상기 보호 회로에 의해 정전기 또는 전원 서지가 급속히 방전되도록 함으로써 액정 패널로 상기 정전기 또는 전원 서지가 전달되는 것을 방지한다. 이에 따라, 액정 표시 장치의 조립 공정 또는 완제품 상태에서 액정 패널 상에 라인 결함이 발생하는 것을 방지할 수 있다.

Description

보호 회로를 구비한 액정 표시 장치
이 발명은 보호 회로를 구비한 액정 표시 장치(LCD : Liquid Crystal Display)에 관한 것으로서, 더욱 상세하게 말하자면 정전기(static electricity) 및 전원의 서지(surge) 성분으로부터 액정 패널을 보호할 수 있는 회로를 구비한 액정 표시 장치에 관한 것이다.
정전기 및 전원의 서지 성분은 액정 패널에서 게이트 라인, 데이타 라인 또는 박막 트랜지스터에 손상을 가하며, 패널의 결함(defect)을 유발한다. 이러한 결함은 다른 불량과는 달리 복구가 불가능하기 때문에 수율을 상당히 저하시키는 원인이 되고 있다.
기존에는 가드 링(guard ring), 스파이크 갭(spike gap) 및 쇼팅 바(shorting bar)가 정전기를 방지하는 데 사용되고 있다. 그러나, 상기한 장치들은 액정 패널이 유리 기판 상태이거나 액정 패널 단독으로 존재할 때에는 효과를 발휘하지만 액정 표시 장치의 각 모듈이 조립된 상태에서는 정전기를 방지하는 데 효과가 없다.
액정 표시 장치가 하나의 제품으로 만들어지기 위해서는, 구동 집적회로(driver IC), 액정 패널(panel), 인터페이스 회로(interface IC)와 같은 각 구성요소가 조립되어야 한다. 보다 상세하게, 구성요소를 조립하기 위해서는 탭(TAB)-IC 부착 공정, 인쇄회로기판(PCB) 부착 공정 및 기구 조립과 같은 공정이 필요하다. 이러한 조립 공정을 통칭하여 모듈 공정이라 한다.
그런데, 이러한 모듈 공정에서는 액정 패널과 다른 구성요소의 조립에 의해 정전기로 인한 불량 가능성이 높다. 모듈 공정에서의 정전기 방지 대책은 장비 접지 및 작업자의 정전 방지 밴드 착용들이 있으나, 정전기 또는 전원 서지에 의한 패널의 손상이 발생되고 있다.
도1은 일반적인 액정 표시 장치의 액정 패널 및 게이트 구동회로를 도시하고 있으며, 도2는 상기 도1의 회로에서 정전기 및 전원 서지의 경로를 도시하고 있다.
도1을 참조하면, 게이트 구동부(1)가 액정 패널(2)과 연결되어 있다. 게이트 구동부(1)는 출력회로(11)를 포함하고 있으며, 게이트 구동부(1)의 다른 구성요소는 도시되지 않았다. 액정 패널(2)은 다수의 게이트 라인과 이에 수직으로 교차하는 다수의 데이타 라인으로 구성된다. 각 게이트 라인과 데이타 라인이 교차하는 영역에는 하나의 화소가 형성되어 있으며, 각 화소는 박막 트랜지스터(TFT), 유지 커패시터(Cst) 및 액정 커패시터(Cp)로 구성된다. 박막 트랜지스터(TFT)는 게이트, 소스 및 드레인을 가지며, 게이트는 대응하는 게이트 라인에 연결되고, 소스는 대응하는 데이타 라인에 연결된다. 액정 커패시터(Cp)는 대응하는 박막 트랜지스터(TFT)의 드레인과 공통전극 전압(Vcom) 사이에 위치하며, 유지 커패시터(Cst)는 대응하는 박막 트랜지스터(TFT)의 드레인과 전단의 게이트 라인 사이에 위치한다.
출력회로(11)는 각 게이트 라인에 대하여 하나씩 할당된 다수의 CMOS 인버터로 구성된다. 각 CMOS 인버터는 공통 게이트 단자와 공통 드레인 단자를 가지며, 상기 각 공통 게이트 단자에는 게이트 구동부(1) 내의 다른 구성요소(도시하지 않음)에서 생성된 게이트 신호가 인가된다. 각 공통 드레인 단자는 액정 패널(2) 내의 게이트 라인과 연결된다. 상기 CMOS 인버터는 PMOS 인버터와 NMOS 인버터로 구성되며, PMOS 인버터에는 게이트 온 전압(Von)이 인가되고, NMOS 인버터에는 게이트 오프 전압이 인가된다. 상기 CMOS 인버터는 게이트 신호에 따라 게이트 온 또는 오프 전압을 선택하며, 이 선택된 전압은 액정 패널(2) 상의 대응하는 게이트 라인에 인가된다.
도2를 참조하면, 상기 도1의 출력회로(11) 내부의 임의의 한 CMOS 인버터가 도시되어 있다. 이미 설명한 바와 같이, PMOS 인버터(M1)에는 게이트 온 전압(Von)이 인가되고, NMOS 인버터(M2)에는 게이트 오프 전압(Voff)이 인가된다. 통상적으로, 상기 게이트 온 전압(Von)은 양의 값이며, 상기 게이트 오프 전압(Voff)은 음의 값이다.
만약, 액정 표시 장치의 조립 과정에서 정전기 또는 전원 서지가 발생할 경우, 양(positive)의 정전기 및 전원 서지는 상기 PMOS 트랜지스터(M1) 및 게이트 라인을 통해 액정 패널에 인가되고, 음(negative)의 정전기 및 전원 서지는 상기 NMOS 트랜지스터(M2) 및 게이트 라인을 통해 액정 패널에 인가된다.
액정 패널로 인가되는 상기 정전기 또는 전원 서지에 의해 내압 특성이 취약한 게이트 라인에서는 절연막이 파괴되어 라인 결함이 발생한다. 따라서, 액정 패널과 주변 회로와의 조립으로 인한 정전기 및 전원 서지로부터 액정 패널을 보호하기 위한 회로가 필요하다.
이 발명의 목적은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 게이트 온 및 오프 전압 라인과 게이트 구동부 사이에서 정전기 및 전원 서지를 흡수하기 위한 보호회로를 구비함으로써 조립 공정 중이나 완제품 상태에서 액정 패널 상의 라인 결함을 방지할 수 있는 액정 표시 장치를 제공하는 데 있다.
도1은 일반적인 액정 표시 장치의 게이트 구동부 및 액정 패널을 도시한 구성도.
도2는 상기 도1에서 정전기 및 전원 서지의 경로를 도시한 회로도.
도3은 이 발명의 실시예에 따른 보호 회로와 액정 표시 장치의 연결 관계를 도시한 회로도.
상기한 목적을 달성하기 위하여, 이 발명에 따른 액정 표시 장치는,
다수의 게이트 라인을 구비한 액정 패널;
게이트 온 전압 발생회로 및 게이트 오프 전압 발생회로를 구비하며, 게이트 온 전압과 게이트 오프 전압을 출력하는 전원회로;
상기 전원회로에서 출력되는 게이트 온 전압과 게이트 오프 전압을 입력받아, 소정의 게이트 신호에 따라 상기 게이트 온 전압 또는 게이트 오프 전압을 선택하는 게이트 구동부; 및
상기 전원회로와 상기 게이트 구동부 사이에서, 정전기 또는 전원 서지가 발생할 경우에만 접지로 통하는 전류 경로를 형성하는 보호회로를 포함한다.
상기한 이 발명에 따르면, 정전기 또는 전원 서지가 발생할 경우에 상기 보호회로에서 접지로 통하는 전류 경로가 형성되며, 이 전류 경로에 의해 상기 발생된 정전기 및 전원 서지가 급속히 방전된다. 따라서, 상기 정전기 또는 전원 서지가 게이트 구동부를 통해 액정 패널 상으로 전달되는 것이 방지되며, 액정 패널 상에서 라인 결함이 일어나지 않는다. 그리고, 이러한 보호회로로 인하여 액정 패널과 주변회로를 결합시키는 조립 공정에서 정전기 또는 전원 서지로부터 액정 패널을 보호할 수 있으며, 완제품으로 존재하는 액정 표시 장치에서도 정전기 또는 전원 서지에 대한 대책이 마련된다.
상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.
도3은 이 발명의 실시예에 따른 보호 회로와 액정 표시 장치의 연결 관계를 도시한 회로도.
상기 도3을 참조하면, 게이트 온 전압 발생회로(31)의 출력단자에는 2개의 제너 다이오드(ZD1, ZD2)가 연결되어 있으며, 게이트 오프 전압 발생회로(32)의 출력단자에도 2개의 제너 다이오드(ZD3, ZD4)가 연결되어 있다. 게이트 온 전압 발생회로(31)에서 출력되는 게이트 온 전압(Von)은 상기 도1의 게이트 구동부(1) 내의 출력회로(11)에 제공된다. 이에 대해서는 상기 도1에 대한 설명에서 언급된 바 있다. 상기 게이트 오프 전압 발생회로(32)에서 출력되는 게이트 오프 전압(Voff)도 상기 도1의 게이트 구동부(1) 내의 출력회로에 제공된다. 상기 게이트 온 전압(Von)은 출력회로(11)에서 각 CMOS 인버터의 PMOS 트랜지스터에 인가되며, 상기 게이트 오프 전압(Voff)은 각 CMOS 인버터의 NMOS 트랜지스터에 인가된다.
도3을 참조하면, 두 제너 다이오드(ZD1, ZD2)는 캐소드(cathod)끼리 접속된다. 상기 제너 다이오드(ZD1)의 애노드(anode)는 게이트 온 전압 발생회로(31)의 출력단자에 연결되며, 상기 제너 다이오드(ZD2)의 애노드는 접지된다. 두 제너 다이오드(ZD3, ZD4)는 애노드끼리 접속된다. 상기 제너 다이오드(ZD3)의 캐소드는 게이트 오프 전압 발생회로(32)의 출력단자에 연결되며, 상기 제너 다이오드(ZD4)의 캐소드는 접지된다.
공지된 바에 따르면, 제너 다이오드는 순방향 전압에 대해서는 일반적인 다이오드와 동일하게 동작하지만, 역방향 전압이 일정 레벨(통상, 제너 전압이라고 한다.)보다 크면, 턴온되는 성질을 가지고 있다. 이러한 제너 다이오드는 정전압 소자로서 주로 사용된다.
이 발명에서는 상기 제너 다이오드(ZD2)의 제너 전압은 게이트 온 전압(Von)보다 크고, 제너 다이오드(ZD4)의 제너 전압은 게이트 오프 전압(Voff)의 절대치보다 큰 것으로 가정된다. 예를 들어, 게이트 온 전압(Von)이 20V, 게이트 오프 전압(Voff)이 -10V일 때, 제너 다이오드(ZD2)의 제너 전압은 30V, 제너 다이오드(ZD4)의 제너 전압은 15V라고 가정할 수 있다.
이러한 가정 하에서, 정전기 및 전원 서지가 발생하지 않을 때에는 두 제너 다이오드(ZD1, ZD3)는 턴온되지만 두 제너 다이오드(ZD2, ZD4)는 모두 턴오프된다. 왜냐하면, 게이트 온 전압(Von)이 20V이므로, 다이오드(ZD1)의 순방향 전압은 문턱전압(통상 양의 값이다.)보다 크지만, 다이오드(ZD2)의 역방향전압은 미리 설정된 제너 전압(30V)보다 작다. 또한, 게이트 오프 전압(Voff)이 -10V이므로, 다이오드(ZD3)의 순방향 전압은 문턱 전압보다 크지만, 다이오드(ZD4)의 역방향전압은 미리 설정된 제너 전압(15V)보다 작다. 따라서, 접지로 통하는 전류 경로가 형성되지 않고 게이트 온 및 오프 전압(Von, Voff)이 상기 도1의 게이트 구동부(1)에 정상적으로 제공된다.
만약, 양(+)의 정전기 또는 전원 서지가 액정 표시 장치에서 발생할 경우, 양의 정전기 및 전원 서지는 게이트 온 전압(Von) 라인을 따라서 전달된다. 통상적으로, 이때의 전위는 상기 다이오드(ZD2)의 제너 전압보다 훨씬 크다. 상기 고전위는 제너 다이오드(ZD1) 뿐만 아니라 제너 다이오드(ZD2)까지 턴온시킨다. 상기 다이오드(ZD2)의 턴온에 의해 게이트 온 전압 발생회로(31)의 출력단이 접지되므로, 게이트 온 전압 발생회로(31)-ZD1-ZD2-접지로 구성되는 전류 경로가 형성되며, 양의 정전기 및 전원 서지는 상기 전류 경로를 통해 급격히 방전된다. 즉, 상기 제너 다이오드(ZD1, ZD2)는 발생된 양의 정전기 및 전원 서지가 상기 도1의 게이트 구동부(1)에 전달되기 전에 방전시킨다. 따라서, 양의 정전기 또는 전원 서지는 액정 패널까지 전달되지 않으며, 이로 인해 조립 공정 중 또는 완제품 상태에서 라인 결함의 발생이 방지된다.
음(-)의 정전기 또는 전원 서지가 액정 표시 장치에서 발생할 경우에는 상기 발생된 음의 정전기 및 전원 서지가 게이트 오프 전압(Voff)라인을 따라서 전달된다. 이때, 발생하는 음전위의 절대치는 상기 다이오드(ZD4)의 제너 전압보다 훨씬 크다. 상기한 음전위는 제너 다이오드(ZD3) 뿐만 아니라 제너 다이오드(ZD4)도 턴온시킨다. 상기 제너 다이오드(ZD3)는 순방향 전압이 문턱 전압보다 크기 때문에 턴온되는 것이고, 상기 제너 다이오드(ZD4)는 역방향 전압이 제너 전압보다 크므로 턴온된다. 상기 두 다이오드(ZD3, ZD4)의 턴온에 의해, 게이트 오프 전압 발생회로(32)-ZD3-ZD4-접지로 구성되는 전류 경로가 형성되며, 상기 음전위는 상기 형성된 전류 경로를 통해 급속히 방전된다. 따라서, 상기 음의 정전기 또는 전원 서지는 게이트 구동부에 전달되지 않으며, 이로 인해 조립 공정 중 또는 완제품 상태에서 액정 패널 상에서 라인 결함이 발생하는 것이 방지된다.
이 발명에서는 두 개의 제너 다이오드(ZD1, ZD3)가 사용되었지만, 이 발명의 기술적 범위는 여기에 한정되지 않는다. 당업자에게는 상기 두 제너 다이오드(ZD1, ZD3) 대신에 저항을 사용하거나, 상기 두 제너 다이오드(ZD1, ZD3)가 제거되더라도 동일한 결과가 발생하는 것은 자명할 것이다.
전술한 바와 같이, 이 발명에 따른 액정 표시 장치는 게이트 온 및 오프 전압 발생회로와 게이트 구동부 사이에 정전기 또는 전원 서지가 발생할 경우에만 전류 경로를 형성하는 보호 회로를 구비하고 있으며, 상기 보호 회로에 의해 정전기 또는 전원 서지가 급속히 방전되도록 함으로써 액정 패널로 상기 정전기 또는 전원 서지가 전달되는 것을 방지한다. 이에 따라, 이 발명의 액정 표시 장치는 조립 공정 중 또는 완제품 상태에서 액정 패널 상에 라인 결함이 발생하는 것을 방지한다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims (5)

  1. 다수의 게이트 라인을 구비한 액정 패널;
    게이트 온 전압 발생회로 및 게이트 오프 전압 발생회로를 구비하며, 게이트 온 전압과 게이트 오프 전압을 출력하는 전원회로;
    상기 전원회로에서 출력되는 게이트 온 전압과 게이트 오프 전압을 입력받아, 소정의 게이트 신호에 따라 상기 게이트 온 전압 또는 게이트 오프 전압을 선택하는 게이트 구동부; 및
    상기 전원회로와 상기 게이트 구동부 사이에서, 정전기 또는 전원 서지가 발생할 경우에만 접지로 통하는 전류 경로를 형성하는 보호회로를 포함하며,
    상기 보호회로를 통해 상기 발생된 정전기 또는 전원 서지가 방전되는,
    보호 회로를 구비한 액정 표시 장치.
  2. 제1항에 있어서, 상기한 보호 회로는,
    캐소드가 상기 전원회로내의 게이트 온 전압 발생회로의 출력단자와 상기 게이트 구동부 사이에 연결되고, 애노드가 접지된 제1제너 다이오드; 및
    애노드가 상기 전원회로내의 게이트 오프 전압 발생회로의 출력단자와 상기 게이트 구동부 사이에 연결되고, 캐소드가 접지된 제2제너 다이오드로 구성되는.
    보호 회로를 구비한 액정 표시 장치.
  3. 제2항에 있어서, 상기 제1제너 다이오드의 제너 전압은 상기 게이트 온 전압보다 크며, 상기 제2제너 다이오드의 제너 전압은 상기 게이트 오프 전압의 절대치보다 큰,
    보호 회로를 구비한 액정 표시 장치.
  4. 제2항에 있어서, 상기한 보호 회로는,
    애노드가 상기 게이트 온 전압 발생회로의 출력단자와 상기 게이트 구동부 사이에 연결되고, 캐소드가 상기 제1제너 다이오드의 캐소드에 연결되는 제3제너 다이오드; 및
    캐소드가 상기 게이트 오프 전압 발생회로의 출력단자와 상기 게이트 구동부 사이에 연결되고, 애노드가 상기 제2제너 다이오드의 애노드에 연결되는 제4제너 다이오드를 부가하여 포함하는,
    보호 회로를 구비한 액정 표시 장치.
  5. 제2항에 있어서, 상기한 보호 회로는,
    상기 게이트 온 전압 발생회로의 출력단자와 상기 게이트 구동부 사이의 접점과 상기 제1제너 다이오드 사이에 연결되는 제1저항; 및
    상기 게이트 오프 전압 발생회로의 출력단자와 상기 게이트 구동부 사이의 접점과 상기 제2제너 다이오드 사이에 연결되는 제2저항을 부가하여 포함하는,
    보호 회로를 구비한 액정 표시 장치.
KR1019960065785A 1996-12-14 1996-12-14 보호 회로를 구비한 액정 표시 장치 KR100218505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960065785A KR100218505B1 (ko) 1996-12-14 1996-12-14 보호 회로를 구비한 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960065785A KR100218505B1 (ko) 1996-12-14 1996-12-14 보호 회로를 구비한 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR19980047304A KR19980047304A (ko) 1998-09-15
KR100218505B1 true KR100218505B1 (ko) 1999-09-01

Family

ID=19487893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065785A KR100218505B1 (ko) 1996-12-14 1996-12-14 보호 회로를 구비한 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100218505B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633589B2 (en) 2014-07-21 2017-04-25 Samsung Display Co., Ltd. Display device having ESD circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000060042A (ko) * 1999-03-11 2000-10-16 윤종용 정전기 방지 액정표시 패널
KR100363095B1 (ko) * 2000-12-06 2002-12-05 삼성전자 주식회사 정전기 방전 보호를 위한 액정 표시 장치 드라이버 회로
KR101491145B1 (ko) * 2008-07-03 2015-02-06 엘지이노텍 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633589B2 (en) 2014-07-21 2017-04-25 Samsung Display Co., Ltd. Display device having ESD circuit

Also Published As

Publication number Publication date
KR19980047304A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
JP5325386B2 (ja) 静電放電保護回路を有する電子装置
KR100235133B1 (ko) 반도체장치
US5926234A (en) Liquid crystal display device
US5936687A (en) Liquid crystal display having an electrostatic discharge protection circuit and a method for testing display quality using the circuit
KR100206870B1 (ko) 정전 방전 및 래치 업 방지회로
US20210027738A1 (en) Overcurrent protection circuit and display drive device
US20170193886A1 (en) Electro-static Discharge Protection Unit, Array Substrate, Display Panel and Display Device
CN113129817A (zh) 电力管理驱动器和显示装置
US8749291B2 (en) LCD driving circuit with ESD protection
US20060119998A1 (en) Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same
CN111739458B (zh) 驱动电路和显示驱动芯片
CN108269801B (zh) 静电保护电路
CN109166557B (zh) 防护电路及显示驱动装置
KR100218505B1 (ko) 보호 회로를 구비한 액정 표시 장치
CN109857358B (zh) 计算机系统及其显示接口电路与显示接口方法
JP4951841B2 (ja) 液晶パネル
KR100440540B1 (ko) 파워-오프 방전 회로를 갖는 액정 표시 장치
US5731940A (en) ESD protection scheme
KR102349763B1 (ko) 에러 감지 방법, 에러 감지 회로 및 표시장치
KR102316558B1 (ko) 정전기 보호회로를 구비한 표시장치
US5825207A (en) Output buffer circuit
US11783791B2 (en) Panel driving circuit and display device
CN117456922A (zh) 显示装置
CN111462692B (zh) 一种驱动电路及其重启方法、显示装置
CN216053834U (zh) 带有电击伤保护的lcm电测装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080528

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee