KR100218252B1 - 반도체 메모리 장치의 전압 클램프 회로 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 전압 클램프 회로에 관한 것으로, 전압 클램프 회로를 구성하는 각각의 모오스 트랜지스터들의 기판 전압을 상이하게 인가함으로써 각 문턱 전압을 상이하게 하여 양단간의 전압차이를 용이하게 조절할 수 있게 하는 것이다. 본 발명의 요지는 일정 레벨의 입력 전압에 응답하여 양단간에 소정 레벨의 전압차이를 유지하기 위한 반도체 메모리 장치의 전압 클램프 회로에 있어서, 소오스 단자 및 기판 단자로 입력되는 상기 입력 전압을 제 1전압레벨만큼 전압강하시켜 드레인 단자로 출력하는 제 1모오스 트랜지스터와, 상기 제 1모오스 트랜지스터와 직렬로 연결되며 상기 소오스 단자로 상기 제 1모오스 트랜지스터의 드레인 단자의 출력이 인가되고 상기 드레인 단자와 분리된 기판 단자로 소정 전압이 인가되어 상기 제 1전압레벨보다 소정 레벨 높은 제 2전압레벨만큼 전압강하시켜 드레인 단자로 출력하는 적어도 하나이상의 제 2모오스 트랜지스터들을 가지는 것이다.

Description

반도체 메모리 장치의 전압 클램프 회로

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 다이오드 접속 트랜지스터를 이용하여 두 단자사이의 전압 차이를 용이하게 조절할 수 있는 반도체 메모리 장치의 전압 클램프 회로에 관한 것이다.

일반적으로, 반도체 메모리 장치에서의 두 단자 사이의 전압 차이를 일정하게 유지시켜 주기 위해서 사용하는 전압 클램프(clamp) 회로는 P/N 접합(Junction) 또는 N/P 접합을 사용하거나, 엔채널(N-type Channel) 모오스 트랜지스터 또는 피채널(P-type Channel) 모오스 트랜지스터의 다이오드(Diode) 접속구조를 사용한다. 여기서 엔채널 모오스 트랜지스터로 구성되는 엔형 다이오드 접속 트랜지스터는 특정 단자의 전압 상승을 억제하는데 사용하고, 피채널 모오스 트랜지스터로 구성되는 피형 다이오드는 특정 단자에 강하된 전압을 전달하는데 사용된다. 도 1은 종래기술의 일실시예에 따른 전압 클램프 회로도이다. 도 1을 참조하면, 전압 클램프 회로는 적어도 2개이상의 다이오드 접속된 트랜지스터로 직렬 연결되는데 여기서는 다수개의 피채널 모오스 트랜지스터들 10, 20, 30,...이 다이오드 접속되어 구성되어 있다. 각각의 피채널 모오스 트랜지스터들은 드레인(drain)과 게이트(gate)가 접속된 다이오드 접속을 가지며 또한 소오스(source)와 기판(bulk)이 접속되어 있다. 피채널 모오스 트랜지스터 10을 통과한 출력 전압 Vout 1은 입력 전압 Vin에서 문턱 전압 Vtp를 뺀 레벨의 나머지 전압이 된다. 또한 피채널 모오스 트랜지스터 20을 통과한 출력 전압 Vout 2는 상기 피채널 모오스 트랜지스터 10의 드레인의 전압 즉, 출력 전압 Vout 1에서 동일한 문턱 전압 Vtp를 뺀 레벨의 나머지 전압이 된다. 그리고 피채널 모오스 트랜지스터 30을 통과한 출력 전압 Vout 3는 상기 피채널 모오스 트랜지스터 20의 드레인 전압 즉, 출력 전압 Vout 2에서 동일한 문턱 전압 Vtp를 뺀 레벨의 나머지 전압이 된다. 다시말하면, 입력 전압 Vin이 첫 번째 피모오스 트랜지스터 10의 소오스로 인가되면 이와 동시에 기판으로도 동일한 전압의 바이어스 전압이 인가된다. 따라서 피채널 모오스 트랜지스터들 10, 20, 30,...의 문턱전압(Vtp)이 모두 동일하다. 즉, 입력 전압 Vin에서 피채널 모오스 트랜지스터 하나를 통과할 때 마다 문턱전압 Vtp만큼 강하된 레벨의 전압이 다음 피채널 모오스 트랜지스터의 소오스 및 기판으로 인가된다. 그러므로, 최초 입력 전압 Vin으로부터 피채널 모오스 트랜지스터를 통과하면서 점점 인가 전압이 강하되게 된다. 따라서, 전압 클램프 회로의 양단자 사이의 전압 차이는 전압 클램프 회로를 구성하는 다이오드 접속 트랜지스터의 사용 갯수와 다이오드 접속 트랜지스터들의 턴온 전압의 곱이 된다. 그러므로 전압 클램프 회로의 양단자사이에 나타나는 전압 차이는 다이오드 접속 트랜지스터들의 동일한 문턱 전압들의 배수만큼만 가능하여 전압 클램프 레벨을 문턱 전압 사이의 값들로는 가지게 할 수 없게 됨으로써 전압 클램프 회로의 양단자간 전압 차이를 임의대로 조절할 수 없는 문제점이 있다. 도 2는 도 1의 전압 출력 특성도이다. 도 2를 참조하면, 각각의 입력 전압 Vin이 서로 다름을 보여준다. 즉, 최초 입력 전압 Vin에서 점점 문턱 전압 Vtp의 차이를 가지며 출력되는 출력 전압들 Vout 1, Vout 2, Vout 3을 보여준다. 여기에서 보이는 바와 같이 일정 전압 레벨 즉, 문턱 전압 Vtp의 배수만큼 출력 전압들을 조절함을 알 수 있다. 따라서 문턱 전압들 사이의 중간레벨 값은 가질 수 없게 되어 필요한 전압차를 용이하게 조절할 수 없는 문제점이 발생하게 된다.

본 발명의 목적은 다이오드 접속 트랜지스터의 문턱 전압을 임의대로 조절 가능하게 하여 양단간의 전압차를 필요한 만큼 조절할 수 있는 반도체 메모리 장치의 전압 클램프 회로를 제공함에 있다.

본 발명의 다른 목적은 다이오드 접속 트랜지스터들중 특정 다이오드 접속 트랜지스터에 기판 바이어스 전압으로 입력 전압을 인가함으로써 각각의 문턱 전압을 전기적으로 차등화하여 필요한 양단간의 전압차를 얻을 수 있는 반도체 메모리 장치의 전압 클램프 회로를 제공함에 있다.

도 1은 종래 기술의 일실시예에 따른 다이오드로 구성된 전압 클램프 회로도.

도 2는 도 1의 전압 출력 특성도.

도 3은 본 발명의 일실시예에 따른 다이오드로 구성된 전압 클램프 회로도.

도 4는 도 3의 전압 출력 특성도.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 일정 레벨의 입력 전압에 응답하여 양단간에 소정 레벨의 전압차이를 유지하기 위한 반도체 메모리 장치의 전압 클램프 회로에 있어서, 소오스 단자 및 기판 단자로 입력되는 상기 입력 전압을 제1전압레벨만큼 전압강하시켜 드레인 단자로 출력하는 제1모오스 트랜지스터와, 상기 제1모오스 트랜지스터와 직렬로 연결되며 상기 소오스 단자로 상기 제1모오스 트랜지스터의 드레인 단자의 출력이 인가되고 상기 드레인 단자와 분리된 기판 단자로 소정 전압이 인가되어 상기 제1전압레벨보다 소정 레벨 높은 제2전압레벨만큼 전압강하시켜 드레인 단자로 출력하는 적어도 하나이상의 제2모오스 트랜지스터들을 가짐을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.

도 3은 본 발명의 일실시예에 따른 다이오드로 구성된 전압 클램프 회로도이다. 도 3을 참조하면, 기본적인 구성은 상기 도 1에서와 같이 피채널 모오스 트랜지스터들 11, 21, 31이 다이오드 직렬 접속된 구성이나, 다른 구성은 첫 번째 피채널 모오스 트랜지스터 11 뿐만아니라 두 번째 피채널 모오스 트랜지스터 21도 역시 기판 바이어스 전압으로 입력 전압 Vin을 사용하는 구성이다. 즉, 피채널 모오스 트랜지스터들중 소오스 단자와 기판 단자가 상호 연결되어 있는 피채널 모오스 트랜지스터 11 예를들면 제1 모오스 트랜지스터가 있고, 상기 피채널 모오스 트랜지스터 11의 드레인과 연결되어 드레인 전압(Vin-Vtp)이 인가되는 소오스 단자와 입력 전압 Vin이 직접 인가되는 기판 단자가 분리되는 피채널 모오스 트랜지스터 21이 있으며, 이후 나머지 피채널 모오스 트랜지스터들 31,..은 각각의 소오스와 드레인이 접속되어 다이오드를 구성한다. 이러한 경우 기판 인가 전압이 소오스 인가전압에 비해 증가함에 따라서 모오스 트랜지스터의 문턱 전압이 상승하는 바디 효과(Body Effect)에 의해서 상기 각 모오스 트랜지스터들의 문턱전압들이 상이해진다. 즉, 소오스 단자와 기판 단자가 상호 연결되어 각각 동일한 레벨의 입력 전압 Vin이 인가되는 피채널 모오스 트랜지스터 11은 소오스-기판간 전압이 OV로 소오스-기판간 전압이 문턱 전압과 같을 때 문턱 전압인 Vtp의 턴온 전압(turn on voltage)을 갖게 된다. 그러나, 소오스와 기판 단자가 상호 연결되어 있지 않으며 소오스 단자에는 입력 전압 Vin에서 문턱 전압 Vtp를 뺀 전압이 인가되고 기판 단자에는 직접 입력 전압 Vin이 인가되는 피채널 모오스 트랜지스터 21은 소오스-기판간 전압차가 일정 문턱 전압 Vtp보다 높아지게 되어 문턱 전압으로 Vtp+α의 턴온 전압을 갖게 된다. 일반적으로 소오스-기판간 전압이 0V일때 보통의 문턱 전압 Vtp는 0.7V ∼ 0.8V이며, 상기 α만큼의 전압은 해당 모오스 트랜지스터의 바디 효과에 의해 문턱 전압에 추가로 상승되는 전압으로 대략 0.2V ∼ 0.4V정도이다. 따라서 본 발명에 따른 전압 클램프 회로는 특정 피채널 모오스 트랜지스터의 문턱전압을 형성하기 위한 기판 단자에 입력 전압 단자를 몇 개 접속 하느냐에 따라 피채널 트랜지스터의 턴온 전압을 상이하게 형성할 수 있다. 따라서 원하는 전압레벨 차를 얻기 위해 특정 피채널 모오스 트랜지스터에 인가되는 기판 전압을 조절한다. 즉 수개의 특정 피채널 모오스 트랜지스터의 기판 전압을 상이하게 인가시켜 전압 클램프 회로의 양단간의 전압차이를 원하는 전압레벨차로 용이하게 조절할 수 있다.

도 4는 도 3의 전압 출력 특성도이다. 도 4를 참조하면, 첫 번째 피채널 모오스 트랜지스터의 출력 Vout 1'은 최초 입력 전압 Vin 보다 소정 전압 즉, 문턱 전압 Vtp만큼 전압강하된 출력이고, 두 번째 피채널 모오스 트랜지스터의 출력 Vout 2'는 기판 전압으로 상기 첫 번째 피채널 모오스 트랜지스터의 출력이 아닌 그와 상이한 전압 예를들면 최초 입력 전압 Vin을 사용하여 상기 첫 번째 피채널 모오스 트랜지스터의 문턱 전압 Vtp에 소정 레벨의 전압 α만큼을 더한 문턱 전압을 가지게 되어 그 만큼의 전압강하가 이루어진다. 이후 세 번째 피채널 모오스 트랜지스터의 출력 Vout 3'는 상기 첫 번째 피채널 모오스 트랜지스터의 출력 Vout 1'의 문턱 전압과 동일한 전압레벨만큼 전압강하한다. 이후 다른 피채널 모오스 트랜지스터들이 직렬로 계속 연결되어 있다면 이들도 마찬가지로 동일한 문턱 전압을 갖거나 또는 기판 전압으로 그와 상이한 레벨의 전압이 인가되면 상이한 문턱 전압을 가지게 되어 전압강하폭이 다르게 형성된다. 따라서 이러한 전압강하폭을 조절함으로써 용이하게 원하는 클램프 전압을 얻을 수 있게 된다.

상기한 본 발명에 따른 전압 클램프 회로는, 적어도 2개 이상의 모오스 트랜지스터를 다이오드 접속으로 직렬 연결하여 양단자사이에 전압 차이를 일정하게 유지시켜 주는데 있어서, 각 모오스 트랜지스터의 문턱 전압(기판 전압에 의해 조절)을 전기적으로 차등화시켜 줌으로써 전압 클램프 레벨을 용이하게 조절할 수 있는 효과를 가진다.

상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (7)

1. 일정 레벨의 입력 전압에 응답하여 양단간에 소정 레벨의 전압차이를 유지하기 위한 반도체 메모리 장치의 전압 클램프 회로에 있어서, 소오스 단자 및 기판 단자로 입력되는 상기 입력 전압을 제1전압레벨만큼 전압강하시켜 드레인 단자로 출력하는 제1모오스 트랜지스터와, 상기 제1모오스 트랜지스터와 직렬로 연결되며 상기 소오스 단자로 상기 제1모오스 트랜지스터의 드레인 단자의 출력이 인가되고 상기 드레인 단자와 분리된 기판 단자로 소정 전압이 인가되어 상기 제1전압레벨보다 소정 레벨 높은 제2전압레벨만큼 전압강하시켜 드레인 단자로 출력하는 적어도 하나이상의 제2모오스 트랜지스터들을 구비함을 특징으로 하는 반도체 메모리 장치의 전압 클램프 회로.
2. 제1항에 있어서, 상기 제1 및 제2모오스 트랜지스터들은 게이트 단자와 드레인 단자가 상호 접속된 다이오드로 구성됨을 특징으로 하는 반도체 메모리 장치의 전압 클램프 회로.
3. 제1항에 있어서, 상기 제1 및 제2모오스 트랜지스터들이 피채널 모오스 트랜지터임을 특징으로 하는 반도체 메모리 장치의 전압 클램프 회로.
4. 제1항에 있어서, 상기 제1전압레벨이 상기 제1모오스 트랜지스터의 문턱 전압레벨임을 특징으로 하는 반도체 메모리 장치의 전압 클램프 회로.
5. 제1항에 있어서, 상기 소정 전압이 상기 입력 전압과 동일한 전압임을 특징으로 하는 반도체 메모리 장치의 전압 클램프 회로.
6. 제1항에 있어서, 상기 제2전압레벨이 상기 제2모오스 트랜지스터의 문턱전압임을 특징으로 하는 반도체 메모리 장치의 전압 클램프 회로.
7. 제1항에 있어서, 상기 제1 및 제2모오스 트랜지스터의 기판 전압이 상이하게 인가됨을 특징으로 하는 반도체 메모리 장치의 전압 클램프 회로.

Images