KR100209958B1 - 영상 재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치 - Google Patents

영상 재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치 Download PDF

Info

Publication number
KR100209958B1
KR100209958B1 KR1019960064449A KR19960064449A KR100209958B1 KR 100209958 B1 KR100209958 B1 KR 100209958B1 KR 1019960064449 A KR1019960064449 A KR 1019960064449A KR 19960064449 A KR19960064449 A KR 19960064449A KR 100209958 B1 KR100209958 B1 KR 100209958B1
Authority
KR
South Korea
Prior art keywords
signal
output
channel
digital
clock
Prior art date
Application number
KR1019960064449A
Other languages
English (en)
Other versions
KR19980046156A (ko
Inventor
나대희
이기순
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960064449A priority Critical patent/KR100209958B1/ko
Publication of KR19980046156A publication Critical patent/KR19980046156A/ko
Application granted granted Critical
Publication of KR100209958B1 publication Critical patent/KR100209958B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Studio Circuits (AREA)

Abstract

영상 재생 장치에서 분할 화면 출력시에 가로세로 비를 변경하지 않고도 각기 다른 채널을 한 화면에 동시에 출력시키기 위한 영상 재생 장치의 분할 화면 출력 제어 방법 및 이를 수행하기 위한 장치가 개시되어 있다. 안테나로부터 입력된 다수의 아날로그의 방송 신호 중 채널 1을 선택하고, 상기 채널 1의 동기 신호를 분리하여 클럭 1을 생성하고, 상기 채널 1의 방송 신호를 디지탈로 변환시켜 저장시킨다. 안테나로부터 입력된 다수의 아날로그의 방송 신호 중 채널 2를 선택하고, 상기 채널 2의 동기 신호를 분리하여 클럭 2를 생성하고, 상기 채널 2의 방송 신호를 디지탈로 변환시켜 저장시킨다. 저장된 채널 1 및 채널 2에 대응되는 신호를 특정한 시차를 두고 순차적으로 출력시킨다. 채널 1에 대응되는 디지탈 신호 중 특정 부분에 해당하는 디지탈 신호만을 선택하고, 채널 2에 대응되는 디지탈 신호 중 특정 부분에 해당하는 디지탈 신호만을 선택하여, 하나의 영상 신호로 혼합시킨다. 그리고, 상기 혼합된 영상 신호를 아날로그 신호로 변환하고, 동기 신호를 생성하여 생성된 동기 신호에 대응되게 출력시킨다. 영상 재생 장치에서 분할 화면 출력시에 화면의 왜곡 현상을 방지시킨다.

Description

영상 재생 장치의 분할 화면 출력 제어 방법 및 이를 수행하기 위한 장치
본 발명은 영상 재생 장치의 분할 화면 출력 제어 방법 및 이를 수행하기 위한 장치에 관한 것으로, 특히 영상 재생 장치에서 분할 화면 출력시에 가로세로비(Aspect ratio)를 변경하지 않고도 각기 다른 채널을 한 화면에 동시에 출력시키기 위한 영상 재생 장치의 분할 화면 출력 제어 방법 및 이를 수행하기 위한 장치에 관한 것이다.
일반적으로 PIP(Picture-In-Picture)기능은 영상 재생 장치의 한 화면을 분할하여 다수의 채널을 한 화면에 동시에 출력하는 것이다.
도 1은 일반적인 영상 재생 장치에서 분할 화면 출력기능시에 화면 왜곡 현상이 발생됨을 보여주기 위한 개략도이고, 도 2는 일반적인 영상 재생 장치에서 분할 화면 출력 동작을 설명하기 위한 파형도이다.
방송 채널에 따라 다른 복수의 화면을 한 화면상에 출력시키는 PIP기능은 도 1에서 보는 바와 같이, 영상 재생 장치의 화면을 가로 또는 세로로 분할하고, 분할된 화면마다 각각의 채널에서 수신되는 영상 신호를 동시에 출력시킨다.
영상 재생 장치에서 PIP 기능이 수행되기 위하여는 도 2에서 보는 바와 같이, 영상 재생 장치에 구비된 다수의 튜너에서 동기 신호(Sync 신호)에 따라 아날로그의 형태로 입력되는 영상 신호를 수신한다. 즉, 도 2의(a)에서 보는 바와 같이, 하나의 튜너에서 임의의 채널 1에 대응되는 아날로그의 영상 신호가 입력되면, 도 2의(b)에서 보는 바와 같이, 다른 튜너에서는 임의의 채널 2에 대응되는 아날로그의 영상 신호가 입력된다. 상기 튜너들로부터 입력된 아날로그 신호는 화면 분할 모드에 따라 샘플링(Sampling ; 부호화)함으로써 디지탈 변환된다. 상기 디지탈로 변환된 영상 신호는 분할된 화면의 크기에 대응되도록 영상 데이터의 량을 압축하여야 한다. 즉, 상기 디지탈 변환된 영상 데이터를 화면 분할 모드(화면의 가로 분할 또는 세로 분할)에 따라 라이트 클럭(Write clock)을 이용하여 압축하여 메모리에 저장한다. 즉, 화면을 두개로 분할하여 분할된 화면에 동시에 임의의 채널 1 및 채널 2를 출력시키는 경우에 채널 1에 대응되는 아날로그의 영상 신호는 도 2의(c)에서 보는 바와 같이, 1/2로 압축된다. 또한, 채널 2에 대응되는 아날로그의 영상 신호도 도 2의(d)에서 보는 바와 같이, 1/2로 압축된다.
결론적으로, 도 2의(e)에서 보는 바와 같이, 채널 1에서 입력된 영상 신호와 채널 2에서 입력된 영상 신호가 동기 신호와 다음 동기 신호와의 사이에서 압축된다. 상기와 같이 압축된 화면은 출력시에 상기 메모리에 압축되어 저장된 데이터를 정상적인 리이드 클럭(Read Clock)으로 독출하면 분할된 화면이 동시에 출력되는 것이다.
이와 같은 종래의 영상 재생 장치에서 화면 분할 출력 방식은 영상 신호를 디지탈로 변환하고 변환된 디지탈 신호를 압축하여 메모리에 저장하는 방식을 사용한다. 따라서, 메모리에 압축 저장시에 영상 신호의 각 프레임의 가로폭과 높이의 비인 가로세로비(Aspect ratio)가 변경되어 화면이 왜곡되는 현상이 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해소하기 위하여 창안된 것으로, 본 발명의 제1 목적은, 영상 재생 장치에서 분할 화면 출력시에 각 채널에서 입력된 영상 신호를 압축하지 않고, 영상 신호의 특정 부분만을 분할된 화면상에 출력시켜 화면이 왜곡되는 현상을 방지하기 위한 영상 재생 장치의 분할 화면 출력 제어 방법을 제공하는 것이다.
또한, 본 발명의 제2 목적은 상기의 분할 화면 출력 제어 방법을 수행하기에 적합한 장치를 제공하는 것이다.
도 1은 일반적인 영상 재생 장치에서 분할 화면 출력 기능을 보여 주기 위한 개략도이다.
도 2는 일반적인 영상 재생 장치에서 분할 화면 출력 과정을 설명하기 위한 파형도이다.
도 3은 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 장치를 보여주기 위한 블럭도이다.
도 4는 도 3에 도시한 분할 화면 출력 제어 장치에서 출력되는 분할 화면을 보여주기 위한 개략도이다.
도 5는 도 3에 도시한 분할 화면 출력 제어 장치에서 분할 화면 출력 과정을 설명하기 위한 파형도이다.
도면의 주요 부분에 대한 부호의 설명
100a, 100b : 안테나 102a, 102b : 튜너
104a, 104b : 동기신호분리기 106a, 106b : PLL회로
108a, 108b : A/D변환부 110a, 110b : 필드 메모리
112 : MUX 114 : D/A변환부
116 : 혼합장치 120 : 제어 장치
이와 같은 제1 목적을 수행하기 위한 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 방법은,
안테나로부터 입력된 다수의 아날로그의 방송 신호 중 채널 1을 선택하고, 상기 채널 1의 동기 신호를 분리하여 클럭 1을 생성하고, 상기 채널 1의 방송 신호를 디지탈로 변환시켜 저장시키는 단계;
안테나로부터 입력된 다수의 아날로그의 방송 신호 중 채널 2를 선택하고, 상기 채널 2의 동기 신호를 분리하여 클럭 2를 생성하고, 상기 채널 2의 방송 신호를 디지탈로 변환시켜 저장시키는 단계;
저장된 채널 1 및 채널 2에 대응되는 디지탈 신호를 특정한 시차를 두고 순차적으로 출력시키는 단계;
채널 1에 대응되는 디지탈 신호 중 특정 부분에 해당하는 디지탈 신호만을 선택하고, 상기 채널 2에 대응되는 디지탈 신호 중 특정 부분에 해당하는 디지탈 신호만을 선택하여, 하나의 영상 신호로 혼합시키는 단계; 그리고,
상기 혼합된 영상 신호를 아날로그 신호로 변환하고, 동기 신호를 생성하여 생성된 동기 신호에 대응되게 출력시키는 단계로 이루어진다.
또한, 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 장치는,
다수개의 안테나의 출력단에 접속되어 다수개의 아날로그 방송 신호를 선택하게 하는 다수개의 튜너;
상기 다수개의 튜너의 출력단에 각각 접속되어 입력된 영상 신호의 동기 신호에 대응되는 클럭을 발생시키는 다수의 클럭 발생 수단;
상기 다수개의 튜너의 출력단에 각각 접속되어 아날로그의 영상 신호를 디지탈 신호로 변환시키는 다수개의 A/D변환부;
상기 다수개의 A/D변환 부의 출력단에 접속되어 디지탈로 변환된 영상 신호를 저장하고, 저장된 영상 신호를 출력시키는 다수의 필드 메모리;
상기 다수의 필드 메모리의 출력단에 접속되고, 상기 다수의 필드 메모리에 저장된 디지탈 신호 중 일부분만을 각각 선택하여 출력시키는 출력 선택 수단;
상기 출력 선택 수단의 출력단에 접속되어 디지탈의 영상 신호를 아날로그 신호로 변환시키는 D/A변환부;
상기 D/A변환부의 출력단에 접속되어 아날로그의 영상 신호를 출력시키게 하는 동기 신호를 혼합하는 혼합 장치; 그리고,
상기 다수의 클럭 발생 수단에서 입력된 하나의 클럭을 기준으로 상기 다수의 필드 메모리에 특정한 시차를 가지도록 시작 신호를 순차적으로 인가하고, 상기 출력 선택 수단에 선택 신호를 인가하여 출력 신호를 선택하게 하고, 동기 신호를 발생시켜 상기 혼합 장치에 인가하는 제어 장치로 구성된다.
본 발명에 의하면, 영상 재생 장치에서 가로세로비(Aspect ratio)를 변경하지 않고도 분할 화면의 출력이 가능하여 분할 화면 출력시에 화면의 왜곡 현상을 방지시킨다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 장치를 보여주기 위한 블럭도이고, 도 4는 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 장치에서 출력되는 분할 화면을 보여주기 위한 개략도이다.
도 3에서 보는 바와 같이, 본 발명에 따른 영상 재생 장치의 분할 화면 출력 제어 장치는 다수개의 튜너(102a, 102b)를 구비한다. 상기 다수개의 튜너(102a, 102b)는 입력단에 각각 접속된 안테나(100a, 100b)로부터 아날로그의 방송 신호를 입력받는다. 상기 다수개의 튜너(102a, 102b)의 출력단에는 제1 동기 신호 분리기(104a) 및 제2 동기 신호 분리기(104b)가 각각 접속된다. 상기 제1 동기 신호 분리기(104a) 및 제2 동기 신호 분리기(104b)는 상기 다수개의 튜너(102a, 102b)로부터 입력된 아날로그의 영상 신호에서 동기 신호를 검출한다. 상기 제1 동기 신호 분리기(104a) 및 제2 동기 신호 분리기(104b)의 출력단에는 제1 PLL 회로(106a) 및 제2 PLL 회로(106b)가 접속된다. 상기 제1 PLL 회로(106a) 및 제2 PLL 회로(106b)는 아날로그의 영상 신호에서 검출된 동기 신호를 입력받아, 입력된 영상 신호의 저장시에 필요한 클럭 1 및 클럭 2를 각각 발생시킨다.
또한, 상기 다수개의 튜너(102a, 102b)의 출력단에는 아날로그의 영상 신호를 디지탈 신호로 변환시키는 제1 A/D변환부(108a) 및 제2 A/D변환부(108b)가 각각 접속된다. 상기 제1 A/D변환부(108a) 및 제2 A/D변환부(108b)의 출력단에는 제1 필드 메모리(110a) 및 제2 필드 메모리(110b)가 각각 접속된다. 상기 제1 필드 메모리(110a) 및 제2 필드 메모리(110b)는 디지탈로 변환된 영상 신호를 상기 제1 PLL 회로(106a) 및 제2 PLL 회로(106b)에서 출력된 클럭 1 및 클럭 2에 대응하여 저장시킨다.
상기 제1 필드 메모리(110a) 및 제2 필드 메모리(110b)의 출력단에는 MUX(112)가 접속된다. 상기 MUX(112)는 상기 제1 필드 메모리(110a)에서 출력되는 디지탈 신호 및 제2 필드 메모리(110b)에서 출력된 디지탈 신호를 각각 입력받고, 입력된 각 디지탈 신호 중 특정 부분만을 출력시킨다. 상기 MUX(112)의 출력단에는 디지탈의 영상 신호를 아날로그 신호로 변환시키는 D/A변환부(114)가 접속된다. 상기 D/A변환부(114)의 출력단에는 혼합 장치(116)가 접속된다. 상기 혼합 장치(116)는 상기 D/A변환부(114)에서 출력된 아날로그의 영상 신호의 시작을 알리는 동기 신호를 혼합시킨다.
상기 제1 PLL 회로(106a)에서 발생된 클럭 1 은 제어 장치(120)에 입력된다. 상기 제어 장치(120)는 상기 제1 PLL 회로(106a)에서 발생된 클럭 1을 입력받아, 클럭 1을 기준으로, 상기 제1 필드 메모리(110a) 및 제2 필드 메모리(110b)에 저장된 디지탈 신호를 특정 시차를 갖도록 순차적으로 출력시키고, 상기 MUX(112)에 출력되는 각 디지탈 신호 중 특정 부분만을 선택하게 하는 선택 신호를 인가한다. 또한, 영상 신호의 시작을 알리는 의사 동기 신호를 발생하여 상기 혼합 장치(116)에 인가한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 장치의 상세한 동작을 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 장치에서 출력되는 분할 화면을 보여주기 위한 개략도이고, 도 5는 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 장치에서 분할 화면 출력 과정을 설명하기 위한 파형도이다.
본 발명의 일 실시예에 따른 분할 화면 출력 제어 방법은 각 채널에서 입력된 신호를 1/2로 압축시켜 하나의 분할 화면을 구성하는 종래의 방식과는 달리, 하나의 채널에서 입력된 신호 중 일부분만을 출력시키고, 다른 채널에서 입력된 신호 중 일부분만을 출력시켜 하나의 분할 화면을 구성한다. 예를 들면, 도 4에서 보는 바와 같이, 영상 재생 장치에서 출력되는 화면의 가로폭을 H라고 한다면, 2개로 분할된 화면을 생성시키기 위하여 채널 1 및 채널 2에서 1/2H만큼의 영상 정보를 입력받아 분할된 화면 각각에 출력시킨다. 즉, 채널 1의 가로폭을 4등분하여 1/4H에 해당하는 A부분의 영상 정보는 출력시키지 않고, 중앙 부분의 2/4H에 해당하는 B부분의 영상 정보만을 출력시키고, 다음의 1/4H에 해당하는 C부분의 영상 정보는 출력시키지 않는다.
마찬가지로, 채널 2에서도 가로폭을 4등분하여 1/4H에 해당하는 A'부분의 영상 정보는 출력시키지 않고, 중앙 부분의 2/4H에 해당하는 B'부분의 영상 정보만을 출력시키고, 다음의 1/4H에 해당하는 C'부분의 영상 정보는 출력시키지 않는다. 따라서, 2등분으로 분할된 화면의 최종 출력은 채널 1에서 1/2H에 해당하는 B부분 및 채널 2에서 1/2H에 해당하는 B'부분으로 한 화면이 구성된다.
본 발명의 상세한 동작을 도 3 및 도 5를 참조하여 설명하면, 안테나(100a, 100b)는 방송국 등에서 송출된 아날로그의 방송 신호를 입력받는다. 상기 안테나(100a, 100b)의 출력단에는 분할된 화면에 따라 다수개의 튜너(102a, 102b)가 접속된다. 통상적인 분할 화면 출력 방식에서는 2개의 튜너를 이용하여 각각의 튜너에서 각 채널의 영상 신호를 입력받아 2등분으로 분할하여 화면을 출력시키는 방식이 널리 사용된다. 이후로, 2개의 튜너를 이용하여 2등분으로 분할하여 화면을 출력시키는 방식을 기준으로 본 발명의 상세한 동작을 설명하기로 한다. 제1 및 제2 튜너(102a, 102b)에서는 상기 안테나를 통하여 입력되는 다수의 아날로그 신호 중 설정된 채널의 신호를 분리하게 된다. 만약, 제1 튜너(102a)를 통하여 채널 1의 영상 신호가 분리되고, 제2 튜너(102b)를 통하여 채널 2의 영상 신호가 분리되었다고 한다면, 상기 제1 튜너(102a)를 통하여 분리된 채널 1의 영상 신호는 제1 동기 신호 분리기(104a) 및 제1 A/D변환부(108a)에 입력되고, 상기 제2 튜너(102b)를 통하여 분리된 채널 2의 영상 신호는 제2 동기 신호 분리기(104b) 및 제2 A/D변환부(108a)에 입력된다.
상기 제1 동기 신호 분리기(104a)는 채널 1의 영상 신호에서 동기 신호를 분리하여 이를 제1 PLL 회로(106a)에 입력시키고, 상기 제2 동기 신호 분리기(104b)는 채널 2의 영상 신호에서 동기 신호를 분리하여 이를 제2 PLL 회로(106b)에 입력시킨다. 상기 제1 PLL 회로(106a)는 채널 1의 영상 신호에서 분리된 동기 신호를 입력받아 클럭 1을 생성하고, 상기 제2 PLL 회로(106b)는 채널 2의 영상 신호에서 분리된 동기 신호를 입력받아 클럭 2를 생성한다.
상기 제1 A/D변환부(108a)에 입력된 채널 1에 해당되는 아날로그의 영상 신호는 디지탈로 변환되고, 디지탈로 변환된 영상 신호는 제1 필드 메모리(110a)에 입력되어 저장된다. 또한, 상기 제2 A/D변환부(108b)에 입력된 채널 2에 해당되는 아날로그의 영상 신호는 디지탈로 변환되고, 디지탈로 변환된 영상 신호는 제2 필드 메모리(110b)에 입력되어 저장된다. 즉, 제1 필드 메모리(110a)는 상기 제1 PLL 회로(106a)에서 입력된 클럭 1에 대응하여 상기 제1 A/D변환부(108a)에서 입력된 디지탈의 영상 신호를 저장하고, 제2 필드 메모리(110b)는 상기 제2 PLL 회로(106b)에서 입력된 클럭 2에 대응하여 상기 제2 A/D변환부(108b)에서 입력된 디지탈의 영상 신호를 저장한다.
따라서, 제1 필드 메모리(110a) 및 제2 필드 메모리(110b)에는 채널 1에 해당하는 디지탈의 영상 신호 및 채널 2에 해당하는 디지탈의 영상 신호가 순차적으로 저장된다.
또한, 상기 제1 PLL 회로(106a)에서 입력된 클럭 1은 제어 장치(120)에 입력된다. 상기 제어 장치(120)에서는 클럭 1을 입력받아, 클럭 1을 기준으로 제1 필드 메모리(110a) 및 제2 필드 메모리(110b)에 저장된 디지탈 신호를 출력하게 하는 제1 시작 신호 및 제2 시작 신호를 입력시킨다.
도 5를 참조하여 설명하면, 제어 장치(120)는 클럭 1을 입력받아 제1 필드 메모리(110a)에 도 5의 f)에서 보는 바와 같이, 제1 시작 신호를 출력시켜 채널 1에 해당하는 디지탈 신호를 MUX(112)에 먼저 인가한다. 그리고, 채널 1에 해당하는 디지탈 신호의 중간 부분 즉, 디지탈 신호의 가로폭을 H라고 가정하면, 1/2H부분까지 출력되면, 도 5의 g)에서 보는 바와 같이 제2 필드 메모리(110b)에 제2 시작 신호를 출력시켜 채널 2에 해당하는 디지탈 신호를 MUX(112)에 인가하게 제어한다.
따라서, 제1 필드 메모리(110a)에서 도 5의 a)에서 보는 바와 같은 디지탈의 신호 a 가 MUX(112)에 입력되면, 제2 필드 메모리(110b)에서는 도 5의 b)에서 보는 바와 같이, 상기 신호a와 특정 시차 즉, 2분할 화면인 경우에는 상기 신호 a의 영상 정보가 출력되는 중간 부분에서 다른 신호가 출력되도록 하는 시차를 가진 디지탈의 신호b가 MUX(112)에 입력된다.
MUX(112)에 제1 필드 메모리(110a)에서 출력된 신호 a와 제2 필드 메모리(110b)에서 출력된 신호b가 입력되면, 제어 장치(120)는 MUX(112)에 도5의 c)에서 보는 바와 같은 선택 신호를 인가하여 신호 a와 신호 b중 일정 부분을 출력시키게 한다. 예를 들면, 도 4에서 보는 바와 같이, 신호 a중 중앙 부분의 2/4H에 해당하는 B부분의 영상 정보가 출력되는 시점에서 제어 장치(120)는 MUX(112)에 제1 필드 메모리(110a)에서 출력된 신호 a를 출력시키게 하는 하이신호를 출력시키고, 1/4H에 해당하는 C부분의 영상 정보가 출력되는 시점에서는 제어 장치(120)는 MUX(112)에 제2 필드 메모리(110b)에서 출력된 신호 b를 출력시키게 하는 로우신호를 출력시킨다.
다시 설명하면, 2 분할 출력에서는 제어 장치는 상기 클럭 1과 동기되도록 제1 필드 메모리(110a)에 제1 시작 신호를 출력시키고, 상기 클럭 1의 1/2부분에서 제2 필드 메모리(110b)에 제2 시작 신호를 출력시킨다. 따라서, 상기 MUX(112)에 신호 a의 1/2H 부분이 인가될 때, 채널 2의 신호 b가 인가되도록 시차가 조정된다.
상기 MUX(112)에서 최종적으로 출력된 신호 c는 도 5의 c)에서 보는 바와 같이, 제어 장치(120)에서 MUX(112)에 하이 신호를 인가하면 채널 1에서 출력된 신호 a중 가로폭을 4등분하여 1/4H에 해당하는 A부분의 영상 정보가 출력되는 시점에서는 MUX(200)의 출력은 채널 2에서 출력된 신호 b중 중앙 부분의 2/4H에 해당하는 B'부분의 영상 정보가 출력된다. 따라서, 채널 1에서 출력된 신호 a중 가로폭을 4등분하여 1/4H에 해당하는 A부분의 영상 정보는 MUX(112)에서 출력시키지 않는다.
즉, 제어 장치(120)에서 MUX(112)에 하이 신호를 인가하면, 채널 1에서 출력된 신호 a중 가로폭을 4등분하여 중앙 부분의 2/4H에 해당하는 B부분의 영상 정보는 MUX(112)를 통하여 D/A변환부(114)로 출력된다.
제어 장치(120)에서 MUX(112)에 하이 신호를 인가하면 채널 1에서 출력된 신호 a중 가로폭을 4등분하여 1/4H에 해당하는 C부분의 영상 정보가 출력되는 시점에서는 MUX(200)의 출력은 채널 2에서 출력된 신호 b중 중앙 부분의 2/4H에 해당하는 B'부분의 영상 정보가 출력된다. 따라서, 채널 1에서 출력된 신호 a중 가로폭을 4등분하여 1/4H에 해당하는 C부분의 영상 정보는 MUX(112)에서 출력시키지 않는다.
만약, 제어 장치(120)에서 MUX(112)에 로우 신호를 인가하면, 채널 2에서 출력된 신호 b중 가로폭을 4등분하여 중앙 부분의 2/4H에 해당하는 B'부분의 영상 정보만이 MUX(112)를 통하여 D/A변환부(114)로 출력된다. 나머지, 채널 2에서 출력된 신호 b중 1/4H에 해당하는 A'부분 및 1/4H에 해당하는 C'부분이 출력되는 시점에서는 채널 1에서 출력된 신호 a중 가로폭을 4등분하여 중앙 부분의 2/4H에 해당하는 B부분의 영상 정보가 D/A변환부(114)로 출력되기 때문에, 채널 2에서 출력된 신호 b중 A'부분 및 C'부분은 출력되지 않는다.
결과적으로, MUX(112)는 제어 장치(120)의 선택 신호를 받아 채널 1에서 출력된 신호 a중 중앙 부분의 2/4H에 해당하는 B부분의 영상 정보 및 채널 2에서 출력된 신호 b중 중앙 부분의 2/4H에 해당하는 B'부분의 영상 정보만을 D/A변환부(114)로 출력시킨다.
D/A변환부(114)는 상기 MUX(112)에서 출력된 디지탈의 영상 신호를 아날로그 신호를 변환시켜 혼합 장치(116)에 인가한다. 상기 제어 장치(120)는 상기 제1 PLL 회로(106a)에서 발생된 클럭 1을 입력받아, 의사 동기 신호를 생성하여 혼합 장치(116)에 인가한다. 따라서, 상기 D/A변환부(114)에서 출력된 아날로그의 영상 신호는 제어 장치(120)에서 입력된 동기 신호에 대응하여 CRT(Cathode-ray Tube), LCD (Liquid Crystal Display;액정 표시 장치) 및 AMA (Actuated Mirror Array; 박막형 광로 조절 장치) 등 영상 재생 장치에 출력된다.
따라서, 영상 재생 장치의 분할 화면에는 각 채널에서 입력된 영상 신호 중 일부분이 출력되어 화면이 왜곡되는 현상이 방지된다.
이상에서 상술한 바와 같이, 본 발명의 일 실시예에 따른 영상 재생 장치의 분할 화면 출력 제어 방법 및 이를 수행하기 위한 장치에서는 각 채널에서 입력된 영상 신호를 압축하지 않고, 영상 신호의 특정 부분만을 분할된 화면상에 출력시켜 화면이 왜곡되는 현상을 방지한다.
이상에서 첨부된 도면을 참조하여 본 발명을 일 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다. 특히, 본 발명의 일 실시예에서는 2 분할한 상태의 화면 출력 제어 방법 및 장치만을 제시하였으나, 2분할 이상의 다중 분할에서도 상기한 기술 사상에 따라 분할 화면 출력 제어가 가능함은 자명한 일이다.

Claims (7)

  1. Ⅰ)안테나로부터 입력된 다수의 아날로그의 방송 신호 중 채널 1을 선택하고, 상기 채널 1의 동기 신호를 분리하여 클럭 1을 생성하고, 상기 채널 1의 방송 신호를 디지탈로 변환시켜 저장시키는 단계;
    Ⅱ)안테나로부터 입력된 다수의 아날로그의 방송 신호 중 채널 2를 선택하고, 상기 채널 2의 동기 신호를 분리하여 클럭 2를 생성하고, 상기 채널 2의 방송 신호를 디지탈로 변환시켜 저장시키는 단계;
    Ⅲ)상기 저장된 채널 1 및 채널 2에 대응되는 디지탈 신호들을 특정한 시차를 두고 순차적으로 출력시키는 단계;
    Ⅳ)상기 채널 1에 대응되는 디지탈 신호 중 특정 부분에 해당되는 디지탈 신호만을 선택하고, 상기 채널 2에 대응되는 디지탈 신호 중 특정 부분에 해당되는 디지탈 신호만을 선택하여, 하나의 영상 신호로 혼합시키는 단계; 그리고,
    Ⅴ)상기 혼합된 영상 신호를 아날로그 신호로 변환하고, 동기 신호를 생성하여 생성된 동기 신호에 대응되게 출력시키는 단계로 이루어진 영상 재생 장치의 분할 화면 출력 제어 방법.
  2. 제1항에 있어서, 상기 Ⅲ단계는 채널 1에 대응되는 저장된 디지탈 신호 중 1/2부분의 출력이 완료된 시점에서 채널 2에 대응되는 디지탈 신호가 출력되도록 하는 단계인 것을 특징으로 하는 영상 재생 장치의 분할 화면 출력 제어 방법.
  3. 제1항에 있어서, 상기 Ⅳ단계는 채널 1에 대응되는 디지탈 신호 중 초기의 1/4에 해당하는 부분은 출력시키지 않고, 다음의 2/4에 해당하는 부분의 디지탈 신호만을 출력시키고, 다음의 1/4에 해당하는 부분의 디지탈 신호는 출력시키지 않는 단계인 것을 특징으로 하는 영상 재생 장치의 분할 화면 출력 제어 방법.
  4. 제1항에 있어서, 상기 Ⅳ단계는 채널 2에 대응되는 디지탈 신호 초기의 1/4에 해당하는 부분은 출력시키지 않고, 중간 부분의 2/4에 해당하는 부분의 디지탈 신호만을 출력시키고, 마지막의 1/4에 해당하는 부분의 디지탈 신호는 출력시키지 않는 단계인 것을 특징으로 하는 영상 재생 장치의 분할 화면 출력 제어 방법.
  5. 다수개의 안테나(100a, 100b)의 출력단에 접속되어 다수개의 아날로그 방송 신호를 선택하게 하는 다수개의 튜너(102a, 102b);
    상기 다수개의 튜너(102a, 102b)의 출력단에 각각 접속되어 입력된 영상 신호의 동기 신호에 대응되는 클럭을 발생시키는 다수의 클럭 발생 수단;
    상기 다수개의 튜너(102a, 102b)의 출력단에 각각 접속되어 아날로그의 영상 신호를 디지탈 신호로 변환시키는 다수개의 A/D변환부(108a, 108b);
    상기 다수개의 A/D변환부(108a, 108b)의 출력단에 접속되어 디지탈로 변환된 영상 신호를 저장하고, 저장된 영상 신호를 출력시키는 다수의 필드 메모리(110a, 110b);
    상기 다수의 필드 메모리(110a, 110b)의 출력단에 접속되고, 상기 다수의 필드 메모리(110a, 110b)에 저장된 디지탈 신호 중 일부분만을 각각 선택하여 출력시키는 출력 선택 수단(112);
    상기 출력 선택 수단의 출력단에 접속되어 디지탈의 영상 신호를 아날로그 신호로 변환시키는 D/A변환부(114);
    상기 D/A변환부(114)의 출력단에 접속되어 아날로그의 영상 신호를 출력시키게 하는 동기 신호를 혼합하는 혼합 장치(116); 그리고,
    상기 다수의 클럭 발생 수단에서 입력된 하나의 클럭을 기준으로 상기 다수의 필드 메모리(110a, 110b)에 특정한 시차를 가지도록 시작 신호를 순차적으로 인가하고, 상기 출력 선택 수단에 선택 신호를 인가하여 출력 신호를 선택하게 하고, 동기 신호를 발생시켜 상기 혼합 장치(116)에 인가하는 제어 장치(120)로 구성되는 영상 재생 장치의 분할 화면 출력 제어 장치.
  6. 제5항에 있어서, 상기 클럭 발생 수단은 상기 다수개의 튜너(102a, 102b)의 출력단에 각각 접속되어 아날로그의 영상 신호에서 동기 신호를 검출하는 동기 신호 분리기 및 동기 신호 분리기의 출력단에 접속되어 입력된 영상 신호를 저장할 수 있도록 클럭을 발생시키는 PLL 회로로 구성되는 것을 특징으로 하는 영상 재생 장치의 분할 화면 출력 제어 장치.
  7. 제5항에 있어서, 상기 제어 장치(120)에서 출력되는 제1 시작 신호는 상기 제어 장치에 입력된 클럭과 대응되도록 출력되고, 제2 시작 신호는 상기 클럭의 1/2부분에서 출력되는 신호인 것을 특징으로 하는 영상 재생 장치의 분할 화면 출력 제어 장치.
KR1019960064449A 1996-12-11 1996-12-11 영상 재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치 KR100209958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064449A KR100209958B1 (ko) 1996-12-11 1996-12-11 영상 재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064449A KR100209958B1 (ko) 1996-12-11 1996-12-11 영상 재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치

Publications (2)

Publication Number Publication Date
KR19980046156A KR19980046156A (ko) 1998-09-15
KR100209958B1 true KR100209958B1 (ko) 1999-07-15

Family

ID=19487299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064449A KR100209958B1 (ko) 1996-12-11 1996-12-11 영상 재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치

Country Status (1)

Country Link
KR (1) KR100209958B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682759B1 (ko) * 2004-11-02 2007-02-15 주식회사 휴맥스 다 채널 영상 합성 방송수신기 및 그 합성 방법

Also Published As

Publication number Publication date
KR19980046156A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100265231B1 (ko) 방송방식이 서로 다른 복수화면의 동시시청 가능한 tv수신장치
KR910003279B1 (ko) 멀티화면에 의한 채널선국장치
US6147717A (en) Display service for displaying video images of multiple channels on a screen
US5818416A (en) Image size adjusting apparatus for a digital display monitor
US5729300A (en) Double-screen simultaneous viewing circuit of a wide-television
JPH1028256A (ja) 映像信号変換装置とテレビジョン信号処理装置
US4636864A (en) Television receiver comprising a circuit for sequentially tuning the receiver to different frequencies
US5896177A (en) Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver
US6515707B1 (en) Image frame synchronizing apparatus and method thereof
JPH05219487A (ja) テレテキストディスプレイ装置
US5715013A (en) Double picture producing apparatus for wide screen television
KR100209958B1 (ko) 영상 재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치
KR100225581B1 (ko) 영상재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치
JPS63123284A (ja) テレビジヨン受像機
US5675692A (en) Double picture generation apparatus for video cassette tape recorder
KR960001739B1 (ko) 광 스크린의 화상 가변 표시장치
JPH0683409B2 (ja) テレビジョン受像機
JPH0846889A (ja) ２画面表示機能付高画質テレビジョン受信機
JPH0851575A (ja) ２画面表示機能付高画質テレビジョン受信機
JP2711142B2 (ja) 時間伸長回路
KR100268380B1 (ko) 가상채널의 동시 동화상 디스플레이가 가능한 atv시스템 및그 채널선택방법
JPH0851576A (ja) ２画面表示機能付高画質テレビジョン受信機
KR950006760B1 (ko) 멀티자화면 발생방법
JPH0638649B2 (ja) ２画面表示機能付高画質テレビジヨン受信機
JP2844675B2 (ja) テレビジョン受像機

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040326

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee