KR100208692B1 - 메모리 공유 영상 처리 장치 - Google Patents

메모리 공유 영상 처리 장치 Download PDF

Info

Publication number
KR100208692B1
KR100208692B1 KR1019960064446A KR19960064446A KR100208692B1 KR 100208692 B1 KR100208692 B1 KR 100208692B1 KR 1019960064446 A KR1019960064446 A KR 1019960064446A KR 19960064446 A KR19960064446 A KR 19960064446A KR 100208692 B1 KR100208692 B1 KR 100208692B1
Authority
KR
South Korea
Prior art keywords
signal
composite video
video signal
luminance
color
Prior art date
Application number
KR1019960064446A
Other languages
English (en)
Other versions
KR19980046153A (ko
Inventor
남진호
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960064446A priority Critical patent/KR100208692B1/ko
Publication of KR19980046153A publication Critical patent/KR19980046153A/ko
Application granted granted Critical
Publication of KR100208692B1 publication Critical patent/KR100208692B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

더블 윈도우 방식의 영상 재생 처리와 3 차원 휘도/색 신호 분리 처리시 사용되는 메모리를 공유하여 복합 비디오 신호를 처리하기 위한 메모리 공유 영상 처리 장치가 개시되어 있다. 입력되는 제1, 제2 및 제3 복합 비디오 신호를 디지털 신호로 각각 변환하기 위한 아날로그/디지털 변환기로부터의 제1 및 제2 복합 비디오 신호를 제1 및 제2 콤필터에 의해 각각 휘도 신호와 색 신호로 분리된다. 상기 제1 및 제2 콤필터로부터의 상기 분리된 제1 및 제2 휘도 및 색 신호, 그리고 아날로그/디지털 변환기로부터의 상기 제1 및 제2 복합 비디오 신호를 저장하기 위한 공유 메모리가 구비된다. 픽처-인-픽처 발생기는 공유 메모리에 저장된 제1 및 제2의 휘도 신호 및 색 신호를 처리하여 디스플레이한다. 3 차원 휘도 및 색 신호 분리기는 상기 공유 메모리에 저장된 제1 및 제2 복합 비디오 신호, 및 상기 아날로그/디지털 변환기로부터의 상기 제 3 복합 비디오 신호의 상관 관계를 이용하여 휘도 신호 및 색 신호를 분리한다. 상기 메모리 공유 영상 처리 장치에서는 장치를 구성하는데 2개의 프레임 메모리가 필요한 종래에 비해 하나의 프레임 메모리를 사용하므로 제조 가격을 감소시키고 부가되는 노이즈를 방지할 수 있다.

Description

메모리 공유 영상 처리 장치
본 발명은 영상 처리에 관한 것이다. 보다 구체적으로, 본 발명은 더블 윈도우 방식의 영상 재생 처리와 3 차원 휘도/색 신호 분리 처리시 사용되는 메모리를 공유하여 복합 비디오 신호를 처리하기 위한 메모리 공유 영상 처리 장치에 관한 것이다.
일반적으로 텔레비젼은 방송국으로부터 송신되는 방송 신호를 안테나를 통해 수신하여 텔레비젼의 수상관에 영상 신호를 디스플레이함으로써 시청자가 텔레비젼의 화면에 디스플레이되는 영상을 시청하게 되는데, 최근에는 기술의 발달로 시청자가 한 개의 방송국을 선택하여 텔레비젼 방송을 시청하는 중에 현재 디스플레이되는 화면의 일측부에 별도의 공간을 마련하여 다른 방송국의 방송을 동시에 디스플레이시킴으로써 현재 시청 중인 화면의 디스플레이 상태를 계속 유지하면서 다른 방송 채널의 방송을 디스플레이시켜 방송 내용을 시청할 수 있는 Picture in Picture (PIP) 기능을 갖는 텔레비젼도 등장하게 되었다. 즉, 상기 PIP 기능은 어느 임의의 방송을 선택하여 방송을 시청하는 중에 다른 방송 채널에서 방송 중인 방송 내용을 확인하고자 하면 시청자는 PIP 기능으로 모드 전환시키는 모드 전환 버튼을 누르게 되면 화면의 일측부에 일정 크기의 공간이 디스플레이되면서 선택된 다른 방송이 나타나게 된다.
최근 투사 텔레비젼이나 텔레비젼 동향은 부화면 영상 처리를 행하고 고급 기종으로 갈수록 휘도 신호와 색 신호의 분리에서 각 신호에 대한 간섭을 최소화하기 위하여 3 차원 Y/C 분리 기법을 이용한다. 따라서, 부화면 영상 처리를 위한 프레임 메모리와 3 차원 Y/C 분리시 프레임간 상관 관계를 이용하는데, 이것 또한 상기 부화면 영상 처리용 프레임 메모리와는 별도로 다른 프레임 메모리를 사용하여 두 곳에서 프레임 메모리가 사용된다. 특히 액튜에이티드 미러 어레이(actuated mirror array: AMA)를 이용한 프로젝터 등의 영상 기기에 있어서, 대화면으로 갈수록 영상을 구현하여 소비자의 요구를 충족하므로써 고품질의 제품을 구현하고 있다.
도 1은 종래의 영상 처리 장치의 구성을 나타낸다. 종래의 영상 처리 장치(10)는 3 차원 Y/C 분리기(11), 제1 메모리(12), 더블 윈도우 픽처-인 -픽처 처리 장치(13), 및 제2 메모리(14)로 구성된다. 3 차원 Y/C 분리기(11)는 고화질의 복합 비디오 신호를 3 차원 Y/C 분리한다. 제1 메모리(12)는 상기 3 차원 Y/C 분리기(11)로부터의 상기 고화질의 복합 비디오 신호를 라이트하고 리딩한다. 더블 윈도우 픽처-인-픽처 처리 장치(13)는 복합 비디오 신호를 입력받아 메인 픽처 및 서브 픽처로 처리한다. 제2 메모리(14)는 상기 더블 윈도우 픽처-인-픽처 처리 장치(13)로부터의 상기 메인 픽처 및 서브 픽처를 라이트하고 리딩한다.
따라서, 종래의 영상 처리 장치에서는 2개의 프레임 메모리를 제어해야 되어 데이터 라인과 제어 라인의 수가 많고, 이로 인하여 2개의 프레임 메모리를 제어하는 제어기가 많은 수의 입력 단자 및 출력 단자를 필요로 하였으므로 하나의 제어용 집적 소자를 사용하지 못하고, 2개의 제어용 집적 소자를 사용하여 2개의 프레임 메모리에 영상 데이터를 저장 및 출력하는 것으로 제어해야 되었으며, 이로 인하여 회로의 구성이 복잡하게 된다. 또한 메모리 제조 기술의 발달로 가격이 많이 하락되었다고는 하지만 상대적으로 다른 장치에 비해 비싼 편이다. 이러한 메모리를 따로 사용하므로써 생기는 가격 상승과 부가되는 디지털 노이즈를 방지하기 위한 기법이 설계를 복잡하게 하고 있다.
본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 하나의 메모리를 사용하여 시스템을 집적화하고 설계를 단순화할 수 있는 메모리 공유 영상 처리 장치를 제공하는 것을 목적으로 한다.
도 1은 종래의 영상 처리 장치의 구성을 나타낸 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 영상 신호 처리 장치의 구성을 나타낸 블럭도이다.
도 3은 도2 에 도시된 콤필터의 일 예를 나타낸 회로도이다.
도 4a 내지 도 4d는 도 2에 도시된 회로의 각 부분에 대한 출력 파형도이다.
상기 목적을 달성하기 위하여, 본 발명은 입력되는 제1, 제2 및 제3 복합 비디오 신호를 디지털 신호로 각각 변환하기 위한 아날로그/디지털 변환기; 상기 아날로그/디지털 변환기로부터의 제1 및 제2 복합 비디오 신호를 각각 휘도 신호와 색 신호로 분리하기 위한 제1 및 제2 콤필터; 상기 제1 및 제2 콤필터로부터의 상기 분리된 제1 및 제2 휘도 및 색 신호, 그리고 아날로그/디지털 변환기로부터의 상기 제1 및 제2 복합 비디오 신호를 저장하기 위한 공유 메모리; 상기 공유 메모리에 저장된 제1 및 제2의 휘도 신호 및 색 신호를 처리하여 디스플레이하는 픽처-인-픽처 발생기; 그리고 상기 공유 메모리에 저장된 제1 및 제2 복합 비디오 신호, 및 상기 아날로그/디지털 변환기로부터의 상기 제 3 복합 비디오 신호의 상관 관계를 이용하여 휘도 신호 및 색 신호를 분리하기 위한 3 차원 휘도 및 색 신호 분리기로 구성되는 것을 특징으로 하는 메모리 공유 영상 처리 장치를 제공한다.
본 발명은 장치를 구성하는데 2개의 프레임 메모리가 필요한 종래에 비해 하나의 프레임 메모리를 사용하므로 제조 가격을 감소시키고 부가되는 노이즈를 방지할 수 있다.
이하, 도면을 참조한 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 메모리 공유 영상 처리 장치의 구성을 나타낸 블럭도이다.
상기 메모리 공유 영상 처리 장치(2)는 아날로그/디지털 변환기(20), 메인 픽처용 콤필터(21), 제1 선택기(22), 서브 픽처용 콤필터(23), 제2 선택기(24), 공유 메모리(25), 제1 버퍼(26), 제2 버퍼(27), 제3 선택기(28), 제4 선택기(29), PIP 발생기(30), 3 차원 휘도 및 색 신호 분리기(200)로 구성된다.
아날로그/디지털 변환기(20)는 입력되는 복합 비디오 신호들, 즉 메인 픽처용 및 서브 픽처용 비디오 신호, 및 제1, 제2, 및 제3 프레임 비디오 신호들을 각각 디지털 신호로 각각 변환하여 출력한다.
제1 콤필터(21)는 상기 아날로그/디지털 변환기(20)로부터의 상기 디지털형 메인 픽처용 복합 비디오 신호를 제1 휘도 신호(Y1)와 색 신호(C1)로 분리하여 제1 선택기(22)로 출력한다.
제2 콤필터(23)는 상기 아날로그/디지털 변환기(20)로부터의 상기 서브 픽처용 복합 비디오 신호를 제2 휘도 신호(Y2)와 색 신호(C2)로 분리하여 제2 선택기(24)로 출력한다.
도 3은 도 2에 도시된 메인 픽처용 및 서브 픽처용 콤필터의 일 예를 나타낸 회로도이다.
메인 픽처용 콤필터(21)는 입력 단자(31), 1 수평 주사 시간 (horizontal; H) 지연기(32), 제1 감산기(33), 1/2 증폭기(34), 대역 통과 필터(band pass filter; BPF,35), 및 제2 감산기(36)로 구성된다. 상기 입력 단자(31)는 외부로부터 복합 비디오 신호의 메인 픽처 신호를 수신하여 1 H 지연기(32), 제1 감산기(33) 및 제2 감산기(36)에 제공한다. 1 H 지연기(32)는 입력 단자(31)를 통하여 수신된 메인 픽처 신호를 1 H 지연하여 1 H 지연된 메인 픽처 신호를 제1 감산기(33)에 제공한다. 제1 감산기(33)는 상기 입력 단자(31)를 통하여 입력되는 현재의 메인 픽처 신호에서 상기 1 H 지연기(32)로 부터의 상기 1 H 지연된 메인 픽처 신호를 감산하여 휘도 신호 성분이 상호 감쇄된 차신호, 색 신호를 1/2 증폭기(34)로 제공한다. 1/2 증폭기(34)는 상기 제1 감산기(33)로부터의 상기 색 신호를 1/2 증폭하여 BPF(35)로 제공한다. BPF(35)는 상기 1/2 증폭기(34)로부터의 상기 1/2 증폭 색 신호(C)를 필터링하여 제2 감산기 및 제1 스위치로 출력한다. 제2 감산기(36)는 상기 입력 단자를 통해 입력되는 현재의 메인 픽처 신호에서 상기 BPF(35)로부터의 상기 필터링된 1/2 증폭 색 신호를 감산하여 휘도 신호(Y)를 발생하여 제1 선택기(22)로 출력한다.
서브 픽처용 콤필터(23)는 입력 단자(41), 1 H 지연기(42), 제1 감산기(43), 1/2 증폭기(44), BPF(45), 및 제2 감산기(46)로 구성된다. 상기 입력 단자(41)는 외부로부터 복합 비디오 신호의 서브 픽처 신호를 수신하여 1 H 지연기(42), 제1 감산기(43) 및 제2 감산기(46)에 제공한다. 1 H 지연기(42)는 입력 단자(41)를 통하여 수신된 서브 픽처 신호를 1 H 지연하여 1 H 지연된 서브 픽처 신호를 제1 감산기(43)에 제공한다. 제1 감산기(43)는 상기 입력 단자(41)를 통하여 입력되는 현재의 서브 픽처 신호에서 상기 1 H 지연기(42)로 부터의 상기 1 H 지연된 서브 픽처 신호를 감산하여 휘도 신호 성분이 상호 감쇄된 차신호, 색 신호를 1/2 증폭기(44)로 제공한다. 1/2 증폭기(44)는 상기 제1 감산기(43)로부터의 상기 색 신호를 1/2 증폭하여 BPF(45)로 제공한다. BPF(45)는 상기 1/2 증폭기(44)로부터의 상기 1/2 증폭 색 신호(C)를 필터링하여 제2 감산기(46) 및 제2 선택기(24)로 출력한다. 제2 감산기(46)는 상기 입력 단자를 통해 입력되는 현재의 메인 픽처 신호에서 상기 BPF(45)로부터의 상기 필터링된 1/2 증폭 색 신호를 감산하여 휘도 신호(Y)를 발생하여 제2 선택기(24)로 출력한다.
제1 선택기(22)는 상기 아날로그/디지털 변환기(20)로부터의 상기 디지털형 메인 픽처용 복합 비디오 신호 및 상기 제1 콤필터(21)로부터의 제1 휘도 신호(Y1)와 색 신호(C1) 중 어느 하나를 선택하여 공유 메모리(23)에 제공한다.
제2 선택기(24)는 상기 아날로그/디지털 변환기(20)로부터의 상기 디지털형 메인 픽처용 복합 비디오 신호 및 상기 제2 콤필터(23)로부터의 제2 휘도 신호(Y2)와 색 신호(C2) 중 어느 하나를 선택하여 공유 메모리(25)에 제공한다.
공유 메모리(25)는 상기 제1 및 제2 선택기(22,24)로부터의 상기 상기 디지털형 메인 픽처용 및 서브 픽처용 복합 비디오 신호 또는 제1 휘도 신호(Y1)와 색 신호(C1) 및 제2 휘도 신호(Y2)와 색 신호(C2)를 선택적으로 저장한다.
제1 및 제2 버퍼(26,27)는 상기 공유 메모리(25)에 저장된 제1 휘도 신호(Y1)와 색 신호(C1) 및 제2 휘도 신호(Y2)와 색 신호(C2)를 각각 일시적으로 저장하고 제3 및 제4 선택기(28,29)로 출력한다.
제3 선택기(28)는 상기 공유 메모리(25)에 저장된 메인 픽처용 복합 비디오 신호와 상기 제1 버퍼(26)에 일시적으로 저장된 제1 휘도 신호(Y1) 및 색 신호(C1) 중 어느 하나를 선택하여 출력한다.
제4 선택기(29)는 상기 공유 메모리(25)에 저장된 서브 픽처용 복합 비디오 신호와 상기 제2 버퍼(27)에 일시적으로 저장된 제2 휘도 신호(Y2) 및 색 신호(C2) 중 어느 하나를 선택하여 출력한다.
픽처-인-픽처 발생기(30)는 상기 제3 및 제4 선택기(28.29)로부터의 상기 메인 픽처용 및 서브 픽처용 복합 비디오 신호 디스플레이 처리한다.
3 차원 휘도 및 색 신호 분리기(200)는 상기 제1 및 제2 선택기(28,29)로부터의 제1 필드 휘도 신호(Y1)와 색 신호(C1) 및 제2 필드 휘도 신호(Y2)와 색 신호(C2), 그리고 디지털 제 3 필드 비디오 신호의 상관 관계를 이용하여 휘도 신호(Y) 및 색 신호(C)을 분리한다.
이하, 본 발명의 일 실시예에 따른 메모리 공유 영상 처리 장치의 동작을 설명한다.
먼저 더블 윈도우로 화면을 시청하는 경우에는, 외부로부터 메인 픽처용 및 서브 픽처용 복합 비디오 신호가 아날로그/변환기(21)에 입력되면, 아날로그/변환기(21)는 메인 픽처용 및 서브 픽처용 복합 비디오 신호를 각각 디지털 신호로 변환하여 메인 픽처용 및 서브 픽처용 콤필터(22, 23)로 출력한다.
메인 픽처용 콤필터(22)에서 1 H 지연기(32)는 입력 단자(31)를 통하여 수신된 메인 픽처용 복합 비디오 신호를 1 H 지연하여 1 H 지연된 메인 픽처 신호를 제1 감산기(33)에 제공한다. 제1 감산기(33)는 상기 입력 단자(31)를 통하여 입력되는 현재의 메인 픽처 신호에서 상기 1 H 지연기(32)로 부터의 상기 1 H 지연된 메인 픽처 신호를 감산하여 휘도 신호 성분이 상호 감쇄된 차신호, 색 신호를 1/2 증폭기(34)로 제공한다. 1/2 증폭기(34)는 상기 제1 감산기(33)로부터의 상기 색 신호를 1/2 증폭하여 BPF(35)로 제공한다. BPF(35)는 상기 1/2 증폭기(34)로부터의 상기 1/2 증폭 색 신호(C)를 필터링하여 제2 감산기 및 제1 스위치로 출력한다. 제2 감산기(36)는 상기 입력 단자를 통해 입력되는 현재의 메인 픽처 신호에서 상기 BPF(35)로부터의 상기 필터링된 1/2 증폭 색 신호를 감산하여 휘도 신호(Y)를 발생하여 제1 스위치로 출력한다. 이와 같이 메인 픽처용 콤필터(22)는 상기 입력된 메인 픽처용 복합 영상 신호를 각각 콤필터링하여 메인 픽처용 휘도 신호(Y) 및 색 신호(C)를 제1 선택기(22)로 출력한다.
제1 선택기(22)는 메인 픽처용 콤필터(21)로부터의 메인 픽처용 휘도 신호(Y) 및 색 신호(C)를 선택하여 공유 메모리(25)의 메인 픽처용 위치에 저장되도록 한다.
제2 선택기(24)는 상기 공유 메모리(25)와 연결되어 상기 메인 픽처용 위치에 저장된 메인 픽처용 휘도 신호 및 색 신호를 독출하여 픽처-인-픽처 발생기(30)로 제공한다.
서브 픽처용 콤필터(23)는 메인 픽처용 콤필터(23)에서와 동일한 방법으로 서브 픽처용 휘도 신호 및 색 신호를 독출하여 픽처-인-픽처 발생기(30)로 제공한다.
픽처-인-픽처 발생기(30)는 제3 및 제4 선택기(28,29)로부터의 상기 메인 픽처용 휘도 신호 및 색 신호 및 서브 픽처용 휘도 신호 및 색 신호를 처리하여 디스플레이하도록 한다.
이하, 메인 채널의 고화질 영상을 시청하는 방법을 도 4a 내지 도 4d를 참조하여 설명한다. 도 4a 내지 도 4d는 도2에 도시된 회로의 각 부분에 대한 출력 파형도이다.
고화질 영상 신호의 제1 이븐 필드 신호(Y+C)가 아날로그/디지털 변환기(21)에 입력되면, A/D 변환기(21)는 상기 제1 이븐 필드 신호(Y+C)를 디지털 신호로 변환하여 제1 선택기(22)로 출력한다.
제1 선택기(22)는 상기 A/D 변환기(21)로 부터의 상기 디지털형 제1 이븐 필드 신호(Y+C)를 선택하여 T1 시점에 공유 메모리(25)의 위치에 저장한다.
그 후, 오드 필드 신호(Y-C)가 아날로그/디지털 변환기(21)에 입력되면, A/D 변환기(21)는 상기 오드 필드 신호(Y-C)를 디지털 신호로 변환하여 제2 선택기(24)로 출력한다.
제2 선택기(24)는 상기 A/D 변환기(21)로 부터의 상기 디지털형 오드 필드 신호(Y-C)를 선택하여 T 2 시점에 공유 메모리(25)에 저장한다. 이때 공유 메모리(25)는 제1 이븐 필드 신호를 제1 버퍼(26)에 저장한다.
T3 시점에 공유 메모리(25)는 오드 필드 신호(Y-C)를 제2 버퍼(27)에 저장한다. 제4 선택기(29)는 제2 버퍼(27)에 저장된 오드 필드 신호(Y-C)를 1/2 증폭기(202) 및 지연기(204)로 출력한다. 1/2 증폭기(202)는 상기 오드 필드 신호(Y-C)를 1/2 증폭하여 1/2 증폭된 필드 신호(Y/2-C/2)를 제1 가산기(205)로 출력한다.
지연기(204)는 상기 제4 선택기(29)로부터의 상기 지연된 제1 오드 필드 신호(Y-C)를 제1 가산기(204)로 출력한다.
이와 동시에 제2 이븐 필드 신호(Y+C)가 아날로그/디지털 변환기(21)에 입력되면, 아날로그/디지털 변환기(21)는 상기 제2 이븐 필드 신호(Y+C)를 디지털 신호로 변환하여 제2 1/4 증폭기(203)에 제공한다.
제2 1/4 증폭기(203)는 상기 제2 이븐 필드 신호(Y+C)를 1/4 증폭하여 1/4 증폭된 제2 이븐 필드 신호(Y/4+C/4)를 제2 가산기(206)로 출력한다.
제2 가산기(206)는 상기 1/2 증폭기로부터의 상기 1/2 증폭된 필드 신호(Y/2-C/2)와 상기 제2 1/4 증폭기(203)로부터의 상기 1/4 증폭된 필드 신호(Y/4+C/4)를 가산하여 제1 가산된 신호(3Y/4-C/4)를 제3 가산기(207)로 출력한다.
제3 선택기(28)는 제1 버퍼(26)에 저장된 제1 이븐 필드 신호(Y+C)를 제1 1/4 증폭기(201)로 출력한다.
제1 1/4 증폭기(201)는 상기 제1 버퍼(26)로부터의 상기 제1 이븐 필드 신호(Y+C)를 1/4 증폭하여 1/4 증폭된 제1 이븐 필드 신호(Y/4+C/4)를 제3 가산기(207)로 출력한다.
제3 가산기(207)는 상기 제2 가산기(206)로부터의 상기 제1 가산된 신호(3Y/4-C/4)와 상기 제1 1/4 증폭기(201)로부터의 상기 1/4 증폭된 제1 이븐 필드 신호(Y/4+C/4)를 가산하여 휘도 신호(Y)를 발생하여 제3 가산기(201) 및 외부로 출력한다.
제1 가산기(205)는 상기 지연기(204)로부터의 상기 지연된 지연된 제1 오드 필드 신호(Y-C)와 상기 제3 가산기(207)로부터의 상기 색 신호를 가산하여 휘도 신호(Y)를 발생하여 외부로 출력한다.
이상, 설명한 바와 같이 본 발명에 의하면, 장치를 구성하는데 2개의 프레임 메모리가 필요한 종래에 비해 하나의 프레임 메모리를 사용하므로 제조 가격을 감소시키고 부가되는 노이즈를 방지할 수 있다.
본 발명을 상기 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.

Claims (7)

  1. 입력되는 제1, 제2 및 제3 복합 비디오 신호를 디지털 신호로 각각 변환하기 위한 아날로그/디지털 변환기(20);
    상기 아날로그/디지털 변환기(20)로부터의 제1 및 제2 복합 비디오 신호를 각각 휘도 신호와 색 신호로 분리하기 위한 제1 및 제2 콤필터(21, 23);
    상기 제1 및 제2 콤필터(21, 23)로부터의 상기 분리된 제1 및 제2 휘도 및 색 신호, 그리고 아날로그/디지털 변환기(20)로부터의 상기 제1 및 제2 복합 비디오 신호를 저장하기 위한 공유 메모리(25);
    상기 공유 메모리(25)에 저장된 제1 및 제2의 휘도 신호 및 색 신호를 처리하여 디스플레이하는 픽처-인-픽처 발생기(30); 그리고
    상기 공유 메모리(25)에 저장된 제1 및 제2 복합 비디오 신호, 및 상기 아날로그/디지털 변환기(20)로부터의 상기 제 3 복합 비디오 신호의 상관 관계를 이용하여 휘도 신호 및 색 신호를 분리하기 위한 3 차원 휘도 및 색 신호 분리기(200)로 구성되는 것을 특징으로 하는 메모리 공유 영상 처리 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 복합 비디오 신호는 각각 메인 픽처용 및 서브 픽처용 비디오 신호인 것을 특징으로 하는 메모리 공유 영상 처리 장치.
  3. 제1항에 있어서, 상기 제1 및 제2 복합 비디오 신호는 각각 제1 프레임 및 제2 프레임 비디오 신호인 것을 특징으로 하는 메모리 공유 영상 처리 장치.
  4. 제1항에 있어서, 상기 제3 복합 비디오 신호는 제3 프레임 비디오 신호인 것을 특징으로 하는 메모리 공유 영상 처리 장치.
  5. 제1항에 있어서, 상기 제1 콤필터(21)는 상기 제1 복합 비디오 신호를 수신하기 위한 입력 단자(31);
    상기 입력 단자(31)를 통하여 수신된 제1 복합 비디오 신호를 1 H 지연하여 1 H 지연된 제1 복합 비디오 신호를 출력하기 위한 제1 수평 주사 시간 지연기(32);
    상기 입력 단자(31)를 통하여 입력되는 현재의 제1 복합 비디오 신호에서 상기 1 H 지연기(32)로 부터의 상기 1 H 지연된 제1 복합 비디오 신호를 감산하여 휘도 신호 성분이 상호 감쇄된 색 신호를 출력하기 위한 제1 감산기(33);
    상기 제1 감산기(33)로부터의 상기 색 신호를 1/2 증폭하기 위한 1/2 증폭기(34);
    상기 1/2 증폭기(34)로부터의 상기 1/2 증폭 색 신호(C)를 필터링하기 위한 대역 통과 필터(35); 그리고
    상기 입력 단자(31)를 통해 입력되는 현재의 제1 복합 비디오 신호에서 상기 대역 통과 필터(35)로부터의 상기 필터링된 1/2 증폭 색 신호를 감산하여 휘도 신호를 발생하기 위한 제2 감산기(36)로 구성되는 것을 특징으로 하는 메모리 공유 영상 처리 장치.
  6. 제1항에 있어서, 제2 콤필터(23)는 외부로부터 제2 복합 비디오 신호를 수신하기 위한 입력 단자(31);
    상기 입력 단자(31)를 통하여 수신된 제2 복합 비디오 신호를 1 H 지연하여 1 H 지연된 제2 복합 비디오 신호를 출력하기 위한 제1 수평 주사 시간 지연기;
    상기 입력 단자(31)를 통하여 입력되는 현재의 제2 복합 비디오 신호에서 상기 1 H 지연기(32)로 부터의 상기 1 H 지연된 제2 복합 비디오 신호를 감산하여 휘도 신호 성분이 상호 감쇄된 색 신호를 출력하기 위한 제1 감산기(33);
    상기 제1 감산기(33)로부터의 상기 색 신호를 1/2 증폭하기 위한 1/2 증폭기(34);
    상기 1/2 증폭기(34)로부터의 상기 1/2 증폭 색 신호(C)를 필터링하기 위한 대역 통과 필터(35); 그리고
    상기 입력 단자(31)를 통해 입력되는 현재의 제2 복합 비디오 신호에서 상기 대역 통과 필터(35)로부터의 상기 필터링된 1/2 증폭 색 신호를 감산하여 휘도 신호를 발생하기 위한 제2 감산기(36)로 구성되는 것을 특징으로 하는 메모리 공유 영상 처리 장치.
  7. 제1항에 있어서, 상기 3차원 휘도 및 색 신호 분리기(200)는 상기 공유 메모리(25)에 저장된 제1 및 제2 복합 비디오 신호를 각각 1/4 및 1/2 증폭하여 1/4 및 1/2 증폭된 제1 및 제2 복합 비디오 신호를 발생하기 위한 제1 1/4 및 1/2 증폭기(201,202);
    상기 아날로그/디지털 변환기(20)로부터의 상기 제3 복합 비디오 신호를 1/4 증폭하여 1/4 증폭된 제3 프레임 복합 비디오 신호를 발생하기 위한 제2 1/4 증폭기(203);
    상기 공유 메모리(25)에 저장된 제2 복합 비디오 신호를 지연시켜 지연된 제2 프레임 복합 비디오 신호를 출력하기 위한 지연기(204);
    상기 1/2 증폭기로부터의 상기 1/2 증폭된 제2 복합 비디오 신호와 상기 제2 1/4 증폭기로부터의 상기 1/4 증폭된 제3 복합 비디오 신호를 가산하여 제1 가산 신호를 발생하기 위한 제1 가산기(206);
    상기 제1 1/4증폭기(201)로부터의 상기 1/4 증폭된 제1 복합 비디오 신호와 상기 제1 가산기(206)로부터의 상기 제1 가산 신호를 가산하여 상기 입력된 복합 비디오 신호로부터 색 신호를 분리하기 위한 제2 가산기(207); 및
    상기 지연기(204)로부터의 상기 지연된 제2 복합 비디오 신호와 상기 제2 가산기(207)로부터의 상기 색 신호를 가산하여 휘도 신호를 발생하기 위한 제3 가산기(205)로 구성되는 것을 특징으로 하는 메모리 공유 영상 처리 장치.
KR1019960064446A 1996-12-11 1996-12-11 메모리 공유 영상 처리 장치 KR100208692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064446A KR100208692B1 (ko) 1996-12-11 1996-12-11 메모리 공유 영상 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064446A KR100208692B1 (ko) 1996-12-11 1996-12-11 메모리 공유 영상 처리 장치

Publications (2)

Publication Number Publication Date
KR19980046153A KR19980046153A (ko) 1998-09-15
KR100208692B1 true KR100208692B1 (ko) 1999-07-15

Family

ID=19487295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064446A KR100208692B1 (ko) 1996-12-11 1996-12-11 메모리 공유 영상 처리 장치

Country Status (1)

Country Link
KR (1) KR100208692B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313021B (en) * 2001-10-20 2009-08-01 Trident Microsystems Inc Single-chip integration architecture of 3d y/c comb filter and interlace-to-progressive converter

Also Published As

Publication number Publication date
KR19980046153A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
EP0660601B1 (en) Video processing circuit for a simultaneous display of two pictures
CA2241457C (en) High definition television for simultaneously displaying plural images contained in broadcasting signals of mutually different broadcasting systems
JP3326628B2 (ja) 多重映像テレビ受像機
KR100209852B1 (ko) 나란한 화상 디스플레이를 위한 자동 동기화 스위치
US5023721A (en) TV of internal PiP type for receiving the character multibroadcasting
JPS62157484A (ja) テレビジヨン受像機
KR960036595A (ko) 2화면 텔레비전 수상기
KR20000048557A (ko) 통합된 수신기 디코더를 구비한 텔레비전
US5896177A (en) Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver
US5001562A (en) Scanning line converting system for displaying a high definition television system video signal on a TV receiver
US5173777A (en) Circuit configuration for inset-image keying in a television set having only one tuner
KR100208692B1 (ko) 메모리 공유 영상 처리 장치
JPH05316447A (ja) テレビジョン受像機
KR0159531B1 (ko) 뮤즈/엔티에스시 텔레비젼 신호 변환장치
JPH07203300A (ja) ビデオ表示システム
JP2725376B2 (ja) テレビジョン受像機
JPH0748835B2 (ja) テレビ受像機
KR100285893B1 (ko) 주사선 변환기능을 이용한 화면분할 표시장치
JPH0641429Y2 (ja) 分離されたｙ，ｃ信号入力に対応可能なｙ／ｃ分離回路
JPH08111828A (ja) テレビジョン受像機
JP2932512B2 (ja) 映像信号処理装置
JP3013217B2 (ja) 子画面リニアリティ制御装置
KR0148187B1 (ko) 더블스크린 및 픽쳐인픽쳐기능 겸용회로
JPH0898103A (ja) テレビジョン受像機
EP0838944A1 (en) TV receiver with teletext function

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee