KR100207540B1 - 디지탈 비디오 디스크-롬 시스템의 데이타 중개장치 및 방법 - Google Patents

디지탈 비디오 디스크-롬 시스템의 데이타 중개장치 및 방법

Info

Publication number
KR100207540B1
KR100207540B1 KR1019960076993A KR19960076993A KR100207540B1 KR 100207540 B1 KR100207540 B1 KR 100207540B1 KR 1019960076993 A KR1019960076993 A KR 1019960076993A KR 19960076993 A KR19960076993 A KR 19960076993A KR 100207540 B1 KR100207540 B1 KR 100207540B1
Authority
KR
South Korea
Prior art keywords
data
response
signal
clock
read
Prior art date
Application number
KR1019960076993A
Other languages
English (en)
Other versions
KR19980057694A (ko
Inventor
심태현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960076993A priority Critical patent/KR100207540B1/ko
Publication of KR19980057694A publication Critical patent/KR19980057694A/ko
Application granted granted Critical
Publication of KR100207540B1 publication Critical patent/KR100207540B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치 및 방법이 개시된다. 디스크로부터 읽혀진 데이타를 복조 및 에러 정정하고, 에러 정정된 데이타를 제1클럭에 응답하여 출력하는 DSP 및 DSP로부터 제2클럭에 응답하여 데이타를 입력하여 호스트 컴퓨터로 전송하는 데이타 인터페이스부을 갖는 이 장치는, 제1클럭 및 기입 금지 신호에 응답하여 기입 인에이블 신호를 발생하는 기입 신호 발생 수단과, 제2클럭 및 독출 금지 신호에 응답하여 독출 인에이블 신호를 발생하는 독출 신호 발생 수단과, DSP로부터 출력되는 데이타를 기입 인에이블 신호에 응답하여 저장하고, 저장된 데이타를 독출 인에이블 신호에 응답하여 데이타 인터페이스부로 출력하는 데이타 래치 수단과, 입력한 제1클럭 및 제2클럭에 응답하여 카운팅동작을 수행하고, 카운팅된 결과에 상응하여 독출 금지 신호 또는 기입 금지 신호를 출력하는 제어수단을 구비하는 것을 특징으로 하고, 디지탈 신호 처리부로부터 ATAPI로의 데이타 전송을 중개함으로서, 데이타 전송 속도가 불규칙하거나 빠르더라도 데이타를 안전하게 전송할 수 있는 효과가 있다.

Description

디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치 및 방법
본 발명은 디지탈 비디오 디스크(DVD:Digital Video Disk or Digital Versatile Disk)-롬(ROM) 시스템에 관한 것으로서, 특히 DVD-롬 시스템의 데이타 중개 장치 및 방법에 관한 것이다.
컴팩트 디스크(CD:Compact Disk)-롬 시스템의 경우, CD-디지탈 신호 처리기(DSP:Digital Signal Processor)로부터 CD-ROM 디코더로 입력되는 데이타는 직렬로 입력된다. 이 때, CD-ROM 시스템이 8배속인 경우, 데이타의 입력속도는 1.4112MByte/sec이기 때문에 CD-ROM 디코더가 데이타를 외부 메모리에 저장시키는데 아무런 문제가 없었다.
그러나, DVD-ROM 시스템의 경우, DVD-DSP에서 개선된 기술 어태치먼드 패킷 인터페이스(ATAPI:Advanced Technology Attachment Packet Interface)로의 데이타 전송은 병렬로 이루어진다. 즉, ATAPI는 입력한 데이타를 우선 외부 메모리에 보관하였다가 호스트 컴퓨터에서 발생된 데이타 전송 명령에 의해서 외부 메모리로부터 독출한 데이타를 호스트 컴퓨터로 전송한다.
이하, 종래의 DVD-롬 시스템의 데이타 전송 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 1은 종래의 DVD-ROM 시스템을 설명하기 위한 블럭도로서, 광 픽업(4), 디스크 구동 모터(6), 디스크(8), RF 증폭기(10), 서보 제어부(12), 디지탈 신호 처리부(DSP)(14), 디지탈 신호 처리부(14)를 위한 다이나믹 램(DRAM)(16), ATAPI(18), ATAPI(18)를 위한 DRAM(20) 및 호스트 컴퓨터(22)로 구성된다.
도 1에 도시된 RF 증폭기(10)는 디스크(8)로부터 독출한 광 신호를 처리해서 디지탈 정보로 변환한다. 서보 제어부(12)는 RF 증폭기(10)에서 디지탈로 변환된 정보 데이타를 입력하여 디스크(8)의 회전 속도를 제어한다.
한편, 디지탈 신호 처리부(14)는 입력된 데이타를 복조하고, 복조된 데이타를 에러 정정 처리하여 ATAPI(18)로 전송한다. ATAPI(18)는 디지탈 신호 처리부(14)로부터 입력한 데이타를 외부 메모리에 저장하였다가 호스트 컴퓨터(22)에서 입력한 데이타 전송 명령에 응답하여 데이타를 호스트 컴퓨터(22)로 전송한다.
즉, 디지탈 신호 처리부(14)로부터 ATAPI(18)로의 데이타 전송은 ATAPI(18)로부터 고레벨의 데이타 요구 신호(DREQ)가 입력되면 시작된다. 디지탈 신호 처리부(14)는 데이타 요구 신호(DREQ)가 고레벨로 입력되면 데이타 동기 신호(DTOS)를 ATAPI(18)로 출력한다. 디지탈 신호 처리부(14)는 데이타 동기 신호가 고레벨에서 저레벨로 된후에, 8비트의 병렬 데이타(SDT)를 데이타 클럭(DACK)에 동기시켜 ATAPI(18)로 전송한다.
전술한 종래의 DVD-ROM 시스템의 데이타 전송 방법에서, 디지탈 신호 처리부(14)로부터 ATAPI(18)로 데이타가 입력되는 초기에는 수 바이트에서 수십 바이트 정도가 6MByte/sec 이상의 속도로 전송된다. 이 때, 외부 메모리로 도 1에 도시된 바와 같이, DRAM(20)을 사용하면 외부 메모리로 데이타가 버퍼링되는 속도보다 ATAPI(18)로 데이타가 입력되는 속도가 빠르기 때문에 입력 데이타를 잃어버릴 수 있는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 디지탈 신호 처리부로부터 ATAPI로의 데이타 전송이 빠르거나 불규칙하더라도, 데이타가 안전하게 ATAPI로 전송될 수 있도록 데이타의 전송을 중개하는 디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치에서 수행되는 데이타 중개 방법을 제공하는데 있다.
도 1은 종래의 DVD-ROM 시스템을 설명하기 위한 블럭도이다.
도 2는 본 발명에 의한 데이타 중개 장치의 블럭도이다.
도 3은 도 2에 도시된 제어부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 4, 도 5 및 도 6의 각 (a)∼(h)들은 도 3에 도시된 제어부에서 각 부의 파형도들이다.
도 7는 도 3에 도시된 본 발명에 의한 장치에서 수행되는 데이타 중개 방법을 설명하기 위한 플로우차트이다.
상기 과제를 이루기 위해, 디스크로부터 읽혀진 데이타를 복조 및 에러 정정하고, 에러 정정된 데이타를 제1클럭에 응답하여 출력하는 디지탈 신호 처리부 및 상기 디지탈 신호 처리부로부터 제2클럭에 응답하여 데이타를 입력하여 호스트 컴퓨터로 전송하는 데이타 인터페이스부을 갖는 본 발명에 의한 디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치는, 상기 제1클럭 및 기입 금지 신호에 응답하여 기입 인에이블 신호를 발생하는 기입 신호 발생 수단과, 상기 제2클럭 및 독출 금지 신호에 응답하여 독출 인에이블 신호를 발생하는 독출 신호 발생 수단과, 상기 디지탈 신호 처리부로부터 출력되는 데이타를 상기 기입 인에이블 신호에 응답하여 저장하고, 저장된 데이타를 상기 독출 인에이블 신호에 응답하여 상기 데이타 인터페이스부로 출력하는 데이타 래치 수단과, 입력한 상기 제1클럭 및 상기 제2클럭에 응답하여 카운팅동작을 수행하고, 카운팅된 결과에 상응하여 상기 독출 금지 신호 또는 상기 기입 금지 신호를 출력하는 제어수단으로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 디스크로부터 읽혀진 데이타를 복조 및 에러 정정하고, 에러 정정된 데이타를 제1클럭에 응답하여 출력하는 디지탈 신호 처리부 및 상기 디지탈 신호 처리부로부터 제2클럭에 응답하여 입력한 데이타를 호스트 컴퓨터로 전송하는 데이타 인터페이스부를 갖는 디지탈 비디오 디스크-롬 시스템에서 수행되는 본 발명에 의한 데이타 중개 방법은, 상기 디지탈 신호 처리부로부터 전송된 데이타를 저장하는 데이타 저장 단계와, 저장된 데이타를 상기 데이타 인터페이스부로 전송하는 데이타 전송 단계와, 상기 디지탈 신호 처리부로부터의 데이타 전송이 정상인가를 판단하는 제1판단단계와, 상기 디지탈 신호 처리부로부터의 상기 데이타 전송이 정상이 아닌 경우, 상기 데이타가 빨리 전송되는가 느리게 전송되는가를 판단하는 제2판단단계와, 상기 디지탈 신호 처리부로부터 상기 데이타가 느리게 전송되면, 상기 데이타 인터페이스부로의 데이타 전송을 중단하고, 상기 제1판단단계로 진행하는 전송 중단 단계와, 상기 디지탈 신호 처리부로부터 상기 데이타가 빨리 전송되면, 상기 데이타의 저장을 중단하고, 상기 제1판단단계로 진행하는 저장 중단 단계 및 상기 디지탈 신호 처리부로부터의 상기 데이타 전송이 정상이면, 상기 디지탈 신호처리부로부터 상기 데이타 인터페이스부로 데이타의 전송이 완료되었는가를 판단하는 제3판단단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 DVD-ROM 시스템의 데이타 중개 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 데이타 중개 장치의 블럭도로서, 기입 신호 발생부(40), 독출 신호 발생부(42), 데이타 래치부(44) 및 제어부(46)로 구성된다.
먼저, 도 2에 도시된 본 발명에 의한 장치는 도 1에 도시된 디지탈 신호 처리부(14)와 ATAPI(18)의 사이에 개입되어, 디지탈 신호 처리부(14)와 ATAPI(18)사이의 데이타 전송을 중개하는 역할을 한다.
이를 위해, 도 2에 도시된 기입 신호 발생부(40)는 도 1에 도시된 DACK에 대응하는 제1클럭(CK1) 및 제어부(46)로부터 발생되는 기입 금지 신호(WI)에 응답하여 기입 인에이블 신호(WE)를 발생한다. 독출 신호 발생부(42)는 내부 메모리 메니지먼트부(미도시)에서 발생되는 외부 메모리 버퍼용 클럭(CK2) 및 제어부(46)로부터 발생되는 독출 금지 신호(RI)에 응답하여 독출 인에이블 신호(RE)를 발생한다.
데이타 래치부(44)는 입력단자 IN을 통해 도 1에 도시된 디지탈 신호 처리부(14)로부터 전송된 병렬 데이타(SDT)를 기입 인에이블 신호(WE)에 응답하여 입력한 후 저장하고, 저장한 데이타를 독출 인에이블 신호(RE)에 응답하여 도 1에 도시된 ATAPI(18)로 출력단자 OUT를 통해 전송한다.
제어부(46)는 제1 및 제2클럭들(CK1 및 CK2)을 입력하여 각 클럭의 듀티 사이클을 조정하고, 듀티 사이클이 조정된 신호들에 응답하여 기입 금지 신호(WI) 또는 독출 금지 신호(RI)를 기입 신호 발생부(40) 또는 독출 신호 발생부(42)로 출력한다.
도 3은 도 2에 도시된 제어부(46)의 본 발명에 의한 바람직한 일실시예의 회로도로서, 제1신호 변환부(60)를 구성하는 제1 및 제2플립플롭들(64 및 66) 및 제1논리곱(68)과, 제2신호 변환부(62)를 구성하는 제3 및 제4플립플롭들(70 및 72) 및 제2논리곱(74)와, 상향/하향 카운터(80) 및 디코더(82)로 구성된다.
도 4, 도 5 및 도 6의 각 (a)∼(h)들은 도 3에 도시된 제어부(46)에서 각 부의 파형도들로서, 각 도면의 (a)는 시스템 클럭(CLK), (b)는 제1클럭(CK1), (c)는 제2클럭(CK2), (d)는 상향 제어신호(C1), (e)는 하향 제어신호(C2), (f)는 상향/하향 카운터(80)의 출력신호, (g)는 독출 금지 신호(RI) 및 (h)는 기입 금지 신호(WI)의 파형도를 각각 나타낸다.
도 3에 도시된 제1신호 변환부(60)는 도 4의 (b)에 도시된 제1클럭의 듀티 사이클을 조정하고, 듀티 사이클이 조정된 도 4의 (d)에 도시된 신호를 상향 제어 신호(C1)로서 상향/하향 카운터(80)로 출력한다. 이를 위해, 제1플립플롭(64)은 입력한 도 4의 (b)에 도시된 제1클럭을 도 4∼6의 각 (a)에 도시된 시스템 클럭에 응답하여 출력하고, 제2플립플롭(66)은 제1플립플롭(64)의 정출력 단자(Q)로부터 출력되는 제1클럭을 입력하고, 제1클럭의 반전된 데이타를 부출력 단자()를 통해 시스템 클럭에 응답하여 출력한다. 제1논리곱(68)은 제1 및 제2플립플롭들(64 및 66)의 출력들을 논리곱하여 상향 제어 신호(C1)로서 출력한다.
제2신호 변환부(62)는 도 4의 (c)에 도시된 제2클럭의 듀티 사이클을 조정하고, 듀티 사이클이 조정된 도 4의 (e)에 도시된 신호를 하향 제어 신호(C2)로서 상향/하향 카운터(80)로 출력한다. 이를 위해, 제3플립플롭(70)은 입력한 제2클럭을 도 4∼6의 각 (a)에 도시된 시스템 클럭(CLK)에 응답하여 출력하고, 제4플립플롭(72)은 제3플립플롭(70)의 정출력 단자(Q)로부터 출력되는 제2클럭을 입력하고, 제2클럭의 반전된 데이타를 부출력 단자()를 통해 시스템 클럭에 응답하여 출력한다. 제2논리곱(74)은 제3 및 제4플립플롭들(70 및 72)의 출력들을 논리곱하여 하향 제어 신호(C2)로서 출력한다.
상향/하향 카운터(80)는 상향 제어신호(C1)에 응답하여 상향 카운팅 동작을 수행하고, 카운팅 된 도 5의 (f)에 도시된 결과를 디코더(82)로 출력하거나, 하향 제어신호(C2)에 응답하여 하향 카운팅 동작을 수행하고, 카운팅 된 도 6의 (f)에 도시된 결과를 디코더(82)로 출력한다.
디코더(82)는 상향/하향 카운터(80)로부터 출력되는 도 4∼6의 (f)에 도시된 신호를 입력하여 디코딩하고, 디코딩된 결과를 도 5의 (h)에 도시된 기입 금지 신호 또는 도 6의 (g)에 도시된 독출 금지 신호로서 출력한다.
도 7는 도 3에 도시된 본 발명에 의한 장치에서 수행되는 데이타 중개 방법을 설명하기 위한 플로우차트로서, 전송받은 데이타를 저장하거나 다시 전송하는 단계(제90 및 92단계), 데이타의 전송 속도에 따라 저장 또는 전송을 중단하는 단계(제94, 98, 100 및 102단계) 및 데이타의 중개 완료를 체크하는 단계(제96단계)로 이루어진다.
먼저, 도 2에 도시된 본 발명에 의한 데이타 중개 장치는 디지탈 신호 처리부(14)로부터 전송된 데이타를 입력하여 저장한다(제90단계). 제90단계후에, 저장된 데이타는 ATAPI(18)로 전송된다(제92단계). 제90 및 92단계에서는 도 4의 (b) 및 도 4의 (c)에 도시된 제1클럭 및 제2클럭의 발생 시점으로부터 알 수 있는 바와 같이, 데이타의 저장이 먼저 이루어지고, 다음에 데이타의 전송이 수행된다.
제92단계후에, 도 3에 도시된 제어부(46)는 데이타의 전송이 정상적으로 이루어지는가를 판단하기 위한 동작을 수행한다(제94단계). 만일, 데이타의 전송이 빠르다면, 제어부(46)의 상향/하향 카운터(80)는 상향 카운팅 동작을 수행하여 도 5의 (f)에 도시된 신호를 출력하고, 디코더(82)는 이 신호를 입력하여 도 5의 (h)에 도시된 고레벨의 기입 금지 신호(WI)를 발생하여 기입 신호 발생부(40)로 출력함으로서, 기입 인에이블 신호의 발생을 막는다. 그러므로, 데이타 래치부(44)에 더 이상 데이타가 저장되지 않는다(제102단계). 그러나, 데이타의 전송이 느리다면, 상향/하향 카운터(80)는 하향 카운팅 동작을 수행하여 도 6의 (f)에 도시된 신호를 출력하고, 디코더(82)는 이 신호를 입력하여 도 6의 (g)에 도시된 고레벨의 독출 금지 신호를 발생하여 독출 신호 발생부(42)로 출력함으로서, 독출 인에이블 신호의 발생을 막는다. 그러므로, 데이타 래치부(44)로부터 ATAPI(18)의 데이타의 전송이 중단된다(제100단계).
제100 및 102단계후에, 다시 데이타가 정상적으로 전송되는가가 판단되고, 이번에는 데이타의 전송이 정상적으로 이루어질 경우, 디지탈 신호 처리부(14)로부터 ATAPI(18)로 데이타의 전송이 완료되었는가를 판단한다 (제96단계). 만일, 데이타의 전송이 완료되었으면 도 3에 도시된 장치는 그 중개 동작을 중지한다(제96단계).
이상에서 설명한 바와 같이, 본 발명에 의한 디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치 및 방법은 디지탈 신호 처리부로부터 ATAPI로의 데이타 전송을 중개함으로서, 데이타 전송 속도가 불규칙하거나 빠르더라도 데이타를 안전하게 전송할 수 있는 효과가 있다.

Claims (3)

  1. 디스크로부터 읽혀진 데이타를 복조 및 에러 정정하고, 에러 정정된 데이타를 제1클럭에 응답하여 출력하는 디지탈 신호 처리부 및 상기 디지탈 신호 처리부로부터 제2클럭에 응답하여 데이타를 입력하여 호스트 컴퓨터로 전송하는 데이타 인터페이스부을 갖는 디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치에 있어서,
    상기 제1클럭 및 기입 금지 신호에 응답하여 기입 인에이블 신호를 발생하는 기입 신호 발생 수단;
    상기 제2클럭 및 독출 금지 신호에 응답하여 독출 인에이블 신호를 발생하는 독출 신호 발생 수단;
    상기 디지탈 신호 처리부로부터 출력되는 데이타를 상기 기입 인에이블 신호에 응답하여 저장하고, 저장된 데이타를 상기 독출 인에이블 신호에 응답하여 상기 데이타 인터페이스부로 출력하는 데이타 래치 수단;
    입력한 상기 제1클럭 및 상기 제2클럭에 응답하여 카운팅동작을 수행하고, 카운팅된 결과에 상응하여 상기 독출 금지 신호 또는 상기 기입 금지 신호를 출력하는 제어수단을 구비하는 것을 특징으로 하는 디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치.
  2. 제1항에 있어서, 상기 제어수단은
    입력한 상기 제1클럭의 듀티 사이클을 조정하여 상향 제어신호로서 출력하는 제1신호 변환수단;
    입력한 상기 제2클럭의 듀티 사이클을 조정하여 하향 제어신호로서 출력하는 제2신호 변환수단;
    상기 제1상향 제어신호에 응답하여 상향 카운팅하고, 상기 제2하향 제어신호에 응답하여 하향 카운팅하는 상향/하향 카운터; 및
    상기 상향/하향 카운터에서 카운팅된 값을 입력하여 디코딩하고, 디코딩된 값을 상기 독출 금지 신호 또는 상기 기입 금지 신호로서 출력하는 디코더를 구비하는 것을 특징으로 하는 디지탈 비디오 디스크-롬 시스템의 데이타 중개 장치.
  3. 디스크로부터 읽혀진 데이타를 복조 및 에러 정정하고, 에러 정정된 데이타를 제1클럭에 응답하여 출력하는 디지탈 신호 처리부 및 상기 디지탈 신호 처리부로부터 제2클럭에 응답하여 입력한 데이타를 호스트 컴퓨터로 전송하는 데이타 인터페이스부를 갖게 하여 데이타 전송속도가 불규칙하에 디지탈 비디오 디스크-롬 시스템에서 수행되는 데이타 중개 방법에 있어서,
    상기 디지탈 신호 처리부로부터 전송된 데이타를 저장하는 데이타 저장 단계;
    저장된 데이타를 상기 데이타 인터페이스부로 전송하는 데이타 전송 단계;
    상기 디지탈 신호 처리부로부터의 데이타 전송이 정상인가를 판단하는 제1판단단계;
    상기 디지탈 신호 처리부로부터의 상기 데이타 전송이 정상이 아닌 경우, 상기 데이타가 빨리 전송되는가 느리게 전송되는가를 판단하는 제2판단단계;
    상기 디지탈 신호 처리부로부터 상기 데이타가 느리게 전송되면, 상기 데이타 인터페이스부로의 데이타 전송을 중단하고, 상기 제1판단단계로 진행하는 전송 중단 단계;
    상기 디지탈 신호 처리부로부터 상기 데이타가 빨리 전송되면, 상기 데이타의 저장을 중단하고, 상기 제1판단단계로 진행하는 저장 중단 단계; 및
    상기 디지탈 신호 처리부로부터의 상기 데이타 전송이 정상이면, 상기 디지탈 신호처리부로부터 상기 데이타 인터페이스부로 데이타의 전송이 완료되었는가를 판단하는 제3판단단계를 구비하는 것을 디지탈 비디오 디스크-롬 시스템의 데이타 중개 방법.
KR1019960076993A 1996-12-30 1996-12-30 디지탈 비디오 디스크-롬 시스템의 데이타 중개장치 및 방법 KR100207540B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076993A KR100207540B1 (ko) 1996-12-30 1996-12-30 디지탈 비디오 디스크-롬 시스템의 데이타 중개장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076993A KR100207540B1 (ko) 1996-12-30 1996-12-30 디지탈 비디오 디스크-롬 시스템의 데이타 중개장치 및 방법

Publications (2)

Publication Number Publication Date
KR19980057694A KR19980057694A (ko) 1998-09-25
KR100207540B1 true KR100207540B1 (ko) 1999-07-15

Family

ID=19492390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076993A KR100207540B1 (ko) 1996-12-30 1996-12-30 디지탈 비디오 디스크-롬 시스템의 데이타 중개장치 및 방법

Country Status (1)

Country Link
KR (1) KR100207540B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530388B2 (ja) * 1998-07-22 2004-05-24 三洋電機株式会社 符号誤り訂正装置

Also Published As

Publication number Publication date
KR19980057694A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US6216201B1 (en) Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk
JPH10149618A (ja) データ伝送方法、データ伝送装置及び媒体
US6445718B1 (en) Serial interface circuit
KR100207540B1 (ko) 디지탈 비디오 디스크-롬 시스템의 데이타 중개장치 및 방법
US6868463B1 (en) Audio data recording apparatus and audio data sending/receiving method of the apparatus
JP2003122709A (ja) データ転送装置、データ転送システム、およびデータ転送方法
JPH05265939A (ja) データ転送装置
JPH1097489A (ja) 磁気ディスク装置のブロック長変換方法及びブロック長変換装置
KR100207541B1 (ko) 디지탈 비디오 디스크 롬 인터페이스 장치 및 방법
JPH11161467A (ja) データ転送制御装置
JP2001184780A (ja) 記録機器の記録制御方法
EP0374794A2 (en) Digital transmitting/receiving apparatus using buffer memory to eliminated effects of jitter
JP3356110B2 (ja) 機能拡張システム及びそれに用いるデータ転送方法
KR100209627B1 (ko) 씨디-롬 디코더의 메모리 억세스 제어장치
JP2823831B2 (ja) 光ディスク駆動記録装置のデータ出力インタフェース回路
JP3134482B2 (ja) 変調データ生成装置及び変調データ生成方法
JP3233517B2 (ja) データ転送装置
JP3623677B2 (ja) データ通信方式
US6434162B1 (en) PCM data outputting method and PCM data output device enabling output of PCM group information and PCM data correctly correlated with each other
US6256261B1 (en) Memory device with packet command
JP2871866B2 (ja) Ｒｓ−ｃｓ遅延補償装置
JPH10105488A (ja) 通信用コントローラ
JP3292308B2 (ja) ウェイト調停回路
KR100429263B1 (ko) 교환시스템에서 버퍼언더런을 방지하는 방법 및 장치
JP2002344431A (ja) デジタル通信システム用受信装置、そのためのコンピュータプログラム及びそれを記録した記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee