KR100207524B1 - Process for fabricating semiconductor device - Google Patents
Process for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100207524B1 KR100207524B1 KR1019960055865A KR19960055865A KR100207524B1 KR 100207524 B1 KR100207524 B1 KR 100207524B1 KR 1019960055865 A KR1019960055865 A KR 1019960055865A KR 19960055865 A KR19960055865 A KR 19960055865A KR 100207524 B1 KR100207524 B1 KR 100207524B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- exposed region
- silicide layer
- layer
- gas
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims abstract description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 80
- 239000010703 silicon Substances 0.000 claims abstract description 80
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 80
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 51
- 239000007769 metal material Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000007789 gas Substances 0.000 claims description 26
- 239000010936 titanium Substances 0.000 claims description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 8
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 229910021332 silicide Inorganic materials 0.000 abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 11
- 238000004381 surface treatment Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 오믹 접합과 관련된 반도체장치의 제조방법에 관해 개시한다. 오믹 접합을 형성하고자 하는 실리콘 기판의 노출된 영역의 전면에 티타늄 실리사이드층을 형성하기 전에 상기 기판의 노출된 전면을 나이트라이드화 또는 산화하거나 옥시 나이트라이드화하여 후속 티타늄 실리사이드층을 형성하는데 있어서 상기 실리콘 기판의 상태에 의한 영향을 최소화한다.The present invention discloses a method of manufacturing a semiconductor device related to an ohmic junction. The exposed front surface of the substrate is nitrided or oxidized or oxynitized to form a subsequent titanium silicide layer before forming a titanium silicide layer on the entire surface of the exposed region of the silicon substrate on which the ohmic junction is to be formed, Thereby minimizing the influence of the state of the substrate.
따라서, 상기 실리콘 기판의 노출된 영역의 전면에 형성되는 티타늄 실리사이드층의 형성속도를 조절하여 균일한 두께의 티타늄 실리사이드층을 형성할 수 있으므로 실리사이드층과 접합되는 금속물질의 접합면 전체에서 우수한 오믹 접합을 형성하여 반도체장치의 수율개선과 신뢰성을 높일 수 있다.Accordingly, since the titanium silicide layer having a uniform thickness can be formed by controlling the rate of formation of the titanium silicide layer formed on the entire surface of the exposed region of the silicon substrate, excellent ohmic contact can be achieved over the entire bonding surface of the metal material bonded to the silicide layer. Thereby improving the yield and reliability of the semiconductor device.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 서로 다른 물질층간의 오믹 콘택(ohmic contact)을 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an ohmic contact between different material layers.
실리콘에 대한 전기적 접촉부의 형성은 반도체장치의 제조공정의 최종단계로서 반도체장치의 수율이나 신뢰성 특성등을 결정하는 중요한 요소가 된다. 접촉을 형성하는 문제는 전극으로서 사용되는 금속과 실리콘 및 절연막이 상호 관련한 복합과정으로 파악해야한다.The formation of the electrical contact with silicon is an important factor in determining the yield and reliability characteristics of the semiconductor device as the final stage of the manufacturing process of the semiconductor device. The problem of forming the contact should be understood as a complex process in which the metal used as the electrode, silicon and the insulating film are related to each other.
실리콘과 금속물질사이의 접촉부를 형성하는 기술에 있어서 다음과 같은 사항이 검토되어야 한다. 즉, 금속물질의 물성과 금속물질간의 합금 상태도와 물성과 금속물질과 실리콘의 상호관계와 금속물질과 절연막의 상호관계등이 먼저 고려되어야 한다.The following points should be considered in the technology for forming the contact between the silicon and the metal material. That is, the physical properties of the metal material, the state of the alloy between the metal materials, the physical properties, the relationship between the metal material and silicon, and the relationship between the metal material and the insulating film should be considered first.
실리콘에 대한 전극은 오믹(ohmic) 접촉과 쇼트키(shortkey) 접촉으로 나눌 수 있다. 쇼트키 접촉은 그 정류성(整流性)을 이용한 전계 효과 트랜지스터(Field Effect Transistor)구조나 다이오드, 대규모 집적회로(Large Scale IC)에서의 다이오드 소자에 사용되고 있고 최근에는 소스 및 드레인 부분등에도 사용되고 있다.Electrodes for silicon can be divided into ohmic contact and shortkey contact. Schottky contact is used in a field effect transistor structure using its rectification property, a diode element in a diode and a large scale IC, and recently, it is also used in a source portion and a drain portion .
오믹 전극으로 접촉을 형성하던지 쇼트키 전극으로 접촉을 형성하던지 금속물질과 실리콘간의 일함수차로 결정되는 포텐셜의 높이에 더해서 표면의 준위나 산화막 두께, 표면처리 방법등이 복잡하게 관련한 종합적 요소가 큰 공정으로서 현재까지의 기술적인 노력은 모두 이와 같은 요소들을 극복하기 위한 것이었다고 할 수 있다.It is a process that has a large overall factor that complicates the level of the surface, the oxide film thickness, and the surface treatment method in addition to the height of the potential determined by the work function difference between the metal material and the silicon, whether the contact is formed by the ohmic electrode or by the Schottky electrode. The technical efforts to date have been all to overcome these factors.
실리콘층 상에 금속물질층을 형성시키면, 양자 사이에는 일함수차에 의한 접촉 전위차가 발생된다. 금속물질층의 일함수값이 실리콘의 것보다 클 경우에는 쇼트키 장벽이 형성되어 접합의 정류성을 갖게 된다. 그 반대의 경우는 오옴성의 접합이 형성된다. 여러가지 측정방법으로 금속물질의 일함수값을 구하면 백금 등의 금속물질을 제외하고는 대부분이 실리콘보다 낮은 일함수값을 갖는다. 따라서 대부분의 금속물질이 실리콘층과 접촉될 경우에는 오믹 특성을 나타낼 것으로 판단되지만, 실제로는 단지 실리콘층과 접촉시키는 것만으로는 오믹 특성은 얻어지지 않는다. 그 이유는 실리콘층의 표면에는 항상 얇지만 절연성이 있는 자연 산화막이 형성되어 있거나 준위가 존재하고 이것에 의해 장벽의 높이가 결정되기 때문이라고 판단된다. 따라서 반도체장치의 제조과정에서의 실리콘층과 금속물질층간의 접촉을 형성하는 것은 상술한 바와 같이 실리콘층의 표면처리상태나 결정의 상태 금속물질의 증착조건등이 관여하는 복합적인 과정이다. 또한, 금속물질의 증착조건이나 신터링등에 의해서 금속물질층과 실리콘층 상호간에는 확산층 또는 합금층이 형성되는 것도 고려해야 한다.When a metal material layer is formed on the silicon layer, a contact potential difference due to a work function difference is generated between them. When the work function value of the metal material layer is larger than that of silicon, a Schottky barrier is formed and the junction is rectified. In the opposite case, a ohmic junction is formed. When the work function value of a metal material is obtained by various measurement methods, most of the work function values are lower than those of silicon except for metal materials such as platinum. Therefore, when most of the metal materials are in contact with the silicon layer, the ohmic characteristics are expected to be exhibited. However, in practice, only the contact with the silicon layer does not provide the ohmic characteristics. The reason is that the surface of the silicon layer is always thin, but a natural oxide film having insulating properties is formed or a level exists, thereby determining the height of the barrier. Therefore, the formation of the contact between the silicon layer and the metal material layer during the manufacturing process of the semiconductor device is a complex process involving the surface treatment state of the silicon layer, the deposition conditions of the crystalline metal material, and the like as described above. It is also necessary to consider that a diffusion layer or an alloy layer is formed between the metal material layer and the silicon layer due to the deposition condition of the metal material or sintering.
오믹 접합은 실리콘층과 금속물질층의 접촉부분에 있어서 다음과 같은 조건이 충족되었을 때 형성된다.The ohmic contact is formed at the contact portion between the silicon layer and the metal material layer when the following conditions are satisfied.
1. 두 물질층간의 접촉 전위차가 작을 때, 따라서 실리콘층에 대한 일함수차가 작은 금속물질을 선택한다.1. A metal material having a small work function difference with respect to the silicon layer is selected when the contact potential difference between the two material layers is small.
2. 장벽의 폭이 좁을 때, 따라서 실리콘기판의 접합영역의 불순물 농도를 높인다.2. When the width of the barrier is narrow, the impurity concentration in the junction region of the silicon substrate is increased.
3. 공핍층중에 캐리어의 재결합 중심이 많이 만들어 졌을 때, 따라서 표면의 거칠기와 같은 결함을 형성한다.3. When the recombination center of the carrier is made large in the depletion layer, it forms defects such as surface roughness.
4. 금속물질층과 실리콘층사이에 그 계면상태를 물성적으로 변화시키는 합금층 또는 실리사이드층을 형성시킨다.4. An alloy layer or a silicide layer is formed between the metal material layer and the silicon layer to physically change the interface state thereof.
금은 표면처리에 문제가 없으면 불순물 농도의 여하에 관계없이 실리콘과 오믹한 접합을 나타내지만, 알루미늄의 경우는 기판의 불순물 농도가 1018/cm3이하에서는 오믹접합이 되기 어렵다. 그래서 합금층을 형성하기도 하지만, 실리콘중에서는 알루미늄은 p형 불순물이 되기 때문에 pn접합이 형성된다. 또한, 실리콘 산화막(SiO2)과 계면의 결함의 문제도 관계되기 때문에 기술적인 노하우가 필요한 분야이다.In the case of aluminum, the ohmic junction is difficult to be achieved when the impurity concentration of the substrate is 10 18 / cm 3 or less, regardless of the impurity concentration. Thus, an alloy layer is formed, but in silicon, aluminum becomes a p-type impurity, so that a pn junction is formed. In addition, since the defect of the interface with the silicon oxide film (SiO 2 ) is related, it is a field that requires technical know-how.
상기 조건 4의 실리사이드층을 이용하여 오믹 접합을 형성하는 종래 기술에 의한 반도체장치의 제조방법에서는 실리사이드층으로 티타늄 실리사이드층(TiSix)이 널리 사용되고 있다. 티타늄 실리사이드층은 실리콘층상에 티타늄층을 형성한 다음, 결과물을 고온 열처리하여 두 물질층의 경계면에 티타늄 실리사이드층을 형성한다. 하지만, 물리적 기상 증착(Physical Vapor Deposition)법을 이용하여 티타늄층을 형성하여 실리사이드층을 형성하는 경우에는 접합이 얇거나 접촉홀이 깊은 경우에는 원하는 두께의 실리사이드층을 얻기가 어려웠다. 특히, 접촉홀의 크기나 그 깊이가 달라질 경우에는 경우에 따라 실리사이드화가 과도하게 진행되어 필요이상의 실리사이드층이 형성되어 누설절류가 발생되는 문제점이 발생되었다. 이와 같은 문제점을 보완하기 위한 방법의 하나로 제시된 것이 스텝 커버리지가 우수한 4 염화 티타늄(TiCl4) 가스를 이용하여 플라즈마 인한스트 화학적 기상 증착(Plasma Enhanced Chemical Vapor Deposition: 이하, PECVD라 한다)법으로 티타늄층을 형성하는 방법이다. 이 방법은 570℃정도의 온도에서 4염화 티타늄과 수소가스(H2)를 이용하여 PECVD방법으로 티타늄층을 형성하는데, 티타늄을 증착할 때, 실리콘층상에는 이미 실리사이드화가 진행되어 티타늄 실리사이드층이 형성되고 산화막 상에는 얇은 티타늄층이 형성된다. 그러나 티타늄 실리사이드층은 실리콘층 상에서 형성되는 두께가 달라지는데, 이는 실리사이드화의 속도가 실리콘층의 상태에 따라 달라지기 때문이다. 구체적으로 설명하면, 실리콘층 상의 접합부에는 상술한 바와 같이 오믹 접합을 형성을 보다 쉽게 하기 위해 분순물을 고 농도로 이온주입한다. 이와 같은 이온주입에 사용되는 도전성 불순물의 종류와 이온주입되는 조건에 따라 실리사이드화가 진행되는 속도는 다른 영역에 비해 빨라지거나 느려진다. 따라서 오믹 접합을 형성하고자 하는 실리콘층 영역에 N+영역과 P+영역이 함께 존재하는 경우 두 영역에 형성되는 실리사이드층의 두께는 달라진다.A titanium silicide layer (TiSi x ) is widely used as a silicide layer in the conventional semiconductor device manufacturing method of forming the ohmic junction using the silicide layer under the condition 4. The titanium silicide layer forms a titanium layer on the silicon layer, and the resultant is subjected to a high-temperature heat treatment to form a titanium silicide layer at the interface between the two material layers. However, when a titanium layer is formed by physical vapor deposition (CVD) to form a silicide layer, it is difficult to obtain a silicide layer having a desired thickness when the junction is thin or the contact hole is deep. Particularly, when the size and depth of the contact hole are changed, silicidation is excessively advanced in some cases, and a silicide layer is formed more than necessary, thereby causing a leakage flow. One of the methods to overcome such a problem is to use a titanium tetrachloride (TiCl 4 ) gas having excellent step coverage and a titanium layer by Plasma Enhanced Chemical Vapor Deposition (hereinafter referred to as PECVD) . In this method, a titanium layer is formed by a PECVD method using titanium tetrachloride and hydrogen gas (H 2 ) at a temperature of about 570 ° C. When titanium is deposited, a silicide layer is already formed on the silicon layer to form a titanium silicide layer And a thin titanium layer is formed on the oxide film. However, the thickness of the titanium silicide layer formed on the silicon layer is different because the rate of silicidation depends on the state of the silicon layer. More specifically, impurities are ion-implanted into the junction portion on the silicon layer in order to facilitate formation of the ohmic junction as described above. Depending on the kind of the conductive impurity used in the ion implantation and the ion implantation conditions, the rate at which the silicidation proceeds proceeds faster or slower than in the other regions. Therefore, when the N + region and the P + region exist together in the silicon layer region where the ohmic junction is to be formed, the thickness of the silicide layer formed in the two regions is different.
이와 같은 결과는 오믹 접합을 이상적으로 형성하여 반도체장치의 수율을 개선하고 신뢰성을 높이는데 필요한 균일한 두께의 실리사이드층의 형성과 그에 필요한 실리사이드화의 속도조절을 어렵게 한다.This result makes it difficult to form a uniform thickness of silicide layer necessary for improving the yield of the semiconductor device and to improve the reliability, and to adjust the rate of the silicidation necessary for forming the ohmic junction ideally.
따라서 본 발명의 목적은 상술한 종래 기술이 갖는 문제점을 해결하기 위한 것으로 티타늄 실리사이드층의 형성에 있어서 실리콘층의 상태에 대한 의존성을 최소화할 수 있는 반도체장치의 제조방법을 제공함에 있다.It is therefore an object of the present invention to provide a method of manufacturing a semiconductor device capable of minimizing the dependence of the state of a silicon layer on the formation of a titanium silicide layer.
상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 의한 반도체장치의 제조방법은 (a) 실리콘기판의 표면의 오믹 접합을 형성하고자 하는 노출된 영역의 전면을 나이트라이드화 하는 단계; (b) 상기 나이트라이드화된 실리콘기판 상에 티타늄 실리사이드층을 형성하는 단계; 및 (c) 상기 티타늄 실리사이드층상에 금속물질층을 오믹 접합시키는 단계를 포함한다.In order to achieve the above object, a method of manufacturing a semiconductor device according to a first embodiment of the present invention includes the steps of: (a) nitriding the entire surface of an exposed region to form an ohmic junction on a surface of a silicon substrate; (b) forming a titanium silicide layer on the nitrided silicon substrate; And (c) ohmic-bonding the metal material layer to the titanium silicide layer.
상기 실리콘 기판의 노출된 영역의 전면은 암모니아 가스를 사용하여 나이트라이드화한다. 상기 실리콘 기판의 노출된 영역의 전면은 상기 암모니아 가스를 플라즈마화시켜 나이트라이드화한다. 또는 상기 암모니아 가스를 이용하여 열적으로 실리콘기판의 노출된 영역의 전면을 나이트라이드화한다.The entire surface of the exposed region of the silicon substrate is nitrided using ammonia gas. The entire surface of the exposed region of the silicon substrate is nitrided by converting the ammonia gas into plasma. Or the entire surface of the exposed region of the silicon substrate is thermally nitrided using the ammonia gas.
본 발명의 제2 실시예에 의한 반도체장치의 제조방법은 (a) 실리콘기판의 오믹 접합을 형성하고자 하는 노출된 영역의 전면을 산화하는 단계; (b) 상기 산화된 실리콘기판 상에 티타늄 실리사이드층을 형성하는 단계; 및 (c) 상기 티타늄 실리사이드층 상에 금속물질층을 오믹 접합시키는 단계를 포함한다.A method of manufacturing a semiconductor device according to a second embodiment of the present invention includes the steps of: (a) oxidizing the entire surface of an exposed region to form an ohmic contact of a silicon substrate; (b) forming a titanium silicide layer on the oxidized silicon substrate; And (c) ohmic-bonding the layer of metal material over the titanium silicide layer.
상기 실리콘 기판의 노출된 영역의 전면은 산소 또는 N2O중 어느 하나를 사용하영 산화하는, 플라즈마 방식 또는 열적방식으로 상기 실리콘 기판의 노출된 영역의 전면을 산화시킨다. 상기 열적 방식으로는 급속 열산화(Rapid Temperature Oxide:이하, RTO라 한다)방식을 사용한다.The front surface of the exposed region of the silicon substrate oxidizes the entire surface of the exposed region of the silicon substrate by oxidation of Ha - Young using any one of an oxygen or N 2 O, a plasma method or a thermal method. The thermal method uses a Rapid Temperature Oxide (RTO) method.
본 발명의 제3 실시예에 의한 반도체장치의 제조방법은 실리콘기판의 오믹 접합을 형성하고자 하는 노출된 영역의 전면을 옥시 나이트라이드(oxy-nitride)화 하는 단계; (b) 상기 옥시 나이트라이드화된 실리콘기판 상에 티타늄 실리사이드층을 형성하는 단계; 및 (c) 상기 티타늄 실리사이드층상에 금속물질층을 오믹 접합시키는 단계를 포함한다.The method for fabricating a semiconductor device according to the third embodiment of the present invention includes the steps of oxy-nitride the entire surface of the exposed region where the ohmic junction of the silicon substrate is to be formed; (b) forming a titanium silicide layer on the oxynitride silicon substrate; And (c) ohmic-bonding the metal material layer to the titanium silicide layer.
상기 실리콘 기판의 노출된 영역의 전면은 암모니아가스, 산소가스 및 N2O가스로 이루어진 일군중 선택된 적어도 두개 이상의 가스를 조합한 가스를 사용하여 옥시 나이트라이드화한다. 상기 조합한 가스를 이용하여 플라즈마 방식 또는 열적 방식으로 상기 실리콘 기판의 노출된 영역의 전면을 옥시 나이트라이드화한다.The front surface of the exposed region of the silicon substrate is oxynitrideed with a gas combining at least two gases selected from a group consisting of ammonia gas, oxygen gas and N 2 O gas. The entire surface of the exposed region of the silicon substrate is oxynitride by a plasma method or a thermal method using the combined gas.
상기 제1 내지 제3 실시예에서 티타늄 실리사이드층을 형성하기전에 실시되는 실리콘 기판의 표면처리는 진공상태의 변화가 없이 동일한 장비에서 실시한다. 그리고 상기 티타늄 실리사이드층을 형성하기전에 실시되는 실리콘 기판의 표면처리는 인 시츄(in-situ)로 실시한다.The surface treatment of the silicon substrate before forming the titanium silicide layer in the first to third embodiments is performed in the same equipment without changing the vacuum state. The surface treatment of the silicon substrate before the formation of the titanium silicide layer is carried out in-situ.
또한, 상기 제1 내지 제3 실시예에서 상기 티타늄 실리사이드층을 형성하기 위해 상기 표면처리된 상기 기판의 노출된 영역의 전면에 4 염화 티타늄 가스와 수소가스를 사용하여 PECVD방식으로 티타늄층을 형성한다.In addition, in the first to third embodiments, a titanium layer is formed by PECVD using titanium tetrachloride gas and hydrogen gas on the entire surface of the exposed surface of the substrate subjected to the surface treatment to form the titanium silicide layer .
본 발명은 실리콘 기판의 상태에 관계없이 기판의 실리사이드화의 속도를 조절하여 티타늄 실리사이드층의 두께를 균일하게 형성할 수 있다. 따라서 반도체장치의 수율을 개선할 수 있고 신뢰성을 높일 수 있다.The present invention can uniformly form the thickness of the titanium silicide layer by controlling the rate of silicidation of the substrate regardless of the state of the silicon substrate. Therefore, the yield of the semiconductor device can be improved and the reliability can be increased.
이하, 본 발명의 실시예들에 의한 반도체장치의 제조방법을 상세하게 설명한다. 먼저, 본 발명의 제1 실시예에 의한 반도체장치의 제조방법을 설명하면, 티타늄 실리사이드층을 형성하고자 하는 실리콘 기판의 영역을 노출시킨 다음, 노출된 영역을 암모니아(NH3)가스를 사용하여 나이트라이드화 시킨다. 이 결과 실리콘 기판의 노출된 영역의 표면에는 얇은 나이트라이드막이 형성된다. 상기 암모니아 가스를 이용한 상기 기판의 나이트라이드화는 플라즈마 방식 또는 열적방식으로 실시한다. 구체적으로는 상기 암모니아 가스를 반응챔버에 주입하여 저온에서 플라즈마화시켜서 상기 실리콘 기판의 노출된 영역에 나이트라이드막을 형성할 수도 있고 상기 암모니아 가스를 반응챔버에 주입한 후 고온으로 상기 실리콘기판을 열처리함으로써 상기 기판의 노출된 영역에 나이트라이드막을 형성할 수도 있다.Hereinafter, a method of manufacturing a semiconductor device according to embodiments of the present invention will be described in detail. First, a method of manufacturing a semiconductor device according to a first embodiment of the present invention will be described. After a region of a silicon substrate on which a titanium silicide layer is to be formed is exposed, an exposed region is exposed to a nitrile (NH 3 ) . As a result, a thin nitride film is formed on the surface of the exposed region of the silicon substrate. The nitridation of the substrate using the ammonia gas is performed by a plasma method or a thermal method. Specifically, the ammonia gas may be injected into a reaction chamber and plasmaized at a low temperature to form a nitride film in an exposed region of the silicon substrate. After the ammonia gas is injected into the reaction chamber, the silicon substrate is thermally treated at a high temperature A nitride film may be formed on the exposed region of the substrate.
상기와 같은 상기 실리콘 기판의 노출된 영역에 나이트라이드막을 형성하는 과정은 반응챔버내의 진공상태가 변화없는 동일한 장비에서 인 시츄로 진행한다.The process of forming the nitride film in the exposed region of the silicon substrate proceeds in situ in the same equipment without changing the vacuum state in the reaction chamber.
이어서 상기 반도체기판의 구조물을 손상시키는 않는 500℃이상의 온도범위에서 4 염화 티타늄가스와 수소가스를 사용하는 PECVD방식으로 상기 나이트라이드막이 형성된 실리콘기판의 노출된 영역 상에 티타늄(Ti) 층을 적층하면, 상기 기판의 노출된 영역 상에는 티타늄 실리사이드층(TiSix)이 형성된다. 이때, 상기 기판의 노출된 영역상에는 얇은 나이트라이드막이 형성되어 있으므로 상기 티타늄 실리사이드층을 형성하는데 있어서 기판의 상태는 거의 영향을 주지 않는다. 따라서 상기 기판의 노출된 영역상에 형성되는 상기 티타늄 실리사이드층의 형성두께를 조절할 수 있고 균일한 두께의 티타늄 실리사이드층을 형성할 수 있다.Then, a titanium (Ti) layer is stacked on the exposed region of the silicon substrate on which the nitride film is formed by a PECVD method using titanium tetrachloride gas and hydrogen gas at a temperature range of 500 ° C or higher without damaging the structure of the semiconductor substrate , And a titanium silicide layer (TiSi x ) is formed on the exposed region of the substrate. At this time, since a thin nitride film is formed on the exposed region of the substrate, the state of the substrate is hardly affected in forming the titanium silicide layer. Therefore, the thickness of the titanium silicide layer formed on the exposed region of the substrate can be controlled and a uniform thickness of the titanium silicide layer can be formed.
계속해서 상기 티타늄 실리사이드층 상에 금속물질층을 형성하여 상기 기판과 금속물질층사이에는 오믹 접합을 형성한다. 상기 금속물질층으로는 티타늄층을 사용하는 것이 바람직하다.Subsequently, a metal material layer is formed on the titanium silicide layer to form an ohmic contact between the substrate and the metal material layer. As the metal material layer, it is preferable to use a titanium layer.
다음에는 본 발명의 제2 실시예에 의한 반도체장치의 제조방법을 설명한다. 제2 실시예는 실리콘 기판상에 티타늄 실리사이드층을 형성하기전 상기 실리콘 기판의 표면처리는 상기 제1 실시예와 마찬가지로 진공상태의 변화없이 동일한 장비를 이용하여 인 시츄로 실시한다. 하지만, 상기 기판의 표면처리내용은 제1 실시예와 다르게 하는데, 구체적으로는 제1 실시예와 같이 상기 기판의 노출된 영역의 표면을 나이트라이드화시키는 것이 아니라 산소 또는 N2O가스를 사용하여 상기 기판의 노출된 영역의 표면을 산화시킨다. 상기 기판의 표면산화는 상기 산소 또는 N2O가스를 반응챔버에 주입하고 플라즈마 방식 또는 열적방식으로 실시한다. 또한, 상기 반응챔버에 상기 가스들을 주입하고 RTO방식으로 상기 기판의 구조물을 열처리함으로써 상기 기판의 노출된 영역의 표면을 산화시킬 수 있다.Next, a method of manufacturing the semiconductor device according to the second embodiment of the present invention will be described. In the second embodiment, the surface treatment of the silicon substrate before forming the titanium silicide layer on the silicon substrate is performed in situ using the same equipment without changing the vacuum state as in the first embodiment. However, the surface treatment of the substrate is different from that of the first embodiment. Specifically, as in the first embodiment, the surface of the exposed region of the substrate is not nitrided, but is formed by using oxygen or N 2 O gas Thereby oxidizing the surface of the exposed region of the substrate. The surface oxidation of the substrate is performed by introducing the oxygen or N 2 O gas into the reaction chamber and by plasma or thermal methods. In addition, the surface of the exposed region of the substrate can be oxidized by injecting the gases into the reaction chamber and heat treating the structure of the substrate in an RTO manner.
계속해서 상기 표면이 산화된 실리콘 기판의 노출된 영역 상에 PECVD방식으로 티타늄층을 형성하여 티타늄 실리사이드층을 형성한다. 상기 티타늄 실리사이드층은 상기 실리콘기판의 구조물을 손상시키지 않는 500℃이상의 온도범위에서 4 염화 티타늄과 수소가스를 상기 반응챔버에 주입하여 PECVD방식으로 형성한다. 이렇게 형성되는 티타늄 실리사이드층은 그 아래에 산화막이 형성되어 상기 기판의 실리콘과는 직접 접촉되지 않아서 기판의 상태에 거의 영향을 받지않게 된다. 따라서 상기 티타늄 실리사이드층의 형성속도를 상기 기판의 노출된 전체 영역에서 조절할 수 있으므로 기판의 노출된 영역의 전면에는 균일한 두께의 티타늄 실리사이드층을 형성할 수 있다.Subsequently, a titanium layer is formed by PECVD on the exposed region of the surface-oxidized silicon substrate to form a titanium silicide layer. The titanium silicide layer is formed by PECVD by injecting titanium tetrachloride and hydrogen gas into the reaction chamber at a temperature of 500 ° C or higher, which does not damage the structure of the silicon substrate. The titanium silicide layer thus formed is not directly in contact with the silicon of the substrate due to the formation of an oxide film thereunder, so that the titanium silicide layer is hardly affected by the state of the substrate. Accordingly, since the formation rate of the titanium silicide layer can be controlled in the entire exposed region of the substrate, a uniform thickness of the titanium silicide layer can be formed on the entire surface of the exposed region of the substrate.
계속해서 상기 티타늄 실리사이드층 상에 금속물질층을 형성하여 상기 기판과 금속물질층 사이의 계면에 오믹 접합을 형성한다.Subsequently, a metal material layer is formed on the titanium silicide layer to form an ohmic contact at the interface between the substrate and the metal material layer.
이어서 본 발명의 제3 실시예에 의한 반도체장치의 제조방법을 상세하게 설명한다. 본 발명의 제3 실시예는 상기 실리콘 기판의 노출된 영역의 전면에 얇은 옥시 나이트라이드막을 형성하여 티타늄 나이트라이드막의 형성에 있어서 상기 실리콘 기판 상태의 영향을 최소화한다.Next, a method of manufacturing a semiconductor device according to a third embodiment of the present invention will be described in detail. The third embodiment of the present invention minimizes the influence of the state of the silicon substrate in the formation of the titanium nitride film by forming a thin oxinitride film on the entire surface of the exposed region of the silicon substrate.
상기 기판의 노출된 영역의 전면에 형성되는 옥시 나이트라이드막을 형성하는데 사용하는 가스로는 암모니아 가스와 산소가스 및 N2O가스로 이루어진 일군중 선택된 적어도 두개의 가스로 조합된 혼합가스를 사용한다. 상기 조합된 가스를 반응챔버에 주입하여 저온에서 상기 가스들을 플라즈마화시켜서 상기 기판의 노출된 영역의 전면에 옥시 나이트라이드막을 형성하거나 상기 기판을 고온으로 열처리하여 상기 기판의 노출된 영역의 전면에 옥시 나이트라이드막을 형성한다. 상기 기판의 노출된 영역의 전면에 상기 옥시 나이트라이드막을 형성하는 상기 기판의 표면처리단계는 진공상태의 변화없는 동일한 장비를 사용하여 인 시츄로 진행한다.As a gas used to form the oxynitride film formed on the entire surface of the exposed region of the substrate, a mixed gas composed of ammonia gas and at least two gases selected from a group consisting of oxygen gas and N 2 O gas is used. The combined gas is injected into the reaction chamber to plasmaize the gases at a low temperature to form an oxynitride film on the entire surface of the exposed region of the substrate, or to heat the substrate to a high temperature, Thereby forming a nitride film. The surface treatment step of the substrate forming the oxynitride film on the entire surface of the exposed region of the substrate proceeds in situ using the same equipment without changing the vacuum state.
계속해서 상기 옥시 나이트라이드막이 형성된 기판의 노출된 영역의 전면에 티타늄 실리사이드층을 형성하는데, 그 형성조건은 상기 제1 또는 제2 실시예와 동일한 조건으로 형성한다.Subsequently, a titanium silicide layer is formed on the entire surface of the exposed region of the substrate on which the oxynitride film is formed, and the formation conditions thereof are the same as in the first or second embodiment.
상기 티타늄 실리사이드층의 아래에는 옥시 나이트라이드막이 형성되어 있으므로 상기 기판의 실리콘과는 직접 접촉되지 않아서 형성과정에서 상기 기판의 상태에 거의 영향을 받지않게 된다. 따라서 상기 티타늄 실리사이드층의 형성속도를 상기 기판의 노출된 전체 영역에서 조절할 수 있으므로 기판의 노출된 영역의 전면에는 균일한 두께의 티타늄 실리사이드층을 형성할 수 있다.Since the oxynitride film is formed under the titanium silicide layer, the silicon nitride film is not directly in contact with the silicon of the substrate, and is not substantially affected by the state of the substrate during the formation process. Accordingly, since the formation rate of the titanium silicide layer can be controlled in the entire exposed region of the substrate, a uniform thickness of the titanium silicide layer can be formed on the entire surface of the exposed region of the substrate.
이후의 공정은 상기 제1 또는 제2 실시예와 동일하게 진행한다.The subsequent steps proceed in the same manner as in the first or second embodiment.
이상, 본 발명에 의한 반도체장치의 제조방법은 제1 내지 제3 실시예에서 상세하게 언급한 바와 같이 상기 실리콘 기판의 노출된 영역의 전면에 티타늄 실리사이드층을 형성하기전에 상기 기판의 노출된 전면을 나이트라이드화 또는 산화하거나 옥시 나이트라이드화하여 후속 티타늄 실리사이드층을 형성하는데 있어서, 상기 실리콘 기판의 상태에 의한 영향을 최소화한다.As described in detail in the first to third embodiments, the method of manufacturing a semiconductor device according to the present invention is characterized in that before the formation of the titanium silicide layer on the entire surface of the exposed region of the silicon substrate, Nitridation, or oxidation or oxynitration to minimize the effect of the state of the silicon substrate in forming a subsequent titanium silicide layer.
따라서, 상기 실리콘 기판의 노출된 영역의 전면에 형성되는 티타늄 실리사이드층의 형성속도를 조절하여 균일한 두께의 티타늄 실리사이드층을 형성할 수 있으므로 실리사이드층과 접합되는 금속물질의 접합면 전체에서 우수한 오믹 접합을 형성하여 반도체장치의 수율개선과 신뢰성을 높일 수 있다.Accordingly, since the titanium silicide layer having a uniform thickness can be formed by controlling the rate of formation of the titanium silicide layer formed on the entire surface of the exposed region of the silicon substrate, excellent ohmic contact can be achieved over the entire bonding surface of the metal material bonded to the silicide layer. Thereby improving the yield and reliability of the semiconductor device.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.It is obvious that the present invention is not limited to the above embodiments and that many modifications can be made by those skilled in the art within the technical scope of the present invention.
Claims (22)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055865A KR100207524B1 (en) | 1996-11-20 | 1996-11-20 | Process for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055865A KR100207524B1 (en) | 1996-11-20 | 1996-11-20 | Process for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980037164A KR19980037164A (en) | 1998-08-05 |
| KR100207524B1 true KR100207524B1 (en) | 1999-07-15 |
Family
ID=19482773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960055865A KR100207524B1 (en) | 1996-11-20 | 1996-11-20 | Process for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100207524B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464942B1 (en) * | 2000-06-30 | 2005-01-05 | 주식회사 하이닉스반도체 | Method for forming epitaxial titanium silicide |
-
1996
- 1996-11-20 KR KR1019960055865A patent/KR100207524B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980037164A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4113515A (en) | Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen | |
| US5972804A (en) | Process for forming a semiconductor device | |
| Ito et al. | Advantages of thermal nitride and nitroxide gate films in VLSI process | |
| KR100530401B1 (en) | Semiconductor device having a low-resistance gate electrode | |
| US6228779B1 (en) | Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology | |
| US6297173B1 (en) | Process for forming a semiconductor device | |
| JP2000208510A (en) | Oxide nitride gate dielectric body and forming the same | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| US20020146914A1 (en) | In-situ steam generation process for nitrided oxide | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| KR20020002624A (en) | Method for forming gate electrode in semiconductor deivce | |
| JP3399413B2 (en) | Oxynitride film and method for forming the same | |
| KR100207524B1 (en) | Process for fabricating semiconductor device | |
| KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
| KR100631937B1 (en) | Method for forming tungsten gate | |
| JPH0277162A (en) | Manufacture of semiconductor device | |
| JP2006135229A (en) | Film forming method of insulating film and semiconductor apparatus provided with same | |
| JPH03129774A (en) | Semiconductor device and manufacture thereof | |
| JPH10209449A (en) | Semiconductor device and fabrication thereof | |
| KR100241200B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006245306A (en) | Method of manufacturing semiconductor device | |
| KR100379333B1 (en) | Fabrication method for titanium silicide layer | |
| JPH0823095A (en) | Semiconductor device and production process thereof | |
| JP2004006455A (en) | Semiconductor device and its manufacturing method | |
| KR100530149B1 (en) | Method for manufacturing gate electrode of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |