KR100206865B1 - 리던던시 어드레스 저장회로 - Google Patents

리던던시 어드레스 저장회로 Download PDF

Info

Publication number
KR100206865B1
KR100206865B1 KR1019950031435A KR19950031435A KR100206865B1 KR 100206865 B1 KR100206865 B1 KR 100206865B1 KR 1019950031435 A KR1019950031435 A KR 1019950031435A KR 19950031435 A KR19950031435 A KR 19950031435A KR 100206865 B1 KR100206865 B1 KR 100206865B1
Authority
KR
South Korea
Prior art keywords
signal
address
read
redundancy
cell
Prior art date
Application number
KR1019950031435A
Other languages
English (en)
Other versions
KR970017691A (ko
Inventor
문태훈
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950031435A priority Critical patent/KR100206865B1/ko
Publication of KR970017691A publication Critical patent/KR970017691A/ko
Application granted granted Critical
Publication of KR100206865B1 publication Critical patent/KR100206865B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 리던던시 어드레스 저장회로에 관한 것으로, 리던던시로 대체되어야 할 어드레스의 정보는 전원이 끊겨도 변하지 않아야 함으로 종래에는 메탈 퓨즈를 사용하거나 롬을 사용하였다. 그러나 이와같이 메탈퓨즈나 롬을 사용하는 경우에는 리던던시 어드레스를 저장하기 위해서는 메탈을 끊거나 UV광선을 쪼이는 등 복잡한 공정단계를 거쳐야 하며, 한 번 공정을 거쳐 만들어진 데이타는 바꿀 수 없는 문제점이 있었다. 본 발명은 이러한 종래의 문제점을 해결하기 위해 이레이즈게이트신호, 컨트롤게이트신호, 소스게이트신호에 따라 이레이즈 또는 프로그램되는 수개의 플래쉬 셀과; 상기 플래쉬 셀의 데이타를 읽거나 프로그램 하기 위한 리드/라이트부와; 상기 리드/라이트부에서 읽은 플래쉬 셀의 데이타를 저장하는 래치와; 상기 래치에 저장된 어드레스와 메인 어드레스를 비교 및 전송하는 비교 및 전송부로 구성한 리던던시 어드레스 저장회로를 창안한 것으로, 이의 작용을 통해 즉, 리던던시 어드레스 퓨즈를 플래쉬 셀로 사용함으로써 공정을 간단화 할 수 있는 효과가 있으며, 앞으로 하드디스크 대체용으로 플래쉬셀의 사용되게 될때 유저가 사용시에 생겨나는 배드 코어 셀들에 대해서도 플래쉬 셀의 리드, 라이트, 이레이즈 가능한 점을 이용하여 플래쉬 셀로 사용하면 언제라도 리던던시 셀로 치환 가능하게 되므로 칩의 신뢰성을 높일 수 있는 효과가 발생한다. 또한 본 발명에서는 최소한의 트랜지스터 수로 어드레스 확인기능과 어드레스 매칭시 리던던시 자동 치환기능을 첨가하여 테스트의 효율이 높은 효과가 있다.

Description

리던던시 어드레스 저장회로
제1도는 본 발명 리던던시 어드레스 저장회로도.
제2도는 본 발명에 있어서, 리던던시 리드시의 입력신호(A) 상태를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 리드/라이트부 200 : 래치
300 : 비교 및 전송부 FC1, 2 : 플래쉬 셀
NM1-NM3 : 엔모스트랜지스터 PM1 : 피모스트랜지스터
INV1-INV3 : 인버터 TG1, TG2 : 전송게이트
본 발명은 리던던시(Redundancy) 어드레스 저장회로에 관한 것으로, 특히 리던던시로 대체되어야 할 메인 셀의 어드레스를 플래쉬 셀(Flash Cell)을 이용하여 저장하게 함으로써 어드레스 확인 및 어드레스 매칭 시 리던던시 자동 치환이 될 수 있도록 한 리던던시 어드레스 저장회로에 관한 것이다.
리던던시로 대체되어야 할 어드레스의 정보는 전원이 끊겨도 변하지 않아야 하므로 종래에는 메탈 퓨즈(Metal Fuse)를 사용하거나 롬(Rom)을 사용하였다.
그러나, 이와같이 메탈퓨즈나 롬을 사용하는 경우에는 리던던시 어드레스를 저장하기 위해서는 메탈을 끊거나 UV(Ultra Violet) 광선을 쪼이는 등 복잡한 공정단계를 거쳐야 하며, 한 번 공정을 거쳐 만들어진 데이타는 바꿀 수 없는 문제점이 있었다.
본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해, 리던던시로 대체되어야 할 메인 셀의 어드레스를 플래쉬 셀을 이용하여 저장함으로써, 리던던시 퓨즈 셀(Fuse Cell)에 저장된 매핑(Mapping)해야 할 어드레스 자체를 파악할 수도 있고, 노말 리드(Normal Read) 동작중에 불량 코어 셀(Core Cell) 리드(Read)시 자동적으로 리던던시 셀로 대체될 수 있도록 한 리던던시 어드레스 저장회로를 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 플래쉬 셀을 이용한 리던던시 어드레스 저장회로는 이레이즈게이트신호, 컨트롤게이트신호, 소스게이트신호에 따라 이레이즈 또는 프로그램되는 수개의 플래쉬 셀과; 상기 플래쉬 셀의 데이타를 읽거나 프로그램 하기 위한 리드/라이트부와; 상기 리드/라이트부에서 읽은 플래쉬셀의 데이타를 저장하는 래치와; 상기 래치에 저장된 어드레스와 메인 어드레스를 비교 및 전송하는 비교 및 전송부로 구성한다.
이하, 본 발명의 작용 및 효과에 관하여 일실시예를 들어 상세히 설명하면 다음과 같다.
제1도는 본 발명의 일실시예시도로서, 이에 도시한 바와같이 이레이즈게이트신호(EG), 컨트롤게이트신호(CG), 소스게이트신호(SG)에 따라 이레이즈(ERASE) 또는 프로그램(PROGRAM)되는 2개의 플래쉬 셀(FC1,FC2)과; 상기 플래쉬 셀(FC1,FC2)의 데이타를 읽거나 프로그램 하기 위한 리드/라이트부(100)와; 상기 리드/라이트부(100)에서 읽은 플래쉬 셀의 데이타를 저장하는 래치(200)와; 상기 래치(200)에 저장된 어드레스와 메인 어드레스를 비교 및 전송하는 비교 및 전송부(300)로 구성한다.
상기 2개의 플래쉬 셀(FC1,FC2)은 소스는 접지되어 있고 드레인은 공통으로 접속되어 있는 것을 특징으로 한다.
상기 리드/라이트부(100)는 드레인 신호(VBL)를 입력받고 게이트는 신호(RDDW)를 입력받아 동작하는 엔모스트랜지스터(NM1)와; 드레인은 상기 엔모스트랜지스터(NM1)의 소스에 접속되고 소스는 상기 플래쉬 셀(FC1,FC2)의 드레인에 접속되며 게이트는 신호(AH)를 입력받는 엔모스트랜지스터(NM2)와; 소스는 상기 플래쉬 셀(FC1,FC2)의 드레인에 접속되고 게이트는 신호(RCL)를 입력받는 엔모스트랜지스터(NM3)와; 드레인은 전원전압단(VDD)에 접속되고 소스는 상기 엔모스트랜지스터(NM3)의 드레인에 접속되며 게이트는 신호(POR)를 입력받는 피모스트랜지스터(PM1)로 구성한다.
상기 래치(200)는 상기 피모스트랜지스터(PM1)의 소스의 출력을 반전하여 출력하는 인버터(INV2)와; 상기 인버터(INV2)의 출력신호를 입력받아 이를 반전하여 그 인버터(INV2)의 입력단자에 출력하는 인버터(INV1)로 구성한다.
상기 비교 및 전송부(300)는 입력신호(A)를 반전하여 출력하는 인버터(INV3)와; 상기 래치(200)의 출력신호에 따라 교번되게 온되어 입력신호(A) 또는 반전된 입력신호(A)를 매치(MTCH)신호로 출력하는 전송게이트(TG1,TG2)로 구성한다.
이와같이 구성한 본 발명의 일실시예의 작용에 관하여 설명하면 다음과 같다.
보통 하나의 메인 메모리 워드라인(WL)을 나타내기 위해서는 7개 이상의 어드레스가 필요하다. 제1도에 도시한 일실시 회로는 이들 중 하나의 어드레스를 나타내는 회로이므로, 특정 WL을 대체할 리던던시를 하기 위해 제1도와 같은 회로가 7개 있다고 가정한다.
따라서, 만약 플래쉬 셀이 이레이즈인 경우라면, 7개의 어드레스 중 1비트가 '0'임을 나타내며, 프로그램된 경우에는 7개의 어드레스 중 1비트가 '1'임을 나타낸다.
먼저, 본 발명에 필요한 각종 신호에 대해 설명하면 다음과 같다.
이레이즈게이트신호(EG)는 어드레스 0에 해당하는 상태인 이레이즈상태의 플래쉬 셀을 만들기 위해 외부에서 플래쉬 셀의 이레이즈게이트에 가해지는 신호로 최대 20V정도의 고전압이다.
그리고 콘트롤게이트신호(CG)는 셀의 콘트롤 게이트에 어드레스 데이타 1에 해당하는 상태인 프로그램을 해주기 위해 가해주는 신호로 12V의 크기이며, 리드(READ)시는 5V가 가해진다.
그리고 소스게이트신호(SG)는 플래쉬 셀의 소스쪽 입력으로 접지(GROUND)로 잡혀진다.
그리고 엠모스트랜지스터(NM1-NM3)와 피모스트랜지스터(PM1)는 플래쉬셀의 데이타를 읽거나 프로그램 하기 위한 제어트랜지스터이다.
동작을 설명하면, 우선 전체 7개의 플래쉬 셀을 초기화(로직 '0') 시켜야 하므로 엔모스트랜지스터(NM1)와 엔모스트랜지스터(NM2)로 모두 온 시킨다.
그리고 신호(VBL)를 접지에 연결 후 이레이즈게이트신호(EG)에 20V이상의 고전압 가하여 모든 셀을 이레이즈 시킨다.
참고로 플래쉬 셀의 이레이즈조건은, 드레인 = 0V, EG =20V, CG =0V, SG = 0V 이다.
이후 프로그램될 플래쉬 셀만(로직 '1') 엔모스트랜지스터(NM1,NM2)를 코딩에 의해 선택하여 플래쉬 셀의 드레인=9V, 콘트롤게이트(CG)=12V, 이레이즈게이트(EG)=0V, 소스게이트(SG)=0V를 인가하여 프로그램을 시킨다.
이때, 퓨즈 셀에 플래쉬 셀 2개가 필요한 이유는 첫째, 공정상 1개의 플래쉬 셀이 불량(FAIL)이 났거나, 둘째 이레이즈(ERASE)된 셀을 리드한 경우에 충분한 셀 전류가 공급이 되지 않을 경우 래치값이 반전될 수 있는 우려를 방지한 것이다.
그리고 상기 엔모스트랜지스터(NM1,NM2)에 대해 좀더 자세히 설명하자면, 이는 외부에서 선택적으로 어드레스를 프로그램(셀의 드레인쪽에 8-9V가함) 하거나 이레이즈(드레인에 0V) 할 수 있게 여러개의 플래쉬 셀중 특정 플래쉬 셀의 드레인만 선택하게 하는 스위칭트랜지스터이다.
상기와 같이 모든 어드레스의 매핑작업이 끝난 이후, 각 셀의 상태를 체크하기 위해서는 리던던시 리드를 해야 한다.
즉, 콘트롤게이트신호(CG)는 5V, 이레이즈게이트신호(EG) 및 소스게이트신호(SG)는 0V를 주어 리드 조건을 만족시킨 후, 엔모스트랜지스터(NM1,NM2)에 0V를 인가하여 전류 패스를 인버터(INV1,INV2) 하고만 연결시켜 준다.
이때 신호(POR)는 어느정도 '로우'로 주었다 '하이'를 주어 피모스트랜지스터(PM1)를 일시 턴온시킨다. 이에따라 접점(B)은 전원전압(VDD)레벨로 풀업 된다.
이후, 신호(POR)의 상승 순간의 신호로부터 만들어지는 펄스(RCL)(100n-300n)를 이용하여 엔모스트랜지스터(NM3)를 턴온 시킨다.
이 시간 동안에 접점(D)과 접점(B)은 전류 패스가 생기며 이때, 프로그램된 플래쉬 셀의 경우는 턴온되지 않는 특성으로 인해 패스가 끊기게 되어 접점(B)은 '하이'상태가 된다.
상기 '하이'신호는 인버터(INV2)에 의해 반전되어 접점(C)에 '로우'값이 인가된다.
만약, 플래쉬 셀이 이레이즈된 경우라면 그 플래쉬 셀은 턴온되어 있기 때문에 접점(B)의 전위는 풀다운 되고, 이에따라 접점(C)에는 '하이'값이 인가된다.
이때, 엔모스트랜지스터(NM3)와 피모스트랜지스터(PM1)는 플래쉬 셀의 리드를 특정 시간 동안만 허용하여 래치(200)에 데이타를 저장하게 하는 스위치 역할의 트랜지스터들로 장시간 리드시에 플래쉬 셀에 생길 수 있는 스트레스(STRESS)를 줄이기 위해 고안된 것이다.
그리고 인버터(INV1,INV2)는 래치로서 상기 읽혀진 플래쉬 셀의 데이타를 저장할 래치기능을 갖는다. 즉, 플래쉬 셀이 프로그램된 경우는 '로우'값을 래치하고, 이레이즈된 경우는 '하이'값을 래치한다.
상기 인버터(INV2)의 출력은 전송게이트(TG1,TG2)의 게이트 입력으로 역상으로 물려져 있다.
상기 래치된 플래쉬 셀의 어드레스 신호에 따라 입력신호(A) 또는 반전된 입력신호(A)가 출력되는데, 이 입력신호(A)는 정상리드 동작시는 메인 셀을 선택하는 어드레스에 연결되며, 리던던시 리드에는 항상 '하이' 신호가 들어온다.
상기 입력신호(A)는 전송게이트(TG1,TG2)의 정션입력에 연결되고 인버터(INV3)에 의해 반전된 신호는 전송게이트(TG1)과 역상이 게이트 입력을 갖는 경우 동작하는 전송게이트(TG2)의 정션으로 연결되어 있다.
이들 두 신호는 전송게이트(TG1,TG2)를 거쳐 한 노드로 묶여 리던던시 어드레스를 나타내거나, 정상 리드 동작시는 리던던시 사용여부를 판단할 매치(MATCH)신호로 출력된다.
상기 입력신호(A)는 제2도에 도시한 바와같이 리던던시 리드시에는항상 '하이'값이다.
따라서 플래쉬 셀이 프로그램인 경우('하이'), 즉, 접점(B)의 전위가 '하이'인 경우, 인버터(INV2)의 출력은 '로우'이다.
따라서 전송게이트(TG1)가 턴온되어 입력신호(A)가 매치신호(MTCH) '하이'로 출력된다.
다시말하면, 어드레스 데이타 값 '하이'와 매치신호(MTCH)는 '하이'로 값을 읽어낼 수 있다.
반대로 이레이즈 플래쉬 셀의 경우 즉, 어드레스 데이타 값이 '로우'인 경우, 접점(C)의 값은 '하이'이므로 전송게이트(TG2)가 턴온된다.
이에따라 입력신호(A)가 매치신호(MTCH) '로우'로 출력된다. 즉, 어드레스데이타값 '로우'와 매치신호(MTCH) '로우'는 같은 값으로 읽을 수 있다.
이런 방법으로 7개 비트인 어드레스의 7개의 매치신호 값을 구하면 리던던시로 전환될 어드레스 값을 알아낼 수 있다.
한편, 정상 리드 동작시는 내부적으로 어드레스가 리던던시로 치환될지 모른다. 해도 7개의 플래쉬 셀의 값과 입력 어드레스 값이 완전히 일치 했을때 자동적으로 메인 리던던시로 시켜야 하기 때문에 특정한 신호가 필요하게 된다.
본 발명 회로의 매치신호(MTCH) 출력은 이 경우 모든 매치된 7개의 출력값이 '하이'를 가져 일치된 특정 신호를 만들 수 있게 고안 되었다.
즉, 프로그램된 셀의 경우 접점(C)의 값은 '0'이므로 전송게이트(TG1)가 턴온되고 이 경우 코어(CORE) 셀의 어드레스가 로직 '1'이므로 입력(A)은 '하이'를 그대로 받는다. 이로인해 매치신호(MTCH)는 '하이'가 된다.
반대로 이레이즈된 셀의 경우 접점(C)의 값은 로직 '1' 이므로, 전송게이트(TG2)가 턴온되고 이 경우 코어(CORE) 셀의 어드레스가 로직 '0'이므로 입력(A)는 '로우'이나 반전된 신호는 '하이'이므로 매치신호(MTCH)는 '하이' 값을 가진다.
즉, 어드레스가 일치된 경우의 7개의 매치신호(MTCH) 출력은 모두 '하이'가 되므로 이로부터 리던던시 치환 어드레스임을 나타내는 특정 신호를 만들 수 있게 된다.
이상에서 상세히 설명한 바와같이 본 발명은 리던던시 어드레스 퓨즈를 플래쉬 셀로 사용함으로써 공정을 간단화 할 수 있는 효과가 있으며, 앞으로 하드디스크 대체용으로 플래쉬 셀이 사용되게 될때 사용자가 사용시에 생겨나는 배드코어 셀들에 대해서도 플래쉬 셀의 리드, 라이트, 이레이즈 가능한 점을 이용하여 플래쉬 셀로 사용하면 언제라도 리던던시 셀로 치환 가능하게 되므로 칩의 신뢰성을 높일 수 있는 효과가 발생한다.
또한 본 발명에서는 최소한 트랜지스터 수로 어드레스 확인기능과 어드레스매칭시 리던던시 자동치환기능을 첨가하여 테스트의 효율이 높은 효과가 있다.

Claims (5)

  1. 이레이즈게이트신호, 컨트롤게이트신호 및 소스게이트신호에 따라 이레이즈 또는 프로그램되는 수개의 플래쉬 셀과; 상기 플래쉬 셀의 데이타를 읽거나 프로그램 하기 위한 리드/라이트부와; 상기 리드/라이트부에서 읽은 플래쉬 퓨즈 셀의 데이타를 저장하는 래치와; 상기 래치에 저장된 어드레스와 메인 어드레스를 비교 및 전송하는 비교 및 전송부로 구성하여 된 것을 특징으로 하는 리던던시 어드레스 저장회로.
  2. 제1항에 있어서, 상기 수개의 플래쉬 셀은 소스는 접지되어 있고 드레인은 공통으로 접속되어 있는 것을 특징으로 하는 리던던시 어드레스 저장회로.
  3. 제1항에 있어서, 상기 리드/라이트부는 드레인은 신호(VBL)를 입력받고 게이트 신호(RDDW)를 입력받아 동작하는 엔모스트랜지스터(NM1)와; 드레스인 상기 엔모스트랜지스터(NM1)의 소스에 접속되고 소스는 상기 플래쉬 셀의 드레인에 접속되며 게이트는 신호(AH)를 입력받는 엔모스트랜지스터(NM2)와; 소스는 상기 플래쉬 셀의 드레인에 접속되고 게이트는 신호(RCL)를 입력받는 엔모스트랜지스터(NM3)와; 드레인은 전원전압(VDD)에 접속되고 소스는 상기 엔모스트랜지스터(NM3)의 드레인에 접속되며 게이트는 신호(POR)를 입력받는 피모스트랜지스터(PM1)로 구성하여 된 것을 특징으로 하는 리던던시 어드레스 저장회로.
  4. 제1항에 있어서, 상기 래치는 상기 리드/라이트부의 출력을 반전하여 출력하는 인버터(INV2)와; 상기 인버터(INV2)의 출력신호를 입력받아 이를 반전하여 그 인버터(INV2)의 입력단자에 출력하는 인버터(INV1)로 구성하여 된 것을 특징으로 하는 리던던시 어드레스 저장회로.
  5. 제1항에 있어서, 상기 비교 및 전송부는 입력신호(A)를 반전하여 출력하는 인버터(INV3)와; 상기 래치의 출력신호에 따라 교번되게 온되어 입력신호(A) 또는 반전된 입력신호를 매치(MTCH)신호로 출력하는 전송게이트(TG1,TG2)로 구성하여 된 것을 특징으로 하는 리던던시 어드레스 저장회로.
KR1019950031435A 1995-09-22 1995-09-22 리던던시 어드레스 저장회로 KR100206865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031435A KR100206865B1 (ko) 1995-09-22 1995-09-22 리던던시 어드레스 저장회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031435A KR100206865B1 (ko) 1995-09-22 1995-09-22 리던던시 어드레스 저장회로

Publications (2)

Publication Number Publication Date
KR970017691A KR970017691A (ko) 1997-04-30
KR100206865B1 true KR100206865B1 (ko) 1999-07-01

Family

ID=19427617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031435A KR100206865B1 (ko) 1995-09-22 1995-09-22 리던던시 어드레스 저장회로

Country Status (1)

Country Link
KR (1) KR100206865B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659502B1 (ko) * 2005-02-04 2006-12-20 삼성전자주식회사 플래쉬 셀로 구현한 퓨즈 어레이 회로

Also Published As

Publication number Publication date
KR970017691A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US5721706A (en) Non-volatile-programmable bistable multivibrator, programmable by the source, for memory redundancy circuit
JP3730381B2 (ja) 半導体記憶装置
JP3749789B2 (ja) 半導体記憶装置
US5606523A (en) Non-volatile programmable bistable multivibrator in predefined initial state for memory redundancy circuit
JP3647996B2 (ja) 不揮発性半導体メモリ装置とその読出及びプログラム方法
US6967868B2 (en) Semiconductor memory device having flexible column redundancy scheme
US5579265A (en) Memory redundancy circuit
KR930009542B1 (ko) 프로그래머블 반도체 메모리 장치
US5287310A (en) Memory with I/O mappable redundant columns
JP4832879B2 (ja) 面積が減少した半導体メモリ装置のリペア制御回路
US8365026B2 (en) Methods for performing fail test, block management, erasing and programming in a nonvolatile memory device
JPH0823080A (ja) メモリ装置の製造方法およびメモリセル
EP1039388B1 (en) Block erasable semiconductor memory device with defective block replacement
JP2006031906A (ja) 不揮発性メモリ装置のページバッファ及びこれを用いたプログラム方法と読み出し方法
US6259630B1 (en) Nonvolatile semiconductor memory device equipped with verification circuit for identifying the address of a defective cell
US5561621A (en) Non-volatile programmable bistable multivibrator with reduced parasitics in reading mode notably for memory redundancy circuit
US6178124B1 (en) Integrated memory having a self-repair function
JPH05282882A (ja) 不揮発性半導体メモリ
US6597602B2 (en) Semiconductor memory device
KR100206865B1 (ko) 리던던시 어드레스 저장회로
US5892711A (en) Sector protection circuit for a flash memory device
US6115293A (en) Non-volatile semiconductor memory device
KR0172437B1 (ko) 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치
JP3759176B2 (ja) 不揮発性半導体記憶装置
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee