KR100206552B1 - 전류소모 저감을 위한 주파수/위상 비교기의 출력회로 - Google Patents

전류소모 저감을 위한 주파수/위상 비교기의 출력회로 Download PDF

Info

Publication number
KR100206552B1
KR100206552B1 KR1019950027163A KR19950027163A KR100206552B1 KR 100206552 B1 KR100206552 B1 KR 100206552B1 KR 1019950027163 A KR1019950027163 A KR 1019950027163A KR 19950027163 A KR19950027163 A KR 19950027163A KR 100206552 B1 KR100206552 B1 KR 100206552B1
Authority
KR
South Korea
Prior art keywords
inverter circuit
voltage
charging
circuit
frequency
Prior art date
Application number
KR1019950027163A
Other languages
English (en)
Other versions
KR970013829A (ko
Inventor
김영준
염희철
최호준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950027163A priority Critical patent/KR100206552B1/ko
Publication of KR970013829A publication Critical patent/KR970013829A/ko
Application granted granted Critical
Publication of KR100206552B1 publication Critical patent/KR100206552B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
    • H03D13/008—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

이 발명은 가정용 무선전화기의 이동전화기 등의 주파수/위상 비교회로에 적용되는 주파수/위상 비교기의 출력회로에 관한 것으로서, 입력신호가 각 게이트에 공통으로 인가되고, 드레인이 서로 연결된 피모스 트랜지스터 및 엔모스 트랜지스터로 구성되며, 상기 피모스 트랜지스터의 소스에는 전원전압이 인가되고 상기 엔모스 트랜지스터의 소스에는 그라운드 전위가 인가되도록 하여 상기 입력신호에 대한 반전동작을 수행하는 인버터회로와; 상기 인버터회로의 반전동작에 의해 제공되는 전압을 충전하여 상기 인버터회로의 입력신호의 주파수에 비례하는 충전전압을 생성하고, 이를 외부에 제공하는 충전수단과; 상기 인버터회로와 충전수단 사이에 연결되어, 상기 충전수단의 충전전압에 의해 상기 인버터회로로의 전류 흐름을 차단하는 스위칭 수단으로 구성되어, 전원전압의 공급이 차단될 경우에 상기 스위칭 수단에 의해 충전회로의 충전전압이 인버터회로로 공급되는 것이 차단되도록 함으로써 충전전압의 인버터회로로의 피드백으로 인한 전류소비를 감소시킬 수 있다.

Description

전류소모 절감을 위한 주파수/위상 비교기의 출력회로
제1도는 이 발명의 원리를 설명하는 주파수/위상 비교기의 출력회로에 적용되는 인버터회로의 상세 회로도이고,
제2도는 이 발명의 실시예에 따른 주파수/위상 비교기의 출력회로에 적용되는 인버터회로의 상세 회로도이고,
제3도는 이 발명의 실시예에 따른 주파수/위상 비교기의 출력회로의 상세 회로도이고,
제4도의 (a),(b)는 상기 제3도에 도시된 회로의 입출력 파형도이고,
제5도는 이 발명의 다른 실시예에 따른 주파수/위상 비교기의 출력회로에 적용되는 인버터회로의 상세 회로도이고,
제6도는 이 발명의 다른 실시예에 따른 주파수/위상 비교기의 출력회로의 상세 회로도이고,
제7도는 일반적인 인버터회로의 상세 회로도이고,
제8도는 일반적인 주파수/위상 비교기의 출력회로의 상세 회로도이고,
제9도의 (a),(b)는 상기 제7도에 도시된 회로의 입출력 파형도이다.
* 도면의 주요부분에 대한 부호의 설명*
M1 : 피모스 트랜지스터 M2,M3 : 엔모스 트랜지스터
D : 다이오드 S : 스위치
R : 저항 C : 콘덴서
이 발명은 주파수/위상 비교기의 출력회로에 관한 것으로서, 더욱 상세하게 말하자면 가정용 무선전화기의 이동전화기 등의 주파수/위상 비교회로에 적용되어 이동전화기의 전원차단시 비교회로의 출력단에 미리 충전되어 있던 전압으로 인한 전류소모를 억제할 수 있는 주파수/위상 비교기의 출력회로에 관한 것이다.
통상, 가정용 무선전화기에는 본체와 이동전화가 구비되어 있으며, 본체와 이동전화는 한정된 공간에서 선택된 주파수 대역의 채널을 통해 신호를 송수신하고 있다.
상기한 채널은 수신감도와 관련이 있으며, 이동전화는 내부 오실레이터 회로에서 생성된 신호를 소정 횟수 분주하여 채널의 대역과 일치하는 주파수 및 위상을 가지는 신호를 생성한다.
이때, 생성된 신호의 주파수 및 위상에는 오차가 있을 수 있으므로, 주파수/위상 비교기 회로를 이용하여 실제 채널의 신호와 생성된 신호의 주파수 및 위상의 비교에 의해 그 차이가 구해지고, 구해진 주파수 및 위상의 차이는 생성된 신호에 보상된다.
전류소모를 절감하기 위하여, 위와 같은 주파수/위상 비교기의 출력회로는 이동전화가 사용중일 때에만 전원이 공급되도록 하고, 사용하지 않을 경우에는 전원공급이 차단되도록 하고 있다.
이하, 첨부된 도면을 참조하여 일반적인 주파수/위상 비교기의 출력회로를 설명한다.
제7도는 일반적인 인버터회로의 상세 회로도이고,
제8도는 일반적인 주파수/위상 비교기의 출력회로의 상세 회로도이고,
제9도의 (a),(b)는 상기 제7도에 도시된 회로의 입출력 파형도이다.
제7도에 도시된 바와 같이, 일반적인 주파수/위상 비교기의 출력회로에 적용되는 인버터회로는, 소스에 전원전압(VCC)이 인가되고, 게이트에 입력전압(VI)이 인가되는 피모스(PMOS : P-type Metal-Oxide-Semiconductor)트랜지스터(M1)와; 소스에 접지전위(GND)가 인가되고, 게이트에 입력전압(VI)이 공통으로 인가되며, 드레인이 상기 피모스 트랜지스터(M1)의 드레인과 연결된 엔모스(NMOS : N-type Metal-Oxide-Semiconductor)트랜지스터(M2)로 이루어 진다.
상기 피모스 트랜지스터(M1)의 드레인과 엔모스 트랜지스터(M2)의 드레인 사이의 접점에서 출력전압(VO1)이 제공된다.
위와 같이 구성된 인버터회로의 상기 피모스 트랜지스터(M1)는 게이트-소스 전압이 음의 값이면, 드레인-소스 간이 도통하고, 상기 엔모스 트랜지스터(M2)는 게이트-소스 전압이 양의 값이면, 드레인-소스 간이 도통한다.
전원전압(VCC)은 5볼트(volt)이고, 입력전압(VI)의 하이레벨은 5볼트이고, 로우레벨은 0볼트인 것으로 가정하면, 하이레벨의 입력전압(VI)에 대하여 엔모스 트랜지스터(M2)가 턴온되고, 로우레벨의 입력전압(VI)에 대하여 피모스 트랜지스터(M1)가 턴온된다.
피모스 트랜지스터(M1)가 턴온되면, 출력전압(VO1)은 전원전압(VCC)이 되고, 엔모스 트랜지스터(M2)가 턴온되면, 출력전압(VO1)은 접지전위(GND)가 된다.
따라서, 인버터회로에 의해 입력전압(VI)이 반전된 출력전압(VO1)이 얻어질 수 있다.
제8도에는 위와 같이 동작하는 인버터회로를 이용하여 주파수/위상 비교기의 출력회로를 구성한 회로가 도시되어 있다.
제9도의 (a)는 제7도에 도시된 회로의 입력신호(VI)이고, 제9도의 (b)는 제7도에 도시된 회로의 출력신호(VO2)이다.
제8도를 참조하면, 인버터회로의 출력단(VO1)에 저항(R) 및 콘덴서(C)가 연결되며, 상기 저항(R)과 콘덴서(C)의 접점에서 출력신호(VO2)가 얻어진다.
위 회로의 동작을 살펴보면, 인버터회로의 출력단(VO1)의 전압은 저항(R)을 거쳐 콘덴서(C)에 인가되며, 콘덴서(C)에서는 인가된 전압이 충전된다. 즉, 제9도의 (a)에 도시된 입력전압(VI)은 인버터회로에 의해 반전되고, 상기 반전된 전압이 콘덴서(C)에 의해 충전된다. 제9도의 (b)의 파형은 콘덴서(C)의 양단 전압이다.
콘덴서(C)의 양단전압은 출력전압(VO2)으로서 외부에 제공되며, 콘덴서(C) 양단전압의 크기는 입력신호(VI)의 주파수에 비례한다. 이러한 콘덴서(C)의 양단전압은 외부에 제공되어 주파수 오차의 보정에 이용된다.
다음으로, 이동전화가 미사용 상태로 되어 상기 주파수/위상 비교기의 출력회로로의 전원전압(VCC)의 공급이 차단되는 경우를 설명한다.
전원전압(VCC)의 공급이 차단되면, 제9도의 (a)에 도시된 바와 같이 입력신호(VI)의 펄스파형은 들어오지 않게 되고, 입력신호(VI)는 로우레벨을 유지한다.
한편, 콘덴서(C)의 충전전압은 피모스 트랜지스터(M1)의 드레인(VO1)에 인가되고, 피모스 트랜지스터(M1)의 소스(VCC)에는 전원의 차단으로 인해 그라운드전위가 인가된다.
즉, 피모스 트랜지스터(M1)의 소스와 드레인은 바이어스 조건이 바뀌게 되어, 콘덴서(C)의 충전전압을 전원으로하여 드레인-소스간에 전류가 흐르게 된다.
피모스 트랜지스터(M1)에 의한 전류소모는 콘덴서C)의 충전전압이 소진되거나 전원전압(VCC)의 공급이 다시 이루어질 때까지 계속된다. 따라서, 원래의 의도와는 달리 전원공급 차단 시에도 전류소모가 계속되어 소기의 성과를 얻을 수 없다.
또한, 이러한 상태에서 전원전압(VCC)이 재개되면, 콘데서(C)의 충전전압이 떨어진 상태에서 정상동작 상태까지 충전전압을 높이기 위하여 소정의 시간이 소모되므로, 그에 해당하는 시간지연이 발생하는 문제점이 있다.
이 발명의 목적은 상기한 바와 같은 종래의 기술적 문제점을 해결하기 위한 것으로서, 전원전압의 공급이 차단될 경우에 출력단의 충전전압이 피드백 되지 못하도록 스위칭 수단을 구비함으로써 전류소모를 줄일 수 있도록 하는 주파수/위상 비교기의 출력회로를 제공하는 데 있다.
상기한 목적을 달성하기 위한 이 발명은, 입력신호가 각 게이트에 공통으로 인가되고, 드레인이 서로 연결된 피모스 트랜지스터 및 엔모스 트랜지스터로 구성되며, 상기 피모스 트랜지스터의 소스에는 전원전압이 인가되고 상기 엔모스 트랜지스터의 소스에는 그라운드 전위가 인가되도록 하여 상기 입력신호에 대한 반전동작을 수행하는 인버터회로와; 상기 인버터회로의 반전동작에 의해 제공되는 전압을 충전하여 상기 인버터회로에 인가되는 입력신호의 주파수에 비례하는 충전전압을 생성하고, 이를 외부에 제공하는 충전수단과; 상기 인버터회로와 충전수단 사이에 연결되어, 전원공급이 차단될 경우에 상기 충전수단의 충전전압에 의해 상기 인버터회로로 전류가 흐르는 것을 차단하는 스위칭 수단으로 이루어진다.
상기한 이 발명의 구성에서, 스위칭 수단으로는 음극이 충전수단을 향한 다이오드가 구성될 수 있다. 이에 따라, 전원전압의 공급이 차단될 경우에도 상기 충전수단의 충전전압은 다이오드에 의해 차단되어 상기 인버터회로로 전류가 흐르지 않는다.
또한, 스위칭 수단으로서, 드레인과 소스가 각각 상기 인버터회로와 충전수단에 연결되고, 게이트를 통해 전원전압이 인가되도록 한 엔모스 트랜지스터가 구성될 수 있다.
위와 같이, 엔모스 트랜지스터를 이용하여 상기 스위칭 수단을 구성하면, 전원전압의 공급시 상기 엔모스 트랜지스터가 턴온(turn on)되어 상기 인버터회로의 출력이 상기 충전수단에 전달될 수 있다.
또한, 전원전압의 공급이 차단될 경우에는 상기 엔모스 트랜지스터가 턴오프(turn off)되어 상기 충전수단의 충전전압에 의한 전류가 인버터회로로 흐르는 것이 방지된다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.
제1도는 이 발명의 원리를 설명하는 주파수/위상 비교기의 출력회로에 적용되는 인버터회로의 상세 회로도이고,
제2도는 이 발명의 실시예에 따른 주파수/위상 비교기의 출력회로에 적용되는 인버터회로의 상세 회로도이고,
제3도는 이 발명의 실시예에 따른 주파수/위상 비교기의 출력회로의 상세 회로도이고,
제4도의 (a),(b)는 상기 제3도에 도시된 회로의 입출력 파형도이고,
제5도는 이 발명의 다른 실시예에 따른 주파수/위상 비교기의 출력회로에 적용되는 인버터회로의 상세 회로도이고,
제6도는 이 발명의 다른 실시예에 따른 주파수/위상 비교기의 출력회로의 상세 회로도이다.
먼저, 제1도를 참조하여 이발명의 원리를 설명한다.
제1도에 도시된 바와 같이, 이 발명에 적용되는 인버터회로는 피모스 트랜지스터(M1), 엔모스 트랜지스터(M2) 및 스위치(S)로 구성된다.
피모스 트랜지스터(M2)와 엔모스 트랜지스터(M2)의 드레인은 스위치(S)를 매개로하여 서로 연결되며, 각 게이트에는 입력신허(VI)가 공통으로 인가된다.
또한, 피모스 트랜지스터(M1)의 소스에는 전원전압(VCC)이 인가되며, 엔모스 트랜지스터(M2)의 소스에는 그라운드 전위(GND)가 인가된다.
상기 스위치(S)는 피모스 트랜지스터(M1)의 소스에 전원전압(VCC)이 인가되는 동안에는 닫혀 있고, 전원전압(VCC)의 공급이 차단되면 스위치(S)가 열린다. 따라서, 전원전압의 공급이 차단된 경우에 인버터회로의 출력단(VO1)으로부터 인버터회로로 전류가 흐르는 것을 방지한다.
상기 스위치(S)를 실제 회로에서 구현하는 것은 어려운 것이 아니며, 스위치 종류에 관해서는 다양한 응용이 가능하다.
예를 들어, 제2도에 도시된 바와 같이, 인버터회로의 출력단(VO1)과 피모스 트랜지스터(M1)의 드레인 사이에 다이오드(D)가 연결될 수 있다.
이때, 다이오드(D)의 음극은 인버터회로의 출력단(VO1)을 향해 연결되도록 하는 것이 중요하다. 제2도와 같이 구성함으로써, 전원전압(VCC)의 공급이 중단되더라도 인버터회로의 출력단(VO1)에서 피모스 트랜지스터(M1)로 전류가 흐르는 것이 방지될 수 있다.
다음으로, 제3도 및 제4도를 참조하여 이 발명의 실시예에 따른 주파수/위상 비교기의 출력회로를 설명한다.
제3도에 도시된 바와 같이, 이 발명의 실시예에 따른 주파수/위상 비교기의 출력회로는 피모스 트랜지스터(M1), 엔모스 트랜지스터(M2), 다이오드(D), 저항(R) 및 콘덴서(C)로 구성된다.
피모스 트랜지스터(M1)와 엔모스 트랜지스터(M2)는 인버터회로를 구성하며, 직렬 연결된 저항(R)과 콘덴서(C)는 인버터회로의 출력에 대하여 충전동작을 수행하기 위한 것이다.
피모스 트랜지스터(M1)와 엔모스 트랜지스터(M2)의 드레인은 다이오드(D)를 매개로하여 서로 연결되며, 각 게이트에는 입력신호(VI)가 인가된다. 피모스 트랜지스터(M1)의 소스에는 전원전압(VCC)이 인가되며, 엔모스 트랜지스터(M2)의 소스에는 그라운드 전위(GND)가 인가된다.
다이오드(D)는 양극이 엔모스 트랜지스터(M2)를 향해 연결되며, 다이오드(D)와 엔모스 트랜지스터(M2)의 접점에는 저항(R)과 콘덴서(C)가 연결된다. 저항(R)과 콘덴서(C)의 접점(VO2)을 통해 출력신호가 제공된다.
전원이 인가되어 회로의 동작이 시작되면, 제4도의 (a)에 도시된 바와 같이 하이/로우(High/Low) 레벨이 반복되는 펄스형태의 파형이 입력신호(VI)로서 피모스 트랜지스터(M1)와 엔모스 트랜지스터(M2)의 게이트에 인가된다.
입력신호(VI)가 하이레벨이면 엔모스 트랜지스터(M2)가 턴온 되며, 입력신호(VI)가 로우레벨이면 피모스 트랜지스터(M1)가 턴온 된다. 즉, 입력신호(VI)의 하이레벨은 전원전압(VCC)의 레벨과 같고, 입력신호(VI)의 로우레벨은 그라운드 전위(GND)와 같다고 가정하면, 인버터회로의 출력단(VO1)에서는 입력신호(VI)가 반전된 값이 얻어진다.
피모스 트랜지스터(M1)가 턴온 될 경우에는 전원전압(VCC)이 공급되어 다이오드(D)가 턴온되며, 전원전압(VCC)이 저항(R) 및 콘덴서(C)에 인가됨으로서 콘덴서(C)는 충전된다.
상기와 같이 동작함으로써, 콘덴서(C)의 양단전압은 출력단(VO2)을 통해 외부에 제공된다. 출력단(VO2)에서 외부에 제공되는 전압의 파형은 제4도의 (b)에 도시된 바와 같다.
이러한 상태에서 전원전압(VCC)의 공급이 차단되면, 제4도의 (a)에 도시된 바와 같이 입력신호(VI)의 펄스가 입력되지 않고 로우레벨이 유지되며, 전원전압(VCC)은 그라운드 전위가 된다.
콘덴서(C) 양단의 충전전압은 다이오드(D)에 의해 차단되어 피모스 트랜지스터(M1)의 드레인에 인가되지 않는다. 엔모스 트랜지스터(M2)의 드레인에는 콘덴서(C)의 충전전압이 인가되더라도 엔모스 트랜지스터(M2)가 게이트-소스 전압이 양의 값에서 동작하기 때문에 영향이 없다.
따라서, 제4도의 (b)에 도시된 바와 같이 전원전압(VCC)의 공급이 차단되더라도 콘덴서(C)의 양단전압은 자연방전에 의해 서서히 감소될 뿐이며, 피모스 트랜지스터(M1)에 의한 전류소비는 일어나지 않는다.
다음으로, 제5도를 참조하여 이 발명의 다른 실시예에 따른 주파수/위상 비교기의 출력회로를 설명한다.
제5도에는 스위치로서 다이오드 대신 엔모스 트랜지스터(M2)가 연결된 인버터회로가 도시되어 있다.
상기 제5도에 도시된 인버터회로는 이 발명의 실시예와는 다이오드 대신 엔모스 트랜지스터(M3)를 연결한 것이 다르다.
이 발명의 다른 실시예에 따른 인버터회로에서, 엔모스 트랜지스터(M3)의 게이트에는 전원전압(VCC)이 인가되고, 엔모스 트랜지스터(M3)의 드레인은 피모스 트랜지스터(M1)의 드레인에 연결되고, 엔모스 트랜지스터(M3)의 소스는 엔모스 트랜지스터(M2)의 드레인에 연결된다.
상기한 인버터회로에서는 엔모스 트랜지스터(M2)와 엔모스 트랜지스터(M3)의 접점(VO1)에서 입력신호(VI)가 반전된 출력이 얻어진다.
여기서, 엔모스 트랜지스터(M3)의 동작을 살펴보면, 전원전압(VCC)이 공급될 경우에는 엔모스 트랜지스터(M3)의 드레인-소스간이 턴온되고, 전원전압(VCC)의 공급이 차단될 경우에는 엔모스 트랜지스터(M3)의 드레인-소스간이 턴오프된다.
따라서, 전원전압(VCC)의 공급이 차단되더라도 엔모스 트랜지스터(M3)가 턴오프됨으로써 충전전압에 의한 전류가 피모스 트랜지스터(M1)로 흐를 수 없다.
마지막으로, 제6도를 참조하여 이 발명의 다른 실시예에 따른 주파수/위상 비교기의 출력회로를 설명한다.
제6도를 참조하면, 이 발명의 다른 실시예는 스위칭을 위한 소자의 위치가 앞서 언급한 실시예와 다르다.
즉, 인버터회로의 출력단(VO1)과 저항(R) 사이에 다이오드(D)가 연결되도록 한 점이 다르다.
그러나, 회로의 동작은 이미 언급한 실시예와 유사하며, 전원전압의 공급이 차단되더라도 콘덴서(C)의 충전전압은 다이오드(D)에 의해 인버터회로의 공급이 차단된다.
만약, 위 회로에 다이오드 대신에 엔모스 트랜지스터와 같은 스위칭 소자가 연결될 경우에는, 게이트에 전원전압(VCC)이 인가되고, 드레인과 소스가 각각 인버터회로의 출력단(VO1)과 저항(R)에 연결되도록 구성하면, 다이오드(D)를 연결한 경우와 동일한 목적을 달성할 수 있다.
이상에서와 같이 이 발명의 실시예에서, 인버터회로와 충전회로 사이에 스위칭 수단을 구비하고, 전원전압의 공급이 차단될 경우에 상기 스위칭 수단에 의해 충전회로의 충전전압이 인버터회로로 공급되는 것이 차단되도록 함으로써 전류소비를 감소시킬 수 있는 주파수/위상 비교기의 출력회로를 제공할 수 있다.

Claims (3)

  1. 입력신호가 각 게이트에 공통으로 인가되고, 드레인이 서로 연결된 피모스 트랜지스터 및 엔모스 트랜지스터로 구성되며, 상기 피모스 트랜지스터의 소스에는 전원전압이 인가되고 상기 엔모스 트랜지스터의 소스에는 그라운드 전위가 인가되도록 하여 상기 입력신호에 대한 반전동작을 수행하는 인버터회로와; 상기 인버터회로의 반전동작에 의해 제공되는 전압을 충전하여 상기 인버터회로에 인가되는 입력신호의 주파수에 비례하는 충전전압을 생성하고, 이를 외부에 제공하는 충전수단과; 상기 인버터 회로와 충전수단 사이에 연결되어, 상기 충전수단의 충전전압에 의해 상기 인버터회로로의 전류 흐름을 차단하는 스위칭수단을 포함하며, 상기한 스위칭수단은, 드레인과 소스가 각각 상기 인버터회로와 충전수단에 연결되고, 게이트에 전원전압이 인가되도록 한 엔모스 트랜지스터인 것을 특징으로 하는 주파수/위상 비교기의 출력회로.
  2. 제1항에 있어서, 상기한 인버터회로의 입력신호는 펄스형태인 것을 특징으로 하는 주파수/위상 비교기의 출력회로.
  3. 제1항에 있어서, 상기한 충전수단은 상기 인버터회로에서 제공되는 전압을 전달하는 저항과; 상기저항을 통해 전달된 전압에 의해 충전동작을 수행하는 콘덴서를 포함하여 구성되는 것을 특징으로 하는 주파수/위상 비교기의 출력회로.
KR1019950027163A 1995-08-29 1995-08-29 전류소모 저감을 위한 주파수/위상 비교기의 출력회로 KR100206552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950027163A KR100206552B1 (ko) 1995-08-29 1995-08-29 전류소모 저감을 위한 주파수/위상 비교기의 출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950027163A KR100206552B1 (ko) 1995-08-29 1995-08-29 전류소모 저감을 위한 주파수/위상 비교기의 출력회로

Publications (2)

Publication Number Publication Date
KR970013829A KR970013829A (ko) 1997-03-29
KR100206552B1 true KR100206552B1 (ko) 1999-07-01

Family

ID=19424909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027163A KR100206552B1 (ko) 1995-08-29 1995-08-29 전류소모 저감을 위한 주파수/위상 비교기의 출력회로

Country Status (1)

Country Link
KR (1) KR100206552B1 (ko)

Also Published As

Publication number Publication date
KR970013829A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US6225846B1 (en) Body voltage controlled semiconductor integrated circuit
US6043699A (en) Level shift circuit
KR100310493B1 (ko) 링 발진기 및 지연 회로
US6215159B1 (en) Semiconductor integrated circuit device
US6259299B1 (en) CMOS level shift circuit for integrated circuits
EP1383241B1 (en) Switched level-shift circuit in an analog switch
JP2002076882A (ja) 半導体集積回路装置
EP1100200B1 (en) Analog switch including two complementary MOS field-effect transistors
KR100308208B1 (ko) 반도체집적회로장치의입력회로
KR20010041927A (ko) 누설 전류를 감소시키기 위한 회로
KR100337282B1 (ko) 4층다이오드의cmos등가회로를사용하는복잡도가감소된이완발진기
EP0996226B1 (en) Voltage comparator
US4700124A (en) Current and frequency controlled voltage regulator
KR100206552B1 (ko) 전류소모 저감을 위한 주파수/위상 비교기의 출력회로
JPH04239221A (ja) 半導体集積回路
KR20030072527A (ko) 직류-직류 컨버터의 발진기
KR100303073B1 (ko) 동적 레지스터를 사용한 cmos 회로용 클럭 신호 발생 장치
US4783620A (en) Constant voltage circuit having an operation-stop function
US7501885B2 (en) Filter circuit
KR100203868B1 (ko) 파워-온 리셋회로
US7009427B1 (en) Low power dynamic inverter logic gate with inverter-like output
JPH10200335A (ja) 発振回路
KR0162930B1 (ko) 고전압 및 전기신호를 수신하는 단자를 구비한 트랜지스터 회로
KR100248865B1 (ko) 반도체 장치의 챠지 펌프 회로
KR100273292B1 (ko) 반도체 칩의 입력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19980812

Effective date: 19990224

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee