KR100203933B1 - 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조 - Google Patents
개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조 Download PDFInfo
- Publication number
- KR100203933B1 KR100203933B1 KR1019960015122A KR19960015122A KR100203933B1 KR 100203933 B1 KR100203933 B1 KR 100203933B1 KR 1019960015122 A KR1019960015122 A KR 1019960015122A KR 19960015122 A KR19960015122 A KR 19960015122A KR 100203933 B1 KR100203933 B1 KR 100203933B1
- Authority
- KR
- South Korea
- Prior art keywords
- die pad
- substrate
- ball grid
- grid array
- opening
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 볼 그리드 어레이(Ball Grid Array; BGA) 기판의 다이 패드 부분에 도포되는 솔더 레지스트 도포층이 개방되어 형성된 개구부(開口部)를 통하여 접착제가 다이 패드 상면까지 관입하게 함으로써, 반도체 칩을 상기 다이 패드 상에 실장할 때 접착력이 향상되고, 전기 전도성이 있는 상기 접착제가 칩과 다이 패드를 매개해 줌으로써, 상기 칩과 다이 패드 간의 전기적 소통이 가능해져 칩의 전기적 특성이 향상되는 BGA 기판의 구조에 관한 것이다.
Description
제1도는 종래 기술의 실시예에 따른 볼 그리드 어레이 기판의 평면도.
제2도는 제1도의 2-2 선을 따라 절단한 단면도.
제3도는 제2도의 A 부분을 확대해서 반도체 칩이 접착되어 있는 상태를 보여주는 상세 단면도.
제4도는 본 발명의 실시예에 따른 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판 구조의 평면도.
제5도는 제4도의 5-5 선을 따라 절단한 요부 단면도.
제6도는 제5도의 볼 그리드 어레이 기판 위에 반도체 칩이 접착되어 있는 상태를 보여주는 요부 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 도전(導電) 구멍(Via Hole)
14 : 열방출 구멍(Thermal Via)
20 : 다이 패드(Die Pad) 22 : 회로선
26 : 솔더 볼(Solder Ball) 30 : 솔더 레지스트(Solder Resist)
32 : 개구부(開口部; Window)
34 : 금 도금막 40 : 칩(Chip)
42 : 접착제
본 발명은 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판의 구조에 관한 것으로서, 더욱 상세하게는 볼 그리드 어레이 기판의 다이 패드 부분에 도포되는 솔더 레지스트 도포층에 개구부(開口部; Window)를 형성하여 반도체 칩의 실장시 접착력을 향상시킬 수 있는 볼 그리드 어레이(Ball Grid Array) 기판의 구조에 관한 것이다.
반도체 소자의 집적도가 증가되면서 점점 더 많은 수의 입출력 핀과 보다 효율적인 열방출이 요구된에 따라, 이에 대응되는 반도체 패키지의 개발이 가속화되고 있다. 최근 실용화되고 있는 패키지로는 네방향 리드형 패키지(Quad Flat Package; 이하 'QFP'라 한다), 멀티 칩 모듈(Multi Chip Module; MCM), 볼 그리드 어레이(Ball Grid Array; 이하 'BGA'라 한다) 등으로서, 특히 BGA는 기존의 QFP에 비하여 세트에 실장시 그 실장 면적이 55% 이상 축소될 수 있어 그 활용도가 크며, 열저항 및 전기적 특성이 우수하여 사용 추이의 급성장이 예상되는 제품이다. 그러나 BGA도 기판의 구조 설계 측면과 공정별 재료 및 공정 조건 등에서 여러 가지 문제점을 안고 있으며, 본 발명은 BGA 기판 구조의 개선에 관련된 것이다.
제1도는 종래 기술의 실시예에 따른 BGA 기판의 평면도이고, 제2도는 제1도의 2-2 선을 따라 절단한 단면도이며, 제3도는 제2도의 1부분을 확대해서 반도체 칩이 접착되어 있는 상태를 보여주는 상세 단면도이다.
이하, 제1도 내지 제3도를 참조하여 종래 기술의 실시예에 따른 BGA 기판에 대하여 설명하고자 한다. 프린트 배선 기판(Printed Circuit Board; 이하 'PCB'; 라 한다)과 같은 BGA 기판(10)은 비티 수지(BT Resin; bismaleimidetraizine Resin) 층의 상·하부면에 구리(Cu)와 같은 전도성 박층을 형성하고, 사진 식각(Photo Etching) 또는 석판인쇄(Lithography) 방법 등에 의하여 원하는 패턴으로 다이 패드(Die Pad; 20)와 회로선(22) 및 도전 구멍(Via Hole;12)과 열방출 구멍(Thermal via;14)을 형성한다.
상기 기판(10)의 상부면 중앙부에 형성되는 상기 다이 패드(20)는 반도체 칩(40)이 실장되는 부분이며, 상기 회로선(22)은 상기 기판(10)의 상·하부면 상에 소정의 패턴으로 형성되어 상기 기판(10)을 관통하는 상기 도전 구멍(12)을 통하여 각각 전기적으로 연결된다. 상기 기판(10)의 상부면 상에 형성된 회로선(22)은 상기 다이 패드(20)상에 실장되는 칩(40)과 와이어 본딩(Wire Bonding)과 같은 방법으로 전기적 연결되며, 상기 기판(10)의 하부면 상에 형성된 회로선(22)은 외부 단자, 예를 들어 솔더 볼(Solder Ball; 26)과 전기적으로 연결된다. 상기 도전 구멍(12)의 안쪽벽은 구리와 같은 전도성 물질로 도금되어 있어서 상기 기판(10) 상·하부면 상의 회로선(22)을 전기적으로 연결하지만, 도면 상에는 도시되어 있지 않다. 상기 열방출 구멍(14)은 상기 기판(10)의 다이 패드(20)가 형성된 부분을 관통하여 상기 기판(10)의 하부면까지 형성되어 있다. 상기 열방출 구멍(14)은 상기 칩(40)에서 발생되어 상기 다이 패드(20)를 통하여 전달되는 열을 상기 기판(10)의 하부면을 통하여 외부로 방출하는 역할을 한다. 도면 부호 24번은 접지선을 나타내며 상기 다이 패드(20)를 통하여 상기 칩(40)과 전기적으로 연결되며, 인덕턴스(Inductance)와 노이즈(Noise)를 감소시켜 칩의 성능을 향상시키는 역할을 한다.
상기한 바와 같이 원하는 회로선(22) 및 다이 패드(20) 등을 형성한 후에, 상기 회로선(22) 및 다이 패드(20)를 보호하거나 마스트(Mask)의 역할을 하기 위하여, 상기 기판(10) 상·하부면 상에 스크린 프린트(Screen Print)와 같은 방법으로 솔더 레지스트(Solder Resist; 30)를 도포한다. 상기 기판(10) 상부면 상에는 상기 다이 패드(20)의 전면(全面)과 상기 회로선(22)의 일부분에 상기 솔더 레지스트(30)를 도포하며, 상기 시판(10) 하부면 상에는 상기 솔더 볼(26)이 실장되는 부분을 제외한 나머지 전부분에 상기 솔더 레지스트(30)를 도포한다.
이상과 같은 종래의 BGA 기판은 두가지 문제점을 안고 있다. 첫 번째 문제점은, 상기 칩(40)이 접착제(42)에 의하여 상기 다이 패드(20) 상에 실장되고 경화된 후에 접착력이 저하된다는 점이다. 두 번째 문제점은 상기 칩(40)과 다이패드(20) 간의 전기적 소통이 불가능하다는 점이다. 상기 두가지의 문제점이 발생하는 이유는, 상기 칩(40)과 다이 패드(20) 사이에 도포되어 있는 상기 솔더 레지스트(30)가 절연성 물질이며, 상기 접착제(42)와 솔더 레지스트(30) 사이의 접착력이 약하기 때문이다.
따라서 본 발명의 목적은 다이 패드 상에 실장되는 반도체 칩의 접착력이 향상되는 BGA 기판을 제공하는데 있다.
본 발명의 또다른 목적은 반도체 칩과 다이 패드 간의 전기적 소통을 원활히하여 칩의 성능이 향상되는 BGA 기판을 제공하는데 있다.
상기 목적을 달성하기 위하여 상부면과, 하부면을 가지는 기판과; 상기 기판의 상부면에 형성된 복수개의 회로선과; 상기 기판의 하부면에 형성된 복수개의 회로선과; 상기 기판의 상부면에 형성된 다이 패드와; 상기 기판을 관통하여 상기 상부면의 회로선과 상기 하부면의 회로선을 각각 전기적으로 연결하는 도전 구멍과; 상기 기판을 관통하여 상기 상부면의 다이 패드와 상기 하부면의 회로선을 각각 연결하는 열방출 구멍과 : 상기 상부면의 다이 패드와 상기 상부면의 회로선의 일부분을 덮고 있는 솔더 레지스트 도포층; 및 상기 하부면의 회로선의 일부분을 덮고 있는 솔더 레지스트 도포층; 을 포함하는 BGA 기판에 있어서, 상기 다이 패드를 덮고 있는 솔더 레지스트 도포층에 개구부(開口部)가 형성되어 있는 것을 특징으로 하는 BGA 기판을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제4도는 본 발명의 실시예에 따른 개구부가 형성된 솔더 레지스트 도포층을 갖는 BGA 기판 구조의 평면도이고, 제5도는 제4도의 5-5 선을 따라 절단한 요부 단면도이며, 제6도는 제5도의 BGA 기판 위에 반도체 칩이 접착되어 있는 상태를 보여주는 요부 단면도이다.
제4도 내지 제6도를 참조하면, 전술한 종래 기술과 비교하였을 때 본 발명의 가장 두드러진 구조적 특징은 BGA 기판(10)의 다이 패드(20) 상에 도포되어 있는 솔더 레지스트(30) 층의 일부분이 개방되어 개구부(開口部; 32)를 형성하고 있다는 점이다. 그렇게 함으로써 상기 다이 패드(20) 상에 반도체 칩(40)을 실장할 때, 상기 다이 패드(20) 상에 도포된 솔더 레지스트(30) 뿐만 아니라 상기 개구부(32)에 의해 노출된 다이 패드(20)의 일부분에도 접착제(42)가 도포된다. 은-에폭시(Ag-Epoxy) 등의 도전성(導電性) 수지 페이스트(Paste)와 같은 상기 접착제(42)는 전기 전도성이 있으므로, 상기 칩(40)과 다이패드(20)간의 전기적 소통이 불가능했던 종래의 문제점을 해결할 수 있다. 또한 상기 개구부(32)에 의해 노출된 다이 패드(20) 상면에 금(Au; 34) 등을 이용하여 도금을 함으로써, 접착력 저하라는 종래의 문제점을 해결할 수 있다. 그 이유는 상기 접착제(42)와 솔더 레지스트(30) 간의 접착력보다 상기 접착제(42)와 금 도금막(34) 간의 접착력이 우수하기 때문이다. 상기 금 도금막(34)의 두께는 최소 0.5㎛ 이상이며, 도금 방법은 통상적으로 쓰이는 도금 방법을 이용한다.
상기 개구부(32)를 형성하는 방법은 당초에 솔더 레지스트(32)가 도포되는 단계에서, 원하는 개구부(32)의 형상이 패터닝(Patterning)된 마스크를 준비함으로써 새로운 공정의 추가없이 이루어진다. 상기 개구부(32)의 크기와 개수는 상기 다이 패드(20)의 크기에 따라 다를 수 있으며, 제4도의 본 실시예에서는 그 크기가 13.0mm×6.0mm인 다이 패드(20)에 개구부(32)가 두 개 형성되어 있고, 각 개구부(32)의 내경은 약 3.0mm 이상인 경우를 예로 들었다. 또한 상기 개구부(32)의 형상은 원형 또는 사각형을 비롯한 다양한 형상이 가능하며, 본 실시예에서는 원형으로 형성된 개구부(32)를 예로 들었다.
상기한 본 실시예에서와 같이 개구부를 형성하여 실험한 결과, 종래의 경우와 비교하여 약 6∼9 ㎞/㎠ 정도로 접착력이 강화되었다.
따라서 본 발명에 의한 구조에 따르면, 다이 패드에 도포된 솔더 레지스트가 개방되어 형성된 개구부를 통하여 접착제가 다이 패드 상면까지 관입하게 됨으로써 접착력이 보다 향상되며, 상기 접착제가 전기 전도성이 있으므로 칩과 다이 패드 간의 전기적 소통이 가능해져 칩의 전기적 특성이 향상되는 이점(利點)이 있다.
Claims (7)
- 상부면과, 하부면을 가지는 기판과; 상기 기판의 상부면에 형성된 복수개의 회로선과; 상기 기판의 하부면에 형성된 복수개의 회로선과; 상기 기판의 상부면에 형성되며, 반도체 칩이 접착되기 위한 다이 패드와; 상기 기판을 관통하여 상기 상부면의 회로선과 상기 하부면의 회로선을 각각 전기적으로 연결하는 도전 구멍과; 상기 기판을 관통하여 상기 상부면의 다이 패드와 상기 하부면의 회로선을 각각 연결하는 열방출 구멍과, 상기 상부면의 다이 패드와 상기 상부면의 회로선의 일부분을 덮고 있는 솔더 레지스트 도포층; 및 상기 하부면의 회로선의 일부분을 덮고 있는 솔더 레지스트 도포층;을 포함하는 볼 그리드 어레이 기판에 있어서, 상기 다이 패드를 덮고 있는 솔더 레지스트 도포층에 개구부가 형성되어 있으며, 상기 개구부에 의해 외부로 노출된 다이 패드가 금으로 도금되어 있는 것을 특징으로 하는 볼 스리드 어레이 기판.
- 제1항에 있어서, 상기 기판이 프린트 배선 기판인 것을 특징으로 하는 볼 그리드 어레이 기판.
- 제1항에 있어서, 상기 개구부가 복수개 형성되어 있는 것을 특징으로 하는 볼 그리드 어레이 기판.
- 제1항에 있어서, 상기 개구부가 원형으로 형성되어 있는 것을 특징으로 하는 볼 그리드 어레이 기판.
- 제1항에 있어서, 상기 개구부가 사각형으로 형성되어 있는 것을 특징으로 하는 볼 그리드 어레이 기판.
- 제 4항에 있어서, 상기 개구부의 내경이 3.0mm 이상인 것을 특징으로 하는 볼 그리드 어레이 기판.
- 제5항에 있어서, 상기 개구부의 폭이 3.0mm 이상인 것을 특징으로 하는 볼 그리드 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015122A KR100203933B1 (ko) | 1996-05-08 | 1996-05-08 | 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015122A KR100203933B1 (ko) | 1996-05-08 | 1996-05-08 | 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970078817A KR970078817A (ko) | 1997-12-12 |
| KR100203933B1 true KR100203933B1 (ko) | 1999-06-15 |
Family
ID=19458112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015122A KR100203933B1 (ko) | 1996-05-08 | 1996-05-08 | 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100203933B1 (ko) |
-
1996
- 1996-05-08 KR KR1019960015122A patent/KR100203933B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970078817A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US8686558B2 (en) | Thermally and electrically enhanced ball grid array package | |
| US6218731B1 (en) | Tiny ball grid array package | |
| US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
| US5599747A (en) | Method of making circuitized substrate | |
| US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
| JP3123638B2 (ja) | 半導体装置 | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US6476331B1 (en) | Printed circuit board for semiconductor package and method for manufacturing the same | |
| US7566969B2 (en) | Semiconductor device with improved arrangement of a through-hole in a wiring substrate | |
| US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
| US6889429B2 (en) | Method of making a lead-free integrated circuit package | |
| KR20070078711A (ko) | 배선 기판 및 반도체 장치 | |
| JP2004537841A5 (ko) | ||
| EP1171915B1 (en) | Electrical conductor system of a semiconductor device and manufacturing method thereof | |
| US6995037B2 (en) | Structure and method of high performance two layer ball grid array substrate | |
| KR19990083251A (ko) | 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2002083900A (ja) | チップサイズパッケージ | |
| KR100203933B1 (ko) | 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조 | |
| KR200254077Y1 (ko) | 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판 | |
| KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3684517B2 (ja) | 半導体装置 | |
| KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JP3136274B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |